[go: up one dir, main page]

DE69117819T2 - Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst - Google Patents

Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst

Info

Publication number
DE69117819T2
DE69117819T2 DE69117819T DE69117819T DE69117819T2 DE 69117819 T2 DE69117819 T2 DE 69117819T2 DE 69117819 T DE69117819 T DE 69117819T DE 69117819 T DE69117819 T DE 69117819T DE 69117819 T2 DE69117819 T2 DE 69117819T2
Authority
DE
Germany
Prior art keywords
conductor pattern
circuit board
electrically conductive
conductive metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69117819T
Other languages
English (en)
Other versions
DE69117819D1 (de
Inventor
Yoshiko Goto
Akihiro Horiguchi
Mitsuo Kasori
Fumio Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69117819D1 publication Critical patent/DE69117819D1/de
Publication of DE69117819T2 publication Critical patent/DE69117819T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Leiterplatte und auf eine durch dieses Verfahren hergestellte Leiterplatte selbst. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zum Herstellen einer Leiterplatte mittels eines isolierenden Substrates mit hoher Wärmeleitfähigkeit, wobei die Leiterplatte zum Befestigen eines Halbleiterelementes verwendet wird, und auf die durch das besondere Verfahren hergestellte Leiterplatte selbst.
  • Bei der Herstellung einer Leiterplatte wird eine Metallisierung im allgemeinen auf einen Teil oder den gesamten Oberflächenbereich eines isolierenden Substrates, das beispielsweise aus einem gesinterten Alumniumnitridkörper, Aluminiumoxid oder Glas besteht, in einem Versuch angewandt, um ein Leitermuster zu bilden oder ein befriedigendes Verbinden bzw. Bonden mit einem Fremdmetall zu erzielen.
  • Verschiedene Methoden des Metallisierens der Oberfläche eines isolierenden Substrates sind im Stand der Technik bekannt (vergleiche beispielsweise EP-A-0 060 682) einschließlich beispielsweise eines Verfahrens, das ein Metall mit einem hohen Schmelzpunkt verwendet, eines Aktivmetall-Bondverfahrens, eines Co-Zündverfahrens, eines Verfahrens des Bildens einer Dickfilmschaltung, eines Dünnfilm-Bildungsverfahrens und eines Direktbond-Kupfer-(DBC-)Verfahrens. Bei der Herstellung einer Schaltungsplatte durch das Direktbond-Kupferverfahren wird eine Kupferplatte einer Schaltungsgestalt auf die Oberfläche des isolierenden Substrates gebondet, um ein Leitungsmuster zu bilden. Tabelle 1 zeigt den spezifischen Widerstand, das Verhältnis von Mindestschaltungsbreite/Abstand der Leitermuster, die durch die oben beispielsweise angegebenen herkömmlichen Metallisierungsverfahren hergestellt sind. Tabelle 1 Prozeß Material Spezifischer Widerstand (mΩ/mm²) Breiten/Abstandsverhältnis* Metallisierung eines Metalles mit hohem Schmelzpunkt Aktivmetall Metalliserungsverfahren usw. Co-Zündverfahren Dickfilmmethode Dünnfilm DBC-Verfahren oder weniger weniger als
  • In zahlreichen Fällen wird ein Halbleiterelement auf der Schaltungsplatte der oben beschriebenen Art befestigt. In den letzten Jahren ist ein bedeutender Fortschritt in der Integrationsdichte, der erlaubten Betriebsleistung, der Betriebsgeschwindigkeit und so weiter eines Halbleiterelementes erzielt worden. Gemäß dem Fortschritt sind die gesamte Wärmeerzeugung und die Wärmeerzeugung je Einheitsfläche des Halbleiterelementes auf einem scharfen Anstieg. Um der gesteigerten Wärmeerzeugung zu begegnen, wurde ein isolierendes Substrat, das aus einem Material mit einer hohen Wärmeleitfähigkeit hergestellt ist, beispielsweise ein gesinterter Körper aus Aluminiumnitrid oder ein gesinterter Körper aus Siliciumkarbid, entwickelt, und in die Praxis umgesetzt. Eine Schaltungsplatte mit einem isolierenden Substrat, das aus einem Material mit einer hohen Wärmeleitfähigkeit gebildet ist, wie beispielsweise ein gesinterter Körper aus Aluminiumnitrid oder ein gesinterter Körper aus Siliciumkarbid, liefert einen hervorragenden Effekt. Insbesondere ist es möglich, einen großen Strom durch das Halbleiterelement zu leiten, das auf dem isolierenden Substrat befestigt ist, da das Substrat eine hervorragende Wärmeabfuhr erlaubt. Jedoch weist im Falle einer Bildung eines Leitermusters einer kleinen Breite und eines kleinen Abstandes zwischen benachbarten Bereichen auf der Oberfläche des isolierenden Substrates durch die herkömmlichen Metallisierungsverfahren, wie beispielsweise das Co-Zündverfahren, das Leitermuster einen relativ hohen spezifischen Widerstand auf, wie dies in Tabelle 1 gezeigt ist. Als Ergebnis treten verschiedene Schwierigkeiten im Falle des Leitens eines großen Stromes durch das auf dem Substrat befestigte Halbleiterelement auf. Beispielsweise weist im Falle des Bildens eines Leitermusters einer Weite von 0,5 mm und einer Länge von 20 mm auf der Oberfläche des isolierenden Substrates das durch irgendeines der oben beispielsweise angegebenen herkömmlichen Verfahren hergestellte Leitermuster einen Widerstand von 1 Ω bis 0,1 Ω auf. Es folgt, daß ein Spannungsabfall von 2 mV bis 20 mV im Falle des Leitens eines Stromes von 20 mA durch eine Signalleitung von 2 V auftritt. Der oben angemerkte Spannungsabfall beträgt etwa 0,1 % bis 1 % der Signalleitungsspannung. Auch wenn es zu einer Schaltungsplatte mit einem Leistungstransistor von 500 V kommt, der auf einem Leitermuster mit einer Breite von 5 mm und einer Länge von 20 mm montiert ist, wird eine Leistung von 0,1 W bis 1 W nutzlos im Falle des Leitens eines Stromes von 10 A verbraucht.
  • Es ist sicher möglich, den spezifischen Widerstand des Leitermusters abzusenken, wenn es zu einer Schaltungsplatte, die hergestellt ist durch Verwenden des Direktbond-Kupferverfahrens, oder zu einer Schaltungsplatte, die vorbereitet ist durch Metallisieren der Oberfläche eines isolierenden Substrates mittels des Aktivmetall-Bondverfahrens, woran sich ein Bilden eines Leitermusters anschließt, indem eine Metallplatte oder eine Folie einer Schaltungsform auf die metallisierte Oberfläche des Substrates mittels Löten oder Hartlöten gebondet ist, kommt. Selbstverständlich ist es möglich, einen großen Strom durch das auf ein derartiges Substrat angebrachte Halbleiterelement zu leiten. Jedoch erfordern die beispielsweise oben angegebenen besonderen Verfahren den Schritt eines im voraus Verarbeitens einer Kupferplatte in eine Schaltungsform, was zu einem komplexen Herstellungsprozeß führt. Auch ist es schwierig, ein Leitermuster einer hohen Abmessungsgenauigkeit zu bilden. Zusätzlich treten bei dem Bondschritt Probleme, wie eine Wärmeausdehnung und eine Wärmedeformation, auf. Unter diesen Umständen ist es schwierig, ein Leitermuster auf der Oberfläche eines isolierenden Substrates mit einer hohen Dichte zu bilden, wenn die herkömmlichen Metallisierungsverfahren eingesetzt werden. Tatsächlich ist es im wesentlichen unmöglich, das Leitermuster feiner als 0,5 mm hinsichtlich der Breite und des Abstandes bei den herkömmlichen Metallisierungsmethoden zu machen.
  • Auch wird ein Verfahren vorgeschlagen, bei dem eine Kupferplatte auf eine Substratoberfläche durch die Direktbond-Kupfermethode gebondet wird, woran sich ein Anwenden eines chemischen Ätzens oder eines elektrolytischen Ätzens auf die Kupferplatte anschließt, um ein feines Leitermuster zu bilden. Jedoch ist diese Technik mangelhaft, da viel Zeit für die Korrosion des isolierenden Substrates und für die Nachbehandlung erforderlich ist.
  • Eine zusätzliche Schwierigkeit bleibt in dem Fall einer Schaltungsplatte, die durch die Direktbond-Kupfermethode vorbereitet ist, oder einer Schaltungsplatte, die durch Bonden einer Metallplatte oder Folie einer Schaltungsform auf die Oberfläche eines isolierenden Substrates, das durch das Aktivmetall-Bondverfahren metallisiert ist, vorbereitet ist, ungelöst Insbesondere hat das Leitermuster einer derartigen Schaltungsplatte eine relativ große Dicke, das heißt 0,1 mm oder mehr, mit dem Ergebnis, daß die Schaltungsplatte eine Restwärmespannung trägt, die aus der Differenz in dem Wärmeausdehnungskoeffizienten zwischen dem Leitermuster und dem isolierenden Substrat abgeleitet ist. Als ein Ergebnis tritt leicht eine Rißbildung an der Zwischenfläche zwischen dem isolierenden Substrat und dem Leitermuster, insbesondere in dem isolierenden Substrat in der Nähe des Randteiles des Leitermusters oder in der Bondzwischenfläche auf. Das heißt, die an den Zwischenbereich zwischen dem isolierenden Substrat und dem Leitermuster anliegende Wärmespannung wird durch die Temperaturänderung in dem Schritt des Bondens eines Metallgliedes, wie beispielsweise eines Halbleiterelementes, eines Leiterdrahtes oder eines Dichtringes an das Leitermuster oder durch die Wärmegeschichte während der Verwendung des Halbleiterelementes gemildert. Als ein Ergebnis tritt eine Rißbildung leicht an der Bondzwischenfläche auf. Ein ähnliches Problem tritt auch in dem Schritt des Einwirkens eines Zuverlässigkeitsbeschleunigungstests oder TCT (Wärmezyklus test) auf das auf der Schaltungsplatte montierte Halbleiterelement auf. Es hat sich gezeigt, daß die Schwierigkeit mit einer Steigerung in der Dicke des Leitermusters ernst wird. In dem Fall einer Schaltungsplatte, die eine Kombination von beispielsweise einer Kupferplatte und eines Aluminiumnitridsubstrates verwendet, ist es praktisch unmöglich in der herkömmlichen Technik, die Kupferplatte dicker als 0,3 mm zu machen.
  • Andererseits offenbart die veröffentlichte ungeprüfte japanische Patentanmeldung Nr. 63-179734 eine Schaltungsplatte mit einem Substrat, das aus beispielsweise einem gesinterten Aluminiumnitridkörper mit hoher Wärmeleitfähigkeit hergestellt ist, einer Aktivmetallschicht, die auf der Oberfläche des Substrates gebildet ist, und einem Legierungsglied auf Kupferbasis, das auf dem Aktivmetallglied gebildet ist und eine Porösität von höchstens 10 Vol.-% hat. Bei der in diesem Stand der Technik offenbarten Schaltungsplatte ist es jedoch erforderlich, zuvor die Legierungsplatte auf Kupferbasis in eine Schaltungsform zu verarbeiten, was zu einem komplexen Herstellungsprozeß der Schaltungsplatte führt. Zusätzlich ist es schwierig, ein Schaltungsmuster einer hohen Abmessungsgenauigkeit zu bilden.
  • Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Schaltungsplatte mit einem isolierenden Substrat und einem Leitermuster eines niedrigen spezifischen Widerstandes mit einer Dicke von beispielsweise wenigstens 20 µm und gebildet auf der Substratoberfläche mit einer hohen Dichte vorzusehen, wobei die Differenz in dem Wärmeausdehnungskoeffizienten zwischen dem isolierenden Substrat und derm Leitermuster klein ist und wobei eine Wärmespannung, die die obige Differenz in dem Wärmeausdehnungskoeffizienten begleitet, klein ist, um so ein Abschälen des Leitermusters von dem Substrat zu verhindern. Die vorliegende Erfindung schafft auch eine Schaltungsplatte, die durch das besondere Verfahren hergestellt ist.
  • Aspekte der vorliegenden Erfindung sind durch die Patentansprüche 1, 8 und 15 angegeben.
  • Die Figuren 1A bis 1D zeigen zusammen ein Verfahren gemäß den Aspekten der vorliegenden Erfindung. Wie in Figur 1A dargestellt ist, wird in dem ersten Schritt ein isolierendes Substrat 1 vorbereitet. Wenn das isolierende Substrat 1 aus einem Nicht-Oxid-Material gebildet ist, beispielsweise aus Aluminiumnitrid, so wirkt eine Wärmebehandlung auf das Substrat unter einer oxidierenden Atmosphäre ein, um einen Oxidfilm 2 auf der Oberfläche des Substrates 1 zu bilden. Dann wird eine Resistschicht 3, die eine Schicht ist, auf dem Oxidfilm 2 gebildet, wie dies in Figur 1B gezeigt ist, worauf sich ein selektives Entfernen der Resistschicht 3 mittels beispielsweise einer Photoätztechnik anschließt, um so eine Vielzahl von Gräben oder Rillen 4 zu bilden, die jeweils eine Tiefe von wenigstens 20 µm haben.
  • Die so gebildeten Gräben werden in dem nächsten Schritt mit einer Pastenzusammensetzung 5 aus einem pulverförmigen Material, das ein elektrisch leitendes Material bilden kann, feinen Teilchen mit einem Wärmeausdehnungskoeffizienten, der kleiner ist als derjenige des elektrisch leitenden Metalles, und einem organischen Bindemittel gefüllt, wie dies in Figur 1C gezeigt ist. Dann wird die Pastenzusammensetzung 5 getrocknet oder ausgeheizt. Als Ergebnis wird eine Schaltungsplatte einschließlich eines Leitermusters 7 gebildet, wie dies in Figur 1D gezeigt ist. Es sei darauf hingewiesen, daß das Leitermuster 7 im wesentlichen gleich ist in der Abmessung zu der Rille bzw. zu dem Graben 4. Auch ist eine eutektische Schicht 6, die in der Lage des Oxidfilmes auf dem Oxidfilm auf der Oberfläche des Substrates 1 gebildet ist, zwischen die Substratoberfläche und das Leitermuster 7 gelegt, um so ein starkes Bonden bzw. Verbinden des Leitermusters 7 mit dem Substrat 1 zu erlauben. Es sei darauf hingewiesen, daß die verbleibende Resistschicht 3 in dem Ausheizschritt zum Bilden des Leitermusters weggebrannt wird.
  • Das isolierende Substrat 1 ist aus einem anorganischen Material oder einem komplexen Material, das ein anorganisches Material und ein metallisches Material enthält, gebildet. Auch kann das Material des isolierenden Substrates 1 ein Einkomponentensystem oder ein Mehrkomponentensystem sein. Weiterhin kann ein einkristallines Material, Glas, eine Mischung von Glas und einem anderen Material oder ein keramischer gesinterter Körper zum Bilden des isolierenden Substrates verwendet werden. Die spezifischen Materialien, die zum Bilden des isolierenden Substrates 1 verwendet sind, umfassen beispielsweise Aluminiumoxid, Berylliumoxid, Forstelit, Steatit, Siliciumkarbid, Aluminiumnitrid, Siliciumnitrid, Mullit, Titanoxid, verschiedene Gläser, Glas- Komplex-Materialien, wie beispielsweise Alumiumoxid- Glas-Kombination, ein metallisches Emaillematerial und einen kubischen Einkristall von Bornitrid. Insbesondere ist es wünschenswert, ein einkristallines Material, ein polykristallines Material oder eine Kombination hiervon zu verwenden, die als eine Hauptkomponente wenigstens ein Material enthält, das aus der Gruppe ausgewählt ist, die aus Aluminiumnitrid, Siliciumkarbid, Diamant, kubischem Bornitrid, Siliciumnitrid, Borphosphid (BP), Beryllerde oder Berylliumoxid und Aluminiumoxid besteht. Auch ist es mehr wünschenswert, einen gesinterten Körper aus Aluminiumnitrid mit einer Wärmeleitfähigkeit von wenigstens 170 W/m.k, gemessen durch ein Laserspülverfahren, zu verwenden. Das oben erwähnte polykristalline Material kann beispielsweise durch Sintern unter einem Atmosphärendruck, Zusammensetzen unter einem hohen Druck, Sintern unter einer Druckatmosphäre, Sintern unter einer einachsigen Druckeinwirkung oder Reaktionssintern erhalten werden. Bei der Herstellung des gesinterten Körpers ist es möglich, eine Sinterhilfe zu verwenden. Auch ist es möglich, eine Reinigungsbehandlung durch das in beispielsweise der US-PS 4 847 221 offenbarte Verfahren anzuwenden. Weiterhin kann ein ohne Verwenden einer Sinterhilfe hergestelltes polykristallines Material auch zum Herstellen des isolierenden Substrates 1 verwendet werden, das in der Schaltungsplatte der vorliegenden Erfindung enthalten ist.
  • Wie oben beschrieben ist, wird ein Oxidfilm auf der Oberfläche des isolierenden Substrates mittels einer Wärmebehandlung unter einer oxidierenden Atmosphäre gebildet. Alternativ ist es auch möglich, einen Überzugfilm von beispielsweise einem Metallalkoxid, gefolgt von einem thermischen Zersetzen des Metallalkoxidfilmes, zu bilden, um so den gewünschten Oxidfilm auf der Substratoberfläche zu bilden.
  • Bei der vorliegenden Erfindung beträgt die Tiefe des in der Schicht 3 gebildeten Grabens 4 vorzugsweise wenigstens 20 µm. Es sei darauf hingewiesen, daß das bei der vorliegenden Erfindung gebildete Leitermuster einen spezifischen Widerstand hat, der niedriger ist als derjenige eines Leitermusters, das durch eine Dickfilm-Bildungstechnik gebildet ist. Somit beträgt die untere Grenze der Tiefe des Grabens vorzugsweise 20 µm, was gleich ist zu der kritischen Dicke, die durch die Dickfilm-Bildungstechnik erzielt wird. Noch bevorzugter sollte die Tiefe des Grabens 4 wenigstens 60 µm sein.
  • Wie oben beschrieben ist, wird der Graben 4 durch selektives Entfernen der Resistschicht 3 mittels einer Photoätztechnik gebildet. Alternativ ist es möglich, die in Figur 2 gezeigte Technik zu verwenden. Insbesondere wird eine isolierende Schicht 8 aus beispielsweise Siliciumoxid, Siliciumnitrid oder dergleichen auf der gesamten Oberfläche des isolierenden Substrates 1 gebildet, woran sich ein selektives Ätzen des isolierenden Filmes 8 mittels beispielsweise einer Photoätztechnik anschließt, wobei ein Resistmuster als eine Maske verwendet wird, um so den Graben 4 zu bilden. Es sei darauf hingewiesen, daß der verbleibende isolierende Film 8 unentfemt auf dem Substrat 1 in diesem Fall selbst nach dem anschließenden Ausheizschritt zum Bilden eines Leitermusters zurückgelassen ist.
  • Das pulverförmige Material, das in der Pastenzusammensetzung 5 enthalten ist, umfaßt beispielsweise Kupfer, Silber, Gold, Kupferoxid und Silberoxid.
  • Die Pastenzusammensetzung 5 enthält auch feine Teilchen eines Materiales mit einem Wärmeausdehnungskoeffizienten, der kleiner ist als derjenige des elektrisch leitenden Metalles, einschließlich beispielsweise wenigstens eines Keramikmaterials, das ausgewählt ist aus der Gruppe, die aus Aluminiumnitrid, Silicium karbid, Diamant, kubischem Bornitrid, Siliciumnitrid, Borphosphid, Beryllilumerde bzw. Berylliumoxid und Aluminiumoxid besteht. Alternativ kann ein Metall mit einem hohen Schmelzpunkt auch in der Form von feinen Teilchen verwendet werden, die in der Pastenzusammensetzung enthalten sind. Insbesondere ist es wünschenswert, feine Teilchen eines Materials gleich dem Material des isolierenden Substrates oder der Hauptkomponenten des isolierenden Substrates zu verwenden. Es ist auch wünschenswert, feine Teilchen des Oxids des Kations zu verwenden, das die Hauptkomponente des isolierenden Substrates bildet. Wenn beispielsweise das isolierende Substrat Aluminiumnitrid als eine Hauptkomponente enthält, ist es wünschenswert, feine Teilchen von Aluminiumnitrid oder Aluminiumoxid gleichmäßig in der Pastenzusammensetzung zu zerstreuen. Der Teilchendurchmesser dieser feinen Teilchen sollte vorzugsweise in einen Bereich zwischen 0,1 µm und 5 µm im Hinblick auf die Dispersionsfähigkeit, den elektrischen Widerstand und die Zuverlässigkeit fallen.
  • Bei der vorliegenden Erfindung beträgt die Menge der feinen Teilchen des besonderen Materials vorzugsweise 0,5 Vol.-% bis 20 Vol.-% bezogen auf die Menge des elektrisch leitenden Metalles. Wenn die Menge der feinen Teilchen kleiner als 0,5 Vol.-% ist, ist es schwierig, einem Leitermuster, das in dem folgenden Schritt gebildet wird, einen Wärmeausdehnungskoeffizienten zu verleihen, der nahe zu demjenigen des isolierenden Substrates ist. Wenn dagegen die oben erwähnte Menge 20 Vol.-% überschreitet, ist es schwierig, ein Leitermuster eines ausreichend niedrigen spezifischen Widerstandes zu bilden, da der spezifische Widerstand der feinen Teilchen, die in einer derart großen Menge verwendet sind, höher ist als derjenige des elektrisch leitenden Metalles.
  • Wie zuvor beschrieben ist, wird der in der isolierenden Schicht gebildete Graben mit der Pastenzusammensetzung gefüllt, woran sich ein Ausheizen der Pastenzusammensetzung anschließt, um ein Leitermuster zu bilden. Alternativ ist es möglich, eine isolierende Schicht aus beispielsweise Siliciumoxid oder Siliciumnitrid auf dem die Substratoberfläche bedeckenden Oxidfilm zu bilden, worauf sich ein selektives Entfernen der isolierenden Schicht anschließt, um Gräben zu erzeugen. Dies Gräben werden mit der Pastenzusammen- Setzung bei einem freien Abstand zwischen der Seitenwand des Grabens und dem Rand der Pastenzusammensetzung geladen. In diesem Fall wird der obige freie Abstand in dem folgenden Schritt mit einer Kunstharzpaste gefüllt, woran sich ein Ausheizen der Pastenzusammensetzung anschließt, um ein Leitermuster zu erzeugen. Wie in Figur 3 gezeigt ist, wird die Kunstharzschicht 3 zwischen der Seitenwand des Grabens 4, der in der isolierenden Schicht 8 ausgebildet ist, und dem Leitermuster 7 in dem oben beschriebenen alternativen Verfahren erzeugt.
  • Das Ausheizen sollte bei einer Temperatur von wenigstens 600ºC, vorzugsweise bei 1066ºC und 1088ºC in einer Inertgasatmosphäre, wie beispielsweise einer Argongas- oder Stickstoffgas-Atmosphäre erfolgen. Wenn jedoch Kupferoxid oder Silberoxid als ein elektrisch leitendes metallbildendes Material, das in der Pasten zusammensetzung 5 enthalten ist, verwendet wird, sollte die Ausheizbehandlung unter einer Reduktionsatmosphäre, wie beispielsweise einer Formiergasatmosphäre, die durch Mischen eines Wasserstoffgases und eines Stickstoffgases vorbereitet ist, ausgeführt werden.
  • Die Figuren 4A bis 4E zeigen zusammen in Einzelheiten ein besonderes Verfahren zum Herstellen der Schaltungsplatte der vorliegenden Erfindung. In dem Schritt wird ein isolierendes Substrat 1 vorbereitet, wie dies in Figur 4A gezeigt ist. Dann wird der Oberflächenbereich des isolierenden Substrates 1 selektiv entfernt, um eine Vielzahl von Gräben 4a und 4b zu bilden, die in der Tiefe voneinander abweichen und jeweils eine Tiefe von beispielsweise wenigstens 20 µm haben, wie dies in Figur 4B gezeigt ist. Wenn ein isolierendes Substrat eines Nicht-Oxid-Materials, beispielsweise Aluminiumnitrid, gebildet wird, wirkt eine Wärmebehandlung unter einer oxidierenden Atmosphäre ein, um einen Oxidfilm 2 zu bilden, der die Oberfläche des Substrates 1 und die Seitenwände der Gräben 4a, 4b bedeckt, wie dies in Figur 4C gezeigt ist.
  • Im nächsten Schritt werden die Rillen 4a und 4b mit einer Pastenzusammensetzung 5 aus einem pulverförmigen Material, das ein elektrisch leitendes Metall bilden kann, feinen Teilchen, die einen Wärmeausdehnungskoeffizienten haben, der kleiner ist als derjenige des elektrisch leitenden Metalles, und einem organischen Bindemittel gefüllt, wie dies in Figur 4D gezeigt ist. Die Menge der feinen Teilchen beträgt vorzugsweise 0,5 Vol.-% bis 20 Vol.-% bezogen auf die Menge des elektrisch leitenden Metalles. Dann wird die Pastenzusammensetzung unter den Bedingungen ausgeheizt, die ähnlich zu denjenigen sind, die zuvor im Zusammen hang mit dem in den Figuren 1A bis 1D gezeigten Prozeß beschrieben sind, um eine Schaltungsplatte herzustellen, die mit Leitermustern 7a und 7b versehen ist, wie dies in Figur 4E gezeigt ist. Wie bei dem zuvor beschriebenen Herstellungsverfahren werden diejenigen Teile des Oxidfilmes 2, die in direktem Kontakt mit den Leitermustern sind, in eutektische Schichten 6 umgewandelt, um die Bindungsstärke bzw. Bondstabilität zwischen den Leitermustern und dem isolierenden Substrat zu verbessern.
  • Bei dem Herstellen der Gräben 4a und 4b in dem isolierenden Substrat 1 wird zuerst ein Resistfilm auf der gesamten Oberfläche des Substrates gebildet, woran sich ein selektives Entfernen des Resistfilmes mittels beispielsweise einer Photoätzmethode anschließt, um ein Resistmuster zu erzeugen. Dann wird die Substratoberfläche einer selektiven Trockenätzbehandlung mit dem als eine Maske verwendeten Resistmuster unterworfen, um die gewünschten Gräben 4a und 4b zu erzeugen. Alternativ kann der Substratoberflächenbereich direkt selektiv mittels eines Laserätzens, eines mechanischen Bearbeitens oder dergleichen entfernt werden, um die gewünschten Gräben 4a, 4b zu bilden.
  • Beim Herstellen der Leitermuster ist es möglich, die Pastenzusammensetzung 5 in die Gräben 4a, 4b zu laden, die in dem Substrat 1 gebildet sind, derart, daß ein gewünschter freier Abstand zwischen der Seitenwand des Grabens und dem Rand bzw. der Kante der Pastenzusammensetzung vorgesehen ist, wie dies in Figur 5 gezeigt ist.
  • Als ein Beispiel umfaßt ein anderes Verfahren zum Herstellen der Schaltungsplatte: den Schritt des Bildens einer Schicht, die mit einem Graben mit einer Tiefe von beispielsweise wenigstens 20 µm versehen und ähnlich einem später in einem isolierenden Substrat zu bildenden Leitermuster geformt ist, oder den Schritt des direkten Bildens des Grabens in dem Substrat,
  • den Schritt des Auftragens oder Ablagerns eines elektrisch leitenden Filmes, der Zellen hat, die darin durch beispielsweise ein CVD-Verfahren (CVD = chemische Dampfabscheidung) verteilt oder dispergiert sind, indem als ein Rohmaterial Gase von Verbindungen verwendet werden, die ein elektrisch leitendes Metall enthalten, das aus der Gruppe ausgewählt ist, die aus Kupfer, Silber und Gold besteht, wie beispielsweise eine Kupferhalogenid- oder eine Bis-Acetyl-Acetonat-Kupfer(II)- Komplexverbindung, dargestellt durch die folgende allgemeine Formel:
  • wobei R&sub1; und R&sub2;, die gleich oder verschieden sind, Wasserstoff, Alkyl oder Fluoralkyl bedeuten,
  • den Schritt eines Rückätzens des durch das CVD- Verfahren aufgetragenen elektrisch leitenden Filmes außerhalb des Grabens, damit der aufgetragene elektrisch leitende Film lediglich innerhalb des Grabens zurückbleibt, und
  • den Schritt des Einwirkens einer Sinterbehandlung bei 600ºC oder mehr, vorzugsweise bei 1066ºC bis 1085ºC, unter einer Inertatmosphäre, wie beispielsweise einer Edelgasatmosphäre, wie einer Argongasatmosphäre, oder einer Stickstoffgasatmosphäre, um ein Leitermuster zu bilden, das mit dem isolierenden Substrat verbunden bzw. gebondet ist.
  • Das zum Bilden eines elektrisch leitenden Filmes verwendete CVD-Verfahren umfaßt beispielsweise ein thermisches Zersetzungs-CVD-Verfahren, ein thermisches Migrations-CVD-Verfahren, eine Laser-Zersetzungs-CVD, ein Plasma-CVD-Verfahren, ein ECR- Plasma-CVD-Verfahren und ein MOCVD-Verfahren.
  • Der Leiterbereich, der mit einem Halbleiterelement durch ein Preßbondverfahren verbunden ist, kann auch durch das Leitermuster vorgesehen sein, das durch die besondere Methode der vorliegenden Erfindung hergestellt ist. Auch kann der Leiterbereich, der mit einem Halbleiterelement durch das Preßbondverfahren verbunden ist, durch das DBC-Verfahren, einen Leiter, der aus einer auf dem Substrat gebildeten metallisierten Schicht vorbereitet ist, oder einen Leiter, der durch Bedecken der Oberfläche der metallisierten Schicht mit einem Nickel- oder Goldfilm mittels Plattierens oder einer PVD-Methode vorbereitet ist, versehen sein. Figur 6 zeigt den Aufbau einer Schaltungsplatte mit einem darauf befestigten Halbleiterelement. Wie aus der Zeichnung zu ersehen ist, sind mehrere Gräben 12 in dem Oberflächenbereich eines isolierenden Substrates 11 gebildet. Ein Leitermuster 13 ist in jedem der Gräben 12 vergraben. Es sei darauf hingewiesen, daß eine eutektische Schicht 14 mit einem auf der Oberfläche des Substrates gebildeten Oxidfilm in dem Kontaktbereich zwischen dem Leitermuster 13 und dem Substrat 11 gebildet ist. Mehrere Kupferleiter 15 sind durch beispielsweise das DEC-Verfahren mit den Substratoberflächenbereichen mit Ausnahme der Bereiche der Leitermuster 13 verbunden bzw. gebondet. Die eutektische Schicht 14 ist auch in dem Kontaktbereich zwischen dem Substrat 11 und dem Kupferleiter 15 gebildet. Eine Lotschicht 16 ist auf der Oberfläche von jedem der Kupferleiter 15 gebildet. Auch ist ein Halbleiterelement 17 mit der Lotschicht 16 durch die Preßbondmethode verbunden. Ein Elektrodenkissen (nicht gezeigt) ist an der Oberseite jedes der Halbleiterelemente 17 befestigt. Ein Draht 18 ist an einem Ende mit dem Elektrodenkissen und mit dem Leitermuster 17 an dem anderen Ende verbunden. Weiterhin ist ein Leiter 19 mit der Unterseite des Substrates 11 gebondet bzw. verbunden, wobei eine eutektische Schicht dazwischen gelegen ist.
  • Wie oben beschrieben ist, wird eine Schicht, die mit einem Graben mit einer Tiefe von beispielsweise wenigstens 20 µm versehen ist, auf der Oberfläche des isolierenden Substrates bei dem erfindungsgemäßen Verfahren gebildet. Alternativ wird ein Graben mit einer Tiefe von beispielsweise wenigstens 20 µm direkt in dem Oberflächenbereich eines isolierenden Substrates gebildet. Es sei darauf hingewiesen, daß eine Pastenzusammensetzung, die ein pulverförmiges Material enthält, das ein elektrisch leitendes Material bilden kann, in den Graben geladen ist, woran sich ein Ausheizen der Pastenzusammensetzung anschließt, um ein feines Leitermuster einer hohen Dichte zu bilden. Es ist wichtig zu bemerken, daß das Leitermuster mechanisch mit dem isolierenden Substrat gekoppelt ist. Auch liegt eine eutektische Schicht zwischen dem Leitermuster und dem Substrat. Das besondere Verfahren der vorliegenden Erfindung macht es möglich, ein Leitermuster mit einer Dicke von wenigstens 20 µm und jeweils einer Breite und einem freien Abstand zwischen den benachbarten Leiterschichten von 0,5 mm oder weniger zu bilden. Es sei auch darauf hingewiesen, daß 0,5 Vol.-% bis 20 Vol.-% von feinen Teilchen in dem Leitermuster dispergiert bzw. zerstreut sind, mit dem Ergebnis, daß das Leitermuster einen Wärmeausdehnungskoeffizienten aufweisen kann, der nahe zu demjenigen des isolierenden Substrates ist. Es folgt, daß eine aus der Differenz in dem Wärmeausdehnungskoeffizienten zwischen dem Leitermuster und dem isolierenden Substrat abgeleitete Schwierigkeit unabhängig von dem Wärmezyklus, der den Drahtbondschritt, einen TCT-Test oder einen tatsächlichen Betrieb der Halbleitervorrichtung begleitet, nicht befürchtet zu werden braucht. Das heißt, es ist möglich, eine Rißbildung oder dergleichen in der Nähe der Verbindungs- bzw. Bondzwischenfläche durch die aus der Differenz in dem Wärmeausdehnungskoeffizienten, wie oben beschrieben, abgeleitete Wärmespannung zu verhindern. Als ein Ergebnis ist es möglich, das Leitermuster dicker als den kritischen Wert, das heißt 20 µm, in dem Fall einer Dickfilmdrucktechnik zu machen.
  • In einem anderen Beispiel wird eine elektrisch leitende Metallschicht auf die Oberfläche des mit gemusterten Gräben versehenen isolierenden Substrates durch beispielsweise ein CVD-Verfahren aufgetragen, wobei als das Rohmaterial Gase von Verbindungen verwendet werden, die ein Metall enthalten, das aus der Gruppe ausgewählt ist, die aus Kupfer, Silber und Gold besteht, wie beispielsweise ein Kupferhalegonid, Bis-Acetyl-Acetonat- Kupfer(II)-Komplex und Derivaten hiervon, woran sich ein Rückätzen der abgelagerten Metallschicht anschließt derart, daß eine Metallschicht lediglich innerhalb der gemusterten Gräben unentfernt bleibt. Es ist auch möglich, eine mit gemusterten Gräben versehene Schicht auf dem isolierenden Substrat zu bilden. In diesem Fall wird die elektrisch leitende Metallschicht zum Füllen der in der Schicht erzeugten Gräben durch beispielsweise das CVD-Verfahren gebildet, wie dies oben beschrieben ist. Nach der Erzeugung der Metallschicht innerhalb der Gräben wird die Metallschicht gesintert, um eine eutektische Kopplung zwischen der Metallschicht und dem Substrat zu erzielen. Das besondere Verfahren erlaubt auch die Bildung eines feinen Leitermusters mit einer hohen Dichte. Auch wird das Leitermuster mit dem Substrat mittels mechanischen Koppelns und eutektischen Koppelns verbunden bzw. gebondet. Zusätzlich sind Zellen in dem Leitermuster dispergiert oder zerstreut, mit dem Ergebnis, daß das Leitermuster einen Wärmeausdehnungskoeffizienten aufweisen kann, der nahe ist zu demjenigen des isolierenden Substrates. Es folgt, daß eine aus der Differenz in dem Wärmeausdehnungskoeffizienten zwischen dem Leitermuster und dem isolierenden Substrat abgeleitete Schwierigkeit unabhängig von dem Wärmezyklus nicht beachtet zu werden braucht, der den Drahtbondschritt, einen TCT-Test oder einen tatsächlichen Betrieb der Halbleitervorrichtung begleitet. Das heißt, es ist möglich, eine Rißbildung oder dergleichen in der Nähe der Verbindungs- bzw. Bondzwischenfläche durch die Wärmespannung zu verhindern, die aus der Differenz in dem Wärmeausdehnungskoeffizienten abgeleitet ist, wie dies oben erläutert ist. Als ein Ergebnis ist es möglich, das Leitermuster dicker als den kritischen Wert, das heißt 20 µm, in dem Fall einer Dickfilmdrucktechnik zu machen.
  • Zusammenfassend erlaubt das erfindungsgemäße Verfahren das Herstellen einer Schaltungsplatte mit einer hohen Dichte eines Leitermusters eines niedrigen spezifischen Widerstandes, der zwischen 1,7 x 10&supmin;&sup6; Ωcm und 3,6 x 10&supmin;&sup6; Ωcm oder höchstens 1 x 10&supmin;&sup5; Ωcm liegt. Selbstverständlich kann ein relativ großer Strom durch das Leitermuster geleitet werden. Es sei darauf hingewiesen, daß die durch das erfindungsgemäße Verfahren hergestellte Schaltungsplatte zum Vorbereiten eines Hybrid-IC oder einer zusammengesetzten Schaltungsplatte verwendet werden kann. Insbesondere werden ein Widerstand, ein Kondensator und eine Vielzahl von Halbleiterelementen gleichzeitig auf der Schaltungsplatte gebildet oder befestigt, die durch das erfindungsgemäße Verfahren hergestellt ist, worauf ein Zwischenverbinden der Halbleiterelemente und ein Verbinden der Halbleiterelemente mit den externen Anschlüssen mittels des Leitermusters folgt, das in der Schaltungsplatte enthalten ist, um so einen gewünschten Hybrid-IC oder eine zusammengesetzte Schaltungsplatte vorzubereiten.
  • Diese Erfindung kann vollständiger aus der folgenden Detailbeschreibung im Zusammenhang mit den begleitenden Zeichnungen verstanden werden, in welchen:
  • Figur 1A bis 1D Schnittdarstellungen sind, die zusammen ein Verfahren zum Herstellen einer Schaltungsplatte nach einem Ausführungsbeispiel der vorliegenden Erfindung zeigen,
  • Figur 2 eine Schnittdarstellung ist, die eine andere Technik zum Herstellen und Isolieren einer mit einem Graben versehenen Schicht bei dem erfindungsgemäßen Verfahren zum Herstellen einer Schaltungsplatte zeigt,
  • Figur 3 eine Schnittdarstellung ist, die eine Schaltungsplatte zeigt, die durch das erfindungsgemäße Verfahren hergestellt ist,
  • Figuren 4A bis 4E Schnittdarstellungen sind, die zusammen ein Verfahren zum Herstellen einer Schaltungsplatte nach einem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigen,
  • Figur 5 eine Schnittdarstellung ist, die den Schritt eines Ladens einer Pastenzusammensetzung bei dem Verfahren der vorliegenden Erfindung zum Herstellen einer Schaltungsplatte zeigt, und
  • Figur 6 eine Schnittdarstellung ist, die zeigt, wie Halbleiterelemente an der Schaltungsplatte befestigt sind, die durch das Verfahren der vorliegenden Erfindung hergestellt ist.
  • Unten sind einige Beispiele der vorliegenden Erfindung beschrieben.
    • Beispiel 1
  • Zwei Lagen oder Schichten, die jeweils eine Dicke von 400 µm haben, werden durch eine Abstreifmessermethode aus einer pulverförmigen Mischung vorbereitet, die aus einem Aluminiumnitridpulver besteht, das 1,0 Gew.-% eines Fremdsauerstoffes bei einem mittleren Primärteilchendurchmesser von 0,6 µm und 3 Gew.-% eines Yttriumoxid-(Y&sub2;O&sub3;-)Pulvers mit einem mittleren Teilchendurchmesser von 0,1 µm und einer Reinheit von 99,9 % enthält. Eine Laminatstruktur dieser Lagen oder Schichten wird auf 80ºC für vierzig Minuten unter einem Druck von 150 kg/cm erwarmt, woran sich ein Schneiden des Laminats anschließt, um Stücke vorzubereiten, die jeweils zu 25 mm im Quadrat bemessen sind. Die geschnittenen Stücke werden auf 600ºC unter einem Stickstoffgasstrom erwärmt, um ein Bindemittel zu entfernen, das in den Schnittstücken enthalten ist. Dann werden die Schnittstücke auf 1800ºC für drei Stunden innerhalb eines elektrischen Ofens, der aus Kohlenstoff hergestellt ist, erwärmt, um Aluminiumnitridsubstrate zu erhalten, die jeweils 20 mm im Quadrat messen und 0,635 mm dick sind. Das Aufheizen wird in einer Stickstoffgasatmosphäre eines Atmosphärendruckes ausgeführt. Die Wärmeleitfähigkeit des Substrates, die durch eine Laserspülmethode gemessen ist, beträgt 200 W/m.k.
  • In dem nächsten Schritt wird das Aluminiumnitridsubstrat einer Wärmebehandlung bei 1100ºC in einer Trockenluftatmosphäre unterworfen, um einen Oxidfilm von einer Dicke von etwa 1,5 µm auf der Oberfläche des Substrates zu bilden. Dann wird der Oxidfilm mit APR (Handelsname eines photoempfindlichen Harzes für Drucken mit Druckerpresse, hergestellt durch Asahi Kasei K. K.) beschichtet, woran sich ein Einwirken einer Belichtung und eine Entwicklung für die Beschichtung mittels eines Negativfilmes eines Schaltungsmusters anschließt, um Gräben zu erzeugen. Der in der Resistschicht (Überzug-schicht) durch die Belichtung und Entwicklung gebildete Graben erreicht, wie sich gezeigt hat, den Oxidfilm, der auf der Oberfläche des Aluminiumnitridsubstrates gebildet ist, ähnlich zu der in Figur lB gezeigten Struktur. Auch zeigt sich, daß die Gräben eine Tiefe von 0,25 mm, eine Breite von 2 mm, 1 mm, 0,5 mm, 0,25 mm, 0,10 mm und einen freien Abstand zwischen den benachbarten Leiterschichten von 0,5 mm, 0,25 mm und 0,1 mm haben. Weiterhin wird ein Graben von 5 mm im Quadrat in dem mittleren Teil des isolierenden Substrates gebildet.
  • Andererseits wird eine Pastenzusammensetzung vor bereitet, indem einem pulverförmigen Kupfer mit einem Teilchendurchmesser von 0,9 µm 3 Vol.-% bezogen auf die Menge des pulverförmigen Kupfers an Aluminiumpulver mit einem Teilchendurchmesser von 1,5 µm und 3 Gew.-% bezogen auf die Menge des pulverförmigen Kupfers an 5 %iger wäßriger Lösung an PVA beigefügt werden, woran sich ein Kneten der Mischung anschließt, um die Pastenzusammensetzung vorzubereiten, und wobei schließlich die Pastenzusammensetzung durch ein Sieb von zweihundert Maschen geschickt wird, um die Pastenzusammensetzung zu granulieren. Die sich ergebende Pastenzusammensetzung wird in die Gräben gestoßen, die in der Resistschicht gebildet sind, die auf der Oberfläche des Substrates gelegen ist. Dann wird das Substrat auf 700ºC unter einer Formiergasatmosphäre aufgewärmt, die durch Beifügen von 0,04 g/l von Dampf zu einem Mischgas aus zwei Teilen an Wasserstoffgas und neun Teilen an Stickstoffgas vorbereitet ist, um die Resistschicht wegzubrennen, woran sich ein Ausheizen des Substrates auf 1070º unter einer Stickstoffgasatmosphäre anschließt, die 4 ppm an Sauerstoffgas enthält. Als ein Ergebnis wird ein genau geformtes Leitermuster mit einer maximalen Dicke von etwa 0,13 mm und einer Breite erhalten, die etwas 5 größer ist als die Breite des in dem vorangehenden Schritt gebildeten Grabens. Ein Querschnitt des Leitermusters wird mit einem Elektronenmikroskop beobachtet, und das Leitermuster wird abgeschält, um die Dichte durch die Archimedes-Methode zu messen. Es hat sich gezeigt, daß das Aluminiumoxidpulver gleichmäßig in dem Leitermuster zerstreut bzw. dispergiert ist.
  • Auswertungsversuche, die unten angegeben sind, wurden auf fünfzig Schaltungsplatten angewandt, die durch das oben beschriebene Verfahren hergestellt sind.
  • 1. Der elektrische Widerstand des Leitermusters wurde durch eine Gleichstrom-Vierspitzenmethode gemessen. Es hat sich gezeigt, daß der Widerstandswert je 18 mm des Leitermusters lediglich 0,3 mΩ am dünnsten Teil des Leitermusters beträgt, in welchem das Leitermuster eine Breite von 0,103 mm und eine Querschnittsfläche von 0,012 mm hatte. Tatsächlich ist der spezifische Widerstand des Leitermusters so niedrig, wie dies bei der Erfindung gewünscht ist.
  • 2. Ein Nagel, der aus einem Metallstab und einem Nagelkopf von 1,5 mm im Durchmesser, der an der Spitze des Metallstabes gebildet ist, besteht, wurde mit dem Leitermuster mit der größten Breite, das heißt 2 mm verlötet Der Metallstab wurde nach oben gezogen, um die Verbindungs- bzw. Bondstärke zwischen dem Leitermuster und dem Aluminiumnitridsubstrat durch Messen der Dehnungsbelastung zu bestimmen, die erforderlich ist, um das Leitermuster von dem Aluminiumnitridsubstrat abzuziehen. Es hat sich gezeigt, daß die Bondstärke einen hohen Wert von 14,3 ± 2 6 kg/cm² hat, was keine praktischen Probleme aufwirft.
  • 3. Eine Lotschicht wurde auf ein Leitermuster mit etwa 5 mm im Quadrat (Leiterkissen) gebracht, das in dem mittleren Teil der Schaltungsplatte gebildet ist. Unter dieser Bedingung wurde die Schaltungsplatte auf eine heiße Platte gelegt und unter einer Inertgasatmosphäre auf eine Temperatur aufgeheizt, die höher ist als der Schmelzpunkt des Lotes, um so die Lotschicht zu schmelzen. Dann wurde ein Halbleiterelement auf die geschmolzene Lotschicht gelegt, woran sich das Einwirken eines ebenen Schruppens anschließt, damit das Halbleiterelement ausreichend mit dem Leiterkissen der Schaltungsplatte benetzen kann, um ein Löten zu erreichen, ohne Blasen einzuschließen. Weiterhin wurde die Schaltungsplatte von der heißen Platte weggenommen und auf Raumtemperatur abgekühlt, um so ein Preßbonden des Halbleiterelementes zu erzielen. Außerdem wurden mehrere Elektrodenkissenteile des preßgebondeten Halbielterelementes mit einer Vielzahl von Leitermustern, die in einer Breite von 0,25 mm auf der Schaltungsplatte gebildet sind, und einer Vielzahl von Leitermustern, die in einer Breite von 2 mm auf der Schaltungsplatte gebildet sind, durch eine Vielzahl von Aluminiumdrähten mittels eines Ultraschallbonders verbunden. Schließlich wurde ein Leiteranschluß mit dem Randteil von jedem der Leitermuster auf der Seite gegenüber zu dem Drahtverbindungsteil verlötet
  • Die sich ergebende Schaltungsplatte mit dem darauf befestigten Halbleiterelement wurde einem Wärmezyklustest zwischen +150º0 und -50ºC unterworfen. Es hat sich gezeigt, daß ein Rißbilden oder Abschälen, das mit dem unbewaffneten Auge oder Mikroskop erkannt werden kann, überhaupt nicht nach dem Wärmezyklustest von tausend Zyklen gefunden wurde. Auch hat sich gezeigt, daß das auf der Schaltungsplatte montierte Halbleiterelement keine Veranlassung zu irgendeinem Problem gibt, das durch den Wärmewiderstand der Schaltungsplatte hervorgebracht ist. Da die Schaltungsplatte der vorliegenden Erfindung ein feines Leitermuster umfaßt, das hervorragend in der Zuverlässigkeit und niedrig im elektrischen Widerstand ist, erlaubt die vorliegende Erfindung das Vorsehen einer Halbleitervorrichtung mit einem auf der Schaltungsplatte befestigten Halbleiterelement, zu dem ein großer Strom gespeist werden kann.
    • Beispiele 2 und 3
  • Schaltungsplatten werden im wesentlichen wie in Beispiel 1 hergestellt, mit der Ausnahme, daß in Beispiel 2 eine Pastenzusammensetzung verwendet wird, die vorbereitet ist, indem zu einem pulverförmigen Kupferoxid (Cu&sub2;O) mit einem Teilchendurchmesser von 1,2 µm 3 Vol.-% bezogen auf die Menge des Kupferoxides an Aluminiumoxidpulver beigefügt werden, das eine Teilchengröße von 1,5 µm hat, und daß in Beispiel 3 eine Pastenzusammensetzung verwendet wird, die vorbereitet ist, indem zu einem pulverförmigen Kupfer mit einem Teilchendurchmesser von 0,9 µm 3 Vol.-% bezogen auf die Menge des pulverförmigen Kupfers an Aluminiumnitridpulver beigefügt werden.
  • Jedes der Leitermuster, die in den so hergestellten Schaltungsplatten enthalten sind, ist etwa 0,3 mm bis 0,5 mm dick. Es ist möglich, mit einer hohen Genauigkeit ein Leitermuster einer Breite zu bilden, die etwas größer ist als die Breite des Grabens, der während des Herstellungsprozesses der Schaltungsplatte erzeugt ist. Ein Querschnitt des Leitermusters wurde durch ein Elektronenmikroskop beobachtet. Es hat sich gezeigt, daß das Aluminiumoxidpulver des Aluminiumnitridpulvers gleichmäßig in dem Leitermuster dispergiert bzw. zerstreut war.
  • Bewertungsteste, die unten angegeben sind, wurden auf fünfzig Schaltungsplatten angewandt, die in jedem der Beispiele 2 und 3 durch das oben beschriebene Verfahren hergestellt sind:
  • 1. Der elektrische Widerstand des Leitermusters wurde durch eine Gleichstrom-Vierspitzenmethode gemessen. Es hat sich gezeigt, daß der Widerstandswert je 18 mm des Leitermusters lediglich 0,33 mΩ bis 0,42 mΩ im dünnsten Teil des Leitermusters beträgt, in welchem das Leitermuster eine Breite von 0,09 mm und eine Querschnittsfläche von 0,003 mm hat. Tatsächlich ist der spezifische Widerstand des Leitermusters niedrig, wie dies bei der Erfindung gewünscht ist.
  • 2. Ein Nagel aus einem Metallstab und einem Nagelkopf mit einem Durchmesser von 1,5 mm, der an der Spitze des Metallstabes gebildet ist, wurde mit dem Leitermuster mit der größten Breite, das heißt 2 mm, verlötet Der Metallstab wurde nach oben gezogen, um so die Verbindungs- bzw. Bondstärke zwischen dem Leitermuster und dem Aluminiumnitridsubstrat zu bestimmen, indem die Dehnungsbelastung gemessen wird, die erforderlich ist, um das Leitermuster von dem Aluminiumnitridsubstrat abzuziehen. Es hat sich gezeigt, daß die Bondstärke einen hohen Wert von 9 kg/cm² bis 19 kg/cm² hat, was keine praktischen Probleme aufwirft.
  • 3. Eine Lotschicht wurde auf ein Leitermuster von etwa 5 mm im Quadrat (Leiterkissen) gebracht, das in dem zentralen Teil der Schaltungsplatte gebildet ist. Unter dieser Bedingung wurde die Schaltungsplatte 6 auf eine heiße Platte gebracht und unter einer Inertgasatmosphäre auf eine Temperatur höher als den Schmelzpunkt des Lotes erwärmt, um so die Lotschicht zu schmelzen. Dann wurde ein Halbleiterelement auf die geschmolzene Lotschicht gebracht, woran sich ein ebenes Schruppen anschloß, um das Halbleiterelement ausreichend mit dem Leiterkissen der Schaltungsplatte zu benetzen, damit ein Löten ohne Einschluß von Blasen erzielt wird. Weiterhin wurde die Schaltungsplatte von der heißen Platte weggenommen und auf Raumtemperatur abgekühlt, um ein Preßbonden des Halbleiterelementes zu erreichen. Schließlich wurden mehrere Elektrodenkissenteile des preßgebondeten Halbleiterelementes mit mehreren Leitermustern, die in einer Breite von 0,25 mm auf der Schaltungsplatte gebildet sind, und mehreren Leitermustern, die in einer Breite von 2 mm auf der Schaltungsplatte gebildet sind, durch mehrere Aluminiumdrähte mittels eines Ultraschallbonders verbunden. Schließlich wurde ein Leiteranschluß mit dem Randteil von jedem der Leitermuster auf der Seite gegenüber zu dem Drahtverbindungsteil verlötet
  • Die sich ergebende Schaltungsplatte mit dem darauf befestigten Halbleiterelement wurde einem Wärmezyklustest unterworfen, der zwischen + 150ºC und - 50ºC liegt. Es hat sich gezeigt, daß eine Rißbildung oder ein Abschälen, die bzw. das mit dem unbewaffneten Auge oder mikroskopisch beobachtet werden kann, nach dem Wärmezyklustest von eintausend Zyklen überhaupt nicht auftritt. Auch zeigte sich, daß das auf der Schaltungsplatte befestigte Halbleiterelement keine Veranlassung zu irgendeinem Problem gab, das durch den Wärmewiderstand der Schaltungsplatte hervorgerufen ist. Da die Schaltungsplatte der vorliegenden Erfindung ein feines Schaltungsmuster umfaßt, das hervorragend in der Zuverlässigkeit und niedrig im elektrischen Widerstand ist, erlaubt die vorliegende Erfindung das Vorsehen einer Halbleitervorrichtung mit einem auf der Schaltungsplatte befestigten Halbleiterelement, zu dem ein großer Strom gespeist werden kann.
    • Beispiele 4 und 5:
  • Vorbereitet wurde ein Substrat, 20 mm im Quadrat und 0,635 mm dick, das aus einem hexagonalen Einkristall von Bornitrid besteht, sowie ein anderes Substrat, 20 mm im Quadrat und 0,635 mm dick, das aus einem gesinterten Siliciumnitridkörper besteht. Dann wurde ein Oxidfilm auf der Oberfläche des Bornitridsubstrates durch Beschichten der Oberfläche des Substrates durch eine Spin-Beschichtungsmethode mit einer Isopropylen-Lösung eines partiell hydrolysierten Aluminiumpropoxids gebildet, woran sich ein Erwärmen der Beschichtung auf 400ºC anschloß. Andererseits wurde ein Oxidfilm auf dem gesinterten Siliciumkarbidsubstrat in Beispiel 1 gebildet.
  • Ein Leitermuster und ein Leiterkissen wurden in jedem der so vorbereiteten Substrate, wie in Beispiel 1, erzeugt. Es ist möglich, mit einer hohen Genauigkeit ein Leitermuster zu bilden, wobei die maximale Dicke etwa 0,13 mm beträgt und die Breite etwas größer ist als die Breite des Grabens, der während des Herstellungsprozesses der Schaltungsplatte erzeugt wird. Ein Querschnitt des Leitermusters wurde durch ein Elektronenmikroskop beobachtet. Auch wurde die Dichte des Leitermusters, das von dem Substrat abgeschält war, durch die Archimedes-Methode gemessen. Es hat sich gezeigt, daß ein Aluminiumoxidpulver gleichmäßig verteilt oder dispergiert in dem Leitermuster gefunden wurde.
  • Bewertungsteste, die unten gegeben sind, wurden auf fünfzig Schaltungsplatten angewandt, die in jedem dieser beiden Fälle durch das oben beschriebene Verfahren hergestellt sind:
  • 1. Der elektrische Widerstand des Leitermusters wurde durch eine Gleichstrom-Vierspitzenmethode gemessen. Es hat sich gezeigt, daß der Widerstand je 18 mm des Leitermusters lediglich 0,28 mΩ bis 0,374 mΩ in dem dünnsten Teil des Leitermusters beträgt, in welchem das Leitermuster eine Breite von 0,103 mm und eine Querschnittsfläche von 0,012 mm hat. Tatsächlich ist der spezifische Widerstand des Leitermusters niedrig, wie dies bei der vorliegenden Erfindung gewünscht ist.
  • 2. Ein Nagel aus einem Metallstab und einem Nagelkopf mit einem Durchmesser von 1,5 mm, der an der Spitze des Metallstabes gebildet ist, wurde mit dem Leitermuster mit der größten Breite, das heißt 2 mm, verlötet Der Metallstab wurde nach oben gezogen, um so die Verbindungs- bzw. Bondstärke zwischen dem Leitermuster und dem Aluminiumnitridsubstrat durch Messen der Spannungsbelastung zu bestimmen, die erforderlich ist, um das Leitermuster von dem Aluminiumnitridsubstrat abzuschälen. Es hat sich gezeigt, daß die Bond- bzw. Verbindungsstärke einen hohen Wert von 7 kg/cm bis 15 kg/cm² hat, was keine praktischen Probleme aufwirft.
  • 3. Eine Lotschicht wurde auf ein Leitermuster von etwa 5 mm im Quadrat (Leiterkissen) gebracht, das auf dem zentralen Teil der Schaltungsplatte gebildet ist. Unter dieser Bedingung wurde die Schaltungsplatte auf eine heiße Platte gebracht und unter einer Inertgasatmosphäre auf eine Temperatur höher als den Schmelzpunkt des Lotes erwärmt, um so die Lotschicht zu schmelzen. Dann wurde ein Halbleiterelement auf die geschmolzene Lotschicht gebracht, worauf sich das Einwirken eines ebenen Schruppens anschloß, damit das Halbleiterelement ausreichend mit dem Leiterkissen der Schaltungsplatte benetzt wird, so daß ein Löten ohne Blasen erzielt wird. Weiterhin wurde die von der heißen Platte genommen und auf Raumtemperatur abgekühlt, um so ein Preßbonden des Halbleiterelementes zu erzielen. Schließlich wurden weiterhin mehrere Elektrodenkissenteile des preßgebondeten Halbleiterelementes mit mehreren Leitermustern, die in einer Breite von 0,25 mm auf der Schaltungsplatte gebildet sind, und mehreren Leitermustern, die in einer Breite von 2 mm auf der Schaltungsplatte gebildet sind, durch mehrere Aluminiumdrähte mittels eines Ultraschallbonders verbunden. Schließlich wurde ein Leiteranschluß mit dem Rand- oder Kantenteil von jedem der Leitermuster auf der Seite gegenüber zu dem Drahtverbindungsteil verbunden.
  • Die sich ergebende Schaltungsplatte mit dem darauf befestigten Halbleiterelement wurde einem Wärmezyklustest unterworfen, der zwischen + 150ºC und - 50ºC liegt. Es hat sich gezeigt, daß eine Rißbildung oder ein Abschälen, die bzw. das mit dem unbewaffneten Auge oder mikroskopisch beobachtet werden kann, nach einem Wärmezyklustest von eintausend Zyklen überhaupt nicht auftritt. Auch hat sich gezeigt, daß das auf der Schaltungsplatte befestigte Halbleiterelement keine Veranlassung zu irgendeinem Problem gibt, das durch den Wärmewiderstand der Schaltungsplatte hervorgerufen ist. Da die Schaltungsplatte der vorliegenden Erfindung feine Leitermuster umfaßt, die hervorragend in der Zuverlässigkeit und niedrig im elektrischen Widerstand sind, erlaubt die vorliegende Erfindung das Vorsehen einer Halbleitervorrichtung mit einem auf der Schaltungsplatte befestigten Halbleiterelement, zu dem ein großer Strom gespeist werden kann.
    • Beispiel 6.
  • Ein Substrat aus einem gesinterten Aluminiumnitrid, wie in Beispiel 1, wurde mit "APR" (Handelsname eines photoempfindlichen Harzes für Drucken mit Druckerpresse, hergestellt durch Asahi Kasei K. K.) beschichtet, woran sich ein Trocknen der Beschichtung anschloß, um eine Resistschicht zu bilden. Dann wurden eine Belichtung mit Licht und eine Entwicklung auf die Resistschicht unter Verwendung eines Negativfilmes eines Schaltungsmusters angewandt, um Gräben in der Resistschicht zu erzeugen. Es hat sich gezeigt, daß der so gebildete Graben das Aluminiumnitridsubstrat 1 erreicht hat. Auch hat sich gezeigt, daß die Gräben eine Tiefe von 0,25 mm, eine Breite von 2 mm, 1 mm, 0,5 mm, 0,25 mm, 0,1 mm und einen freien Abstand zwischen den benachbarten Leiterschichten von 0,5 mm, 0,25 mm und 0,1 mm aufweisen. Weiterhin wurde ein einziger Graben mit 5 mm im Quadrat in dem mittleren Teil des Substrates gebildet. In dem nächsten Schritt wurde der Oberflächenbereich des Substrates selektiv durch reaktives lonenätzen mittels der verbleibenden Resistschicht als eine Maske entfernt, um so Gräben 0,1 mm tief in dem Substrat zu erzeugen. Weiterhin wurde die Resistschicht entfernt, worauf sich ein Einwirken einer Wärmebehandlung bei 11 unter einer Trockenluftatmosphäre anschloß, um einen Oxidfilm von etwa 1,5 µm 4 Dicke derart zu bilden, daß die Substratoberfläche und die Seitenwände der Gräben bedeckt sind, wie dies in es Figur 40 gezeigt ist.
  • Andererseits wurde eine Pastenzusammensetzung vorbereitet, indem zu einem pulverförmigen Kupfer mit einem Teilchendurchmesser von 0,9 µm 3 Vol.-% bezogen auf die Menge des pulverförmigen Kupfers eines Aluminiumpulvers mit einem Teilchendurchmesser von 1,5 µm und 3 Gew.-% bezogen auf die Menge des pulverförmigen Kupfers einer 5 %igen wäßrigen Lösung an PVA beigefügt wurden. Die Mischung wurde geknetet und dann durch ein Sieb von zweihundert Maschen geschickt, um die Pastenzusammensetzung zu granulieren. Die so vorbereitete Pastenzusammensetzung wurde dann in die in dem Substrat gebildeten Gräben gestoßen, worauf sich ein Erwärmen des Substrates auf 7 unter einer Formiergasatmosphäre anschloß, die vorbereitet wurde durch Beifügen von 0,04 g/l an Dampf zu einem Mischgas, das aus zwei Teilen an Wasserstoffgas und neun Teilen an Stickstoffgas besteht, um so die Resistschicht wegzubrennen. Weiterhin wurde das Substrat bei 1070ºC unter einer Stickstoffgasatmosphäre ausgeheizt, die 4 ppm Sauerstoffgas enthält. Als ein Ergebnis wurde genau ein Leitermuster mit einer Dicke von etwa 0,05 mm bis 1,0 mm und einer Breite gebildet, die etwas größer ist als die Breite des Grabens, der in dem vorangehenden Schritt erzeugt ist. Ein Querschnitt des Leitermusters wurde durch ein Elektronenmikroskop beobachtet. Auch wurde die Dichte des Leitermusters, das von dem Substrat abgeschält wurde, durch die Archimedes-Methode gemessen. Es hat sich gezeigt, daß ein Aluminiumoxidpulver gleichmäßig in dem Leitermuster dispergiert bzw. zerstreut war.
  • Bewertungsteste, die unten gegeben sind, wurden auf fünfzig Schaltungsplatten angewandt, die durch das oben beschriebene Verfahren hergestellt sind:
  • 1. Der elektrische Widerstand des Leitermusters wurde durch eine Gleichstrom-Vierspitzenmethode gemessen. Es hat sich gezeigt, daß der Widerstand je 18 mm des Leitermusters lediglich 0,3 mΩ in dem dünnsten Teil des Leitermusters beträgt, in welchem das Leitermuster eine Breite von 0,1 mm und eine Querschnittsfläche von 0,01 mm hat. Tatsächlich ist der spezifische Widerstand des Leitermusters niedrig, wie dies in der vorliegenden Erfindung gewünscht ist.
  • 2. Ein Nagel aus einem Metallstab und einem Nagelkopf mit einem Durchmesser von 1,5 mm, der an der Spitze des Metallstabes gebildet ist, wurde mit dem Leitermuster mit der größten Breite, das heißt 2 mm, verlötet Der Metallstab wurde nach oben gezogen, um die Bond- bzw. Verbindungsstärke zwischen dem Leitermuster und dem Aluminiumnitridsubstrat durch Messen der Dehnungslast zu bestimmen, die erforderlich ist, um das Leitermuster von dem Aluminiumnitridsubstrat abzuschälen bzw. abzuziehen. Es hat sich gezeigt, daß die Bond- bzw. Verbindungsstärke einen hohen Wert von 14 kg/cm² bis 17 kg/cm² hat, was keine praktischen Probleme aufwirft.
  • 3. Eine Lotschicht wurde auf ein Leitermuster von etwa 5 mm im Quadrat (Leiterkissen) gebracht, das in dem zentralen Teil der Schaltungsplatte gebildet ist. Unter dieser Bedingung wurde die Schaltungsplatte auf eine heiße Platte gelegt und unter einer Inertgasatmosphäre auf eine Temperatur höher als den Schmelzpunkt des Lotes erwärmt, um die Lotschicht zu schmelzen. Dann wurde ein Halbleiterelement auf die geschmolzene Lotschicht gebracht, woran sich das Einwirken eines ebenen Schruppens anschloß, damit das Halbleiterelement ausreichend mit dem Leiterkissen der Schaltungsplatte benetzt werden kann, um ein Löten ohne Einschluß von Blasen zu erreichen. Weiterhin wurde die Schaltungsplatte von der heißen Platte weggenommen und auf Raumtemperatur gekühlt, um ein Preßbonden des Halbleiterelementes zu erzielen. Schließlich wurden weiterhin mehrere Elektrodenkissenteile des preßgebondeten Halbleiterelementes mit mehreren Leitermustern, die in einer Breite von 0,25 mm auf der Schaltungsplatte gebildet sind, und mehreren Leitermustern, die in einer Breite von 2 mm auf der Schaltungsplatte gebildet sind, durch mehrere Aluminiumdrähte mittels eines Ultraschallbonders verbunden. Schließlich wurde ein Leiteranschluß mit dem Randteil von jedem der Leitermuster auf der Seite gegenüber zu dem Drahtverbindungsteil verlötet
  • Die sich ergebende Schaltungsplatte mit dem darauf befestigten Halbleiterelement wurde einem Wärmezyklustest unterworfen, der zwischen + 150ºC und - 50º0 liegt. Es hat sich gezeigt, daß eine Rißbildung oder ein Abschälen, die bzw. das mit dem unbewaffneten Auge oder mikroskopisch beobachtet werden kann, nach dem Wärmezyklustest von tausend Zyklen überhaupt nicht gefunden wurde. Auch hat sich gezeigt, daß das auf der Schaltungsplatte befestigte Halbleiterelement überhaupt keine Veranlassung zu irgendeinem Problem gibt, das durch den Wärmewiderstand der Schaltungsplatte hervorgerufen ist. Da die Schaltungsplatte der vorliegenden Erfindung ein feines Leitermuster umfaßt, das hervorragend in der Zuverlässigkeit und niedrig im elektrischen Widerstand ist, erlaubt die vorliegende Erfindung das Vorsehen einer Halbleitervorrichtung mit einem auf der Schaltungsplatte befestigten Halbleiterelement, zu dem ein großer Strom gespeist werden kann.
    • Beispiele 7 bis 9:
  • Die Oberfläche eines Substrates, das aus einem gesinterten Aluminiumnitridkörper wie im Beispiel 1 besteht, wurde mit dem zuvor genannten "APR" beschichtet, worauf sich ein Trocknen der Beschichtung anschloß, um eine Resistschicht vorzubereiten. Dann wurde die Resistschicht einer Belichtung mit Licht und Entwicklung unter Verwendung eines Negativfilmes eines Schaltungsmusters unterworfen, um so einen Graben zu bilden, der sich erstreckt, um das Aluminiumnitridsubstrat zu erreichen. Es hat sich gezeigt, daß der so gebildete Graben eine Tiefe von 0,25 mm, eine Breite von 2 mm, 1 mm, 0,5 mm, 0,25 mm, 0,1 mm und einen Abstand zwischen den benachbarten Gräben von 0,5 mm, 0,25 mm und 0,1 mm hat. Weiterhin wurde ein einziger Graben von 5 mm im Quadrat in dem zentralen Teil des Substrates gebildet. Nach Bildung des Grabens wurde der Oberflächenbereich des Substrates selektiv mittels eines reaktiven lonenätzens unter Verwendung der verbleibenden Resistschicht als Maske entfernt, um so einen Graben mit einer Tiefe von 0,1 mm zu bilden. Weiterhin wurde die Resistschicht entfernt, woran sich das Einwirken einer Wärmebehandlung unter einer Trockenluftatmosphäre bei 11 anschloß, um einen Oxidfilm, der etwa 1,0 µm dick ist, auf der Oberfläche des Substrates einschließlich der Seitenwand des Grabens zu bilden.
  • Im nächsten Schritt wurde ein Kupferfilm bei 700ºC unter einer Stickstoffgasatmosphäre oder Vakuum durch die thermische Wanderungs-CVD-Methode aufgetragen, wobei als das Rohmaterial ein Gas oder eine Mischung aus CuCl&sub2;, Bis-Acetylcetyl-Acetonat-Kupfer(II)-Komplex, Bis-Acetyl-Acetonat-Kupfer(II)-Komplex und Tris-Acetyl-Acetonat-Aluminium(III)-Komplex verwendet wurde. Dann wurde der so aufgetragene Kupferfilm rückgeätzt, bis 40 die Substratoberfläche mit Ausnahme des Grabenteiles zur Außenseite freilag, woran sich eine Wärmeeinwirkung bei 1070ºC für fünf Minuten anschloß, um den Kupferfilm, der innerhalb des Grabens zurückbleibt, bis zu dem Aluminiumnitridsubstrat ausheizen zu lassen. In dieser Hinsicht wurden drei Arten von Schaltungsplatten vorbereitet. Das Leitermuster, das in jeder der so hergestellten Schaltungsplatten gebildet ist, wurde geformt, wie dies in der Figur 4E gezeigt ist, und auf eine Dicke von etwa 0,05 mm bis 0,1 mm gebracht. Es hat sich gezeigt, daß das Leitermuster genau mit einer Breite gleich der Breite des in dem vorangehenden Schritt gebildeten Grabens geformt wurde. Ein Querschnitt des Leitermusters wurde auch durch ein Elektronenmikroskop beobachtet. Auch wurde die Dichte des Leitermusters, das von dem Substrat abgeschält wurde, durch die Archimedes-Methode gemessen. Es hat sich gezeigt, daß das Leitermuster eine relative Dichte von 30 etwa 97 % hat, und daß feine Zellen, die zu 2 µm oder weniger bemessen sind, in dem Leitermuster zerstreut oder dispergiert sind.
  • Bewertungsteste, die unten gegeben sind, wurden auf fünfzig Schaltungsplatten angewandt, die durch das oben beschriebene Verfahren hergestellt sind:
  • 1. Der elektrische Widerstand des Leitermusters wurde durch eine Gleichstrom-Vierspitzenmethode gemessen. Es hat sich gezeigt, daß der Widerstandswert je 18 mm des Leitermusters lediglich 0,9 mΩ bis 1,2 mΩ im dünnsten Teil des Leitermusters beträgt, in welchem das Leitermuster eine Breite von 0,1 mm und eine Querschnittsfläche von 0,01 mm² hat. Tatsächlich war der spezifische Widerstand des Leitermusters niedrig, wie dies bei der vorliegenden Erfindung gewünscht ist.
  • 2. Ein Nagel aus einem Metallstab und einem Nagelkopf von 1,5 mm im Durchmesser, der an der Spitze des Metallstabes angebracht ist, wurde mit dem Leitermuster mit der größten Breite, das heißt 2 mm, verlötet. Der Metallstab wurde nach oben gezogen, um die Bond- bzw. Verbindungsstärke zwischen dem Leitermuster und dem Aluminiumnitridsubstrat zu bestimmen, indem die Zugbelastung gemessen wird, die erforderlich ist, um das Leitermuster von dem Aluminiumnitridsubstrat abzuschälen. Es hat sich gezeigt, daß die Bond- bzw. Verbindungsstärke einen hohen Wert von 14 kg/cm² bis 17 kg/cm² hat, was kein praktisches Problem aufwirft.
  • 3. Eine Lotschicht wurde auf ein Leitermuster von etwa 5 mm im Quadrat (Leiterkissen) gebracht, das in dem zentralen Teil der Schaltungsplatte gebildet ist. Unter dieser Bedingung wurde die Leiterplatte auf eine heiße Platte gebracht und unter einer Inertgasatmosphäre auf eine Temperatur höher als den Schmelzpunkt des Lotes erwärmt, um die Lotschicht zu schmelzen. Dann wurde ein Halbleiterelement auf die geschmolzene Lotschicht gebracht, worauf sich das Einwirken eines ebenen Schruppens anschloß, um das Halbleiterelement ausreichend mit dem Leiterkissen der Schaltungsplatte benetzen zu können, damit ein Löten ohne Einschluß von Blasen erzielt wird. Weiterhin wurde die Schaltungsplatte von der heißen Platte genommen und auf Raumtemperatur abgekühlt, um so ein Preßbonden des Halbleiterelementes zu erzielen. Schließlich wurden weiterhin mehrere Elektrodenkissenteile des preßgebondeten Halbleiterelementes mit mehreren Leitermustern, die in einer Breite von 0,25 mm auf der Schaltungsplatte gebildet sind, und mehreren Leitermustern, die in einer Breite von 2 mm auf der Schaltungsplatte gebildet sind, durch mehrere Aluminiumdrähte mittels eines Ultraschallbonders verbunden. Schließlich wurde ein Leiteranschluß mit dem Rand- bzw. Kantenteil von jedem der Leitermuster auf der Seite gegenüber zu dem Drahtverbindungsteil verlötet
  • Die sich ergebende Schaltungsplatte mit dem darauf befestigten Halbleiterelement wurde einem Wärmezyklustest unterworfen, der zwischen + 150ºC und - 50ºC liegt. Es hat sich gezeigt, daß eine Rißbildung oder ein Abschälen, die bzw. das mit dem unbewaffneten Auge oder mikroskopisch beobachtet werden kann, nach dem Wärmezyklustest von eintausend Zyklen überhaupt nicht gefunden wird. Auch hat sich gezeigt, daß das auf der Schaltungsplatte befestigte Halbleiterelement keine Veranlassung zu einem Problem gibt, das durch den Wärmewiderstand der Schaltungsplatte hervorgerufen ist. Da die Schaltungsplatte der vorliegenden Erfindung ein feines Leitermuster umfaßt, das hervorragend in der Zuverlässigkeit und niedrig im elektrischen Widerstand ist, erlaubt die vorliegende Erfindung das Vorsehen einer Halbleitervorrichtung mit einem auf der Schaltungsplatte befestigten Halbleiterelement, zu dem ein großer Strom gespeist werden kann.
  • Wie oben in Einzelheiten beschrieben ist, schafft die vorliegende Erfindung ein Verfahren zum Herstellen einer Schaltungsplatte mit hohem Betriebsverhalten, großer Dichte und guter Zuverlässigkeit, die ein Leitermuster einer hohen Dichte mit einem sehr niedrigen spezifischen Widerstand umfaßt, der zwischen 1,7 x 10&supmin;&sup6; Ωm cm oder höchstens 1 x 10&supmin;&sup5; Ω cm liegt. Der niedrige spezifische Widerstand des Leitermusters erlaubt das Leiten eines großen elektrischen Stromes zu dem auf der Schaltungsplatte befestigten Halbleiterelement. Es sei darauf hingewiesen, daß der Wärmeauselenungskoeffizient des Leitermusters nahe zu demjenigen des isolierenden Substrates ist, was es möglich macht, ein Problem zu vermeiden, das aus der Differenz in dem Wärmeausdehnungskoeffizienten zwischen dem Leitermuster und dem isolierenden Substrat abgeleitet ist. Das heißt, es ist möglich, eine Rißbildung oder dergleichen zu verhindern, die in der Nähe der Verbindungs- bzw. Bondzwischenfläche durch die Wärmespannung verursacht ist, die aus der Differenz in dem oben bezeichneten Wärmeausdehnungskoeffizienten abgeleitet ist.

Claims (18)

1. Verfahren zum Herstellen einer Schaltungsplatte, umfassend die folgenden Schritte:
Erzeugen einer Schicht (3), auf einem isolierenden Substrat (1), wobei die Schicht (3) mit einem Graben (4) versehen ist, der ähnlich zu einem Leitermuster geformt ist, das später herzustellen ist,
Füllen des Grabens (4) der Schicht (3) mit einer Pastenzusammensetzung (5), die aus einem pulverförmigen Material, das fähig ist, ein elektrisch leitendes Metall zu bilden, feinen Teilchen mit einem Wärmeausdehnungskoeffizienten, der kleiner ist als derjenige des elektrisch leitenden Metalles, die aus wenigstens einem keramischen Material hergestellt sind, das aus der Gruppe gewählt ist, die aus Aluminiumnitrid, Siliciumkarbid, kubischem Bornitrid, Siliciumnitrid, Borphosphid und Aluminiumoxyd besteht, und einem organischen Bindemittel besteht, und
Ausheizen der Pastenzusammensetzung (5), um ein Leitermuster (7) in dem in der Schicht (3) gebildeten Graben (4) zu erzeugen, wobei das Leitermuster (7) aus dem elektrisch leitenden Metall und den feinen Teilchen besteht, und die feinen Teilchen in dem elektrisch leitenden Metall in einer Menge von 0,5 bis 20 Vol.-% bezogen auf die Menge des Metalles dispergiert oder zerstreut sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das isolierende Substrat (1) aus einem gesinterten Aluminiumnitridkörper gebildet ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (4) eine Tiefe von wenigstens 20 µm hat.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das isolierende Substrat (1) zuvor mit einer Kupferfolie durch eine Direktbondkupfermethode bedeckt : ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material, das ein elektrisch leitendes Metall zu bilden vermag, Kupfer ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material, das ein elektrisch leitendes Metall zu bilden vermag, ein Oxyd von Kupfer ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Ausheizschritt unter einer reduzierenden Atmosphäre ausgeführt wird.
8. Verfahren zum Herstellen einer Schaltungsplatte, umfassend die folgenden Schritte:
Erzeugen eines isolierenden Substrates, wobei der Oberflächenbereich des Substrates, der mit einem Graben versehen ist, ähnlich zu einem Leitermuster geformt ist, das später herzustellen ist,
Füllen des Grabens des Substrates mit einer Pastenzusammensetzung aus einem pulverförmigen Material, das ein elektrisch leitendes Metall zu bilden vermag, feinen Teilchen mit einem Wärmeausdehnungskoeffizienten, der kleiner ist als derjenige des elektrisch leitenden Metalles, die aus wenigstens einem keramischen Material hergestellt sind, das gewählt ist aus der Gruppe, die aus Aluminiumnitrid, Siliciumkarbid, kubischem Bornitrid, Siliciumnitrid, Borphosphid und Aluminiumoxyd besteht, und einem organischen Bindemittel, und
Ausheizen der Pastenzusammensetzung, um ein Leitermuster in dem isolierenden Substrat zu bilden, wobei das Leitermuster aus dem elektrisch leitenden Metall und den feinen Teilchen besteht, und die feinen Teilchen in dem elektrisch leitenden Metall in einer Menge von 0,5 bis 20 Vol.-%, bezogen auf die Menge des Metalles, dispergiert oder zerstreut sind.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Substrat aus einem gesinterten Aluminiumnitridkörper gebildet ist.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Graben eine Tiefe von wenigstens 20 µm hat.
11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Substrat zuvor mit einer Kupferfolie durch eine Direktbondkupfermethode bedeckt wird.
12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Material, das ein elektrisch leitendes Metall zu bilden vermag, Kupfer ist.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Material, das ein elektrisch leitendes Metall zu bilden vermag, ein Oxyd von Kupfer ist.
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß der Ausheizschritt unter einer reduzierenden Atmosphäre ausgeführt wird.
15. Schaltungsplatte, mit:
einem isolierenden Substrat mit einem Graben, der ähnlich zu einem Leitermuster geformt ist, und
einem Leiter, der in dem Graben des Substrates gebildet ist, wobei der Leiter aus einem elektrisch leitenden Metall und feinen Teilchen mit einem Wärmeausdehnungskoeffizienten, der kleiner ist als derjenige des elektrisch leitenden Metalles, die aus wenigstens einem keramischen Material hergestellt sind, das aus der Gruppe gewählt ist, die aus Aluminiumnitrid, Siliciumkarbid, kubischem Bornitrid, Siliciumnitrid, Borphosphid und Aluminiumoxyd besteht, hergestellt ist, und wobei die feinen Teilchen in dem elektrisch leitenden Metall in einer Menge von 0,5 bis 20 Vol.-%, bezogen auf die Menge des Metalles, dispergiert oder zerstreut sind.
16. Schaltungsplatte nach Anspruch 15, dadurch gekennzeichnet, daß der Graben eine Tiefe von wenigstens 20 µm hat.
17. Schaltungsplatte nach Anspruch 15, dadurch gekennzeichnet, daß das Substrat aus einem gesinterten Aluminiumnitridkörper hergestellt ist.
18. Schaltungsplatte nach Anspruch 15, dadurch gekennzeichnet, daß das Leitermuster eine Dicke nicht kleiner als 20 µm hat.
DE69117819T 1990-06-29 1991-06-27 Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst Expired - Fee Related DE69117819T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2169918A JPH0461293A (ja) 1990-06-29 1990-06-29 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
DE69117819D1 DE69117819D1 (de) 1996-04-18
DE69117819T2 true DE69117819T2 (de) 1996-11-07

Family

ID=15895368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69117819T Expired - Fee Related DE69117819T2 (de) 1990-06-29 1991-06-27 Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst

Country Status (4)

Country Link
US (2) US5184399A (de)
EP (1) EP0463872B1 (de)
JP (1) JPH0461293A (de)
DE (1) DE69117819T2 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271871A (en) * 1988-03-07 1993-12-21 Hitachi, Ltd. Conductive material and process for preparing the same
US5466488A (en) * 1993-02-08 1995-11-14 Mitsubishi Materials Corporation Method of making glazed AlN substrate with an Al2 O3 -SiO2 interfacial layer
FR2708170B1 (fr) * 1993-07-19 1995-09-08 Innovation Dev Cie Gle Circuits électroniques à très haute conductibilité et de grande finesse, leurs procédés de fabrication, et dispositifs les comprenant.
US5446961A (en) * 1993-10-15 1995-09-05 International Business Machines Corporation Method for repairing semiconductor substrates
US5569958A (en) * 1994-05-26 1996-10-29 Cts Corporation Electrically conductive, hermetic vias and their use in high temperature chip packages
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
JP3160796B2 (ja) * 1995-05-30 2001-04-25 株式会社日立製作所 半導体圧力検出器
DE19526822C2 (de) * 1995-07-15 1998-07-02 Euromat Gmbh Lotlegierung, Verwendung der Lotlegierung und Verfahren zum Verbinden von Werkstücken durch Löten
KR100261793B1 (ko) * 1995-09-29 2000-07-15 니시무로 타이죠 고강도 고신뢰성 회로기판 및 그 제조방법
US6132510A (en) * 1996-11-20 2000-10-17 International Business Machines Corporation Nozzle apparatus for extruding conductive paste
US5925414A (en) * 1996-11-20 1999-07-20 International Business Corpration Nozzle and method for extruding conductive paste into high aspect ratio openings
US6060665A (en) * 1998-03-16 2000-05-09 Lucent Technologies Inc. Grooved paths for printed wiring board with obstructions
US6662418B1 (en) * 1999-07-13 2003-12-16 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of ceramic device using mixture with photosensitive resin
US6486413B1 (en) * 1999-11-17 2002-11-26 Ebara Corporation Substrate coated with a conductive layer and manufacturing method thereof
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
EP1367039B1 (de) * 2000-01-26 2005-11-16 Ngk Spark Plug Co., Ltd Keramisches Bauteil zum Verbinden, Verfahren zu seiner Herstellung, Vakuumschalter und Vakuumgefäss
KR100362145B1 (ko) * 2001-03-21 2002-11-22 주식회사 아이에스시테크놀러지 도체 접촉부 표면구조 및 표면처리 방법
US6700794B2 (en) * 2001-07-26 2004-03-02 Harris Corporation Decoupling capacitor closely coupled with integrated circuit
DE10209080B4 (de) * 2002-03-01 2014-01-09 Cvt Gmbh & Co. Kg Verfahren zur Herstellung eines Widerstandsheizelementes sowie ein Widerstandsheizelement
JP2004111527A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法／マスクパターンの生成方法
JP2005174974A (ja) * 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd 積層圧電体部品の製造方法
DE602005018194D1 (de) * 2004-05-04 2010-01-21 Bond Technologies Llc S Unter verwendung von aktivem niedrigtemperatur-lötmetall mit indium, bismut und/oder kadmium hergestelltes elektronikgehäuse
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
WO2005120140A1 (ja) * 2004-06-01 2005-12-15 Exink Co., Ltd. 回路基板、それを製造するための金属ペースト及び方法
JP4651319B2 (ja) * 2004-07-07 2011-03-16 旭化成イーマテリアルズ株式会社 配線回路板の製造方法
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
KR100890447B1 (ko) * 2007-12-27 2009-03-26 주식회사 코리아써키트 매립형 인쇄회로기판 제조방법
US20100014259A1 (en) * 2008-07-15 2010-01-21 Enermax Technology Corporation Modular circuit board structure for large current area
DE102008043565A1 (de) 2008-11-07 2010-05-12 Robert Bosch Gmbh Schaltungsträger und dessen Verwendung
JP2010171170A (ja) * 2009-01-22 2010-08-05 Hitachi Cable Ltd 銅回路配線基板およびその製造方法
JP5806030B2 (ja) * 2011-07-28 2015-11-10 京セラ株式会社 回路基板およびこれを備える電子装置
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
JP5540036B2 (ja) * 2012-03-26 2014-07-02 富士フイルム株式会社 内視鏡
RU2697508C1 (ru) * 2018-06-19 2019-08-15 Федеральное Государственное Унитарное Предприятие "Всероссийский Научно-Исследовательский Институт Автоматики Им.Н.Л.Духова" (Фгуп "Внииа") Способ изготовления печатных плат и устройство для изготовления проводящей схемы
US20200187365A1 (en) * 2018-12-07 2020-06-11 Interlog Corporation Method for 3d-shaped multiple-layered electronics with ultrasonic voxel manufacturing

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2585700A (en) * 1949-02-12 1952-02-12 Charles E Bloom Method of making conductive designs
US3392052A (en) * 1961-07-07 1968-07-09 Davis Jesse Method of forming a non-uniform metal coating on a ceramic body utilizing an abrasive erosion step
US3247573A (en) * 1962-06-11 1966-04-26 Rca Corp Method of making magnetic ferrite sheet with embedded conductors
US3753816A (en) * 1971-11-18 1973-08-21 Rca Corp Method of repairing or depositing a pattern of metal plated areas on an insulating substrate
DE2310062A1 (de) * 1973-02-28 1974-08-29 Siemens Ag Dickschichtschaltung auf keramiksubstrat mit durchkontaktierungen zwischen den leiterzuegen auf beiden seiten des substrates
US3947956A (en) * 1974-07-03 1976-04-06 The University Of Sherbrooke Multilayer thick-film hybrid circuits method and process for constructing same
US3981076A (en) * 1974-11-27 1976-09-21 Commissariat A L'energie Atomique Method of connecting electronic microcomponents
JPS5365970A (en) * 1976-11-26 1978-06-12 Tokyo Shibaura Electric Co Method of producing thick film circuit board
US4176443A (en) * 1977-03-08 1979-12-04 Sgs-Ates Componenti Elettronici S.P.A. Method of connecting semiconductor structure to external circuits
JPS5922385B2 (ja) * 1980-04-25 1984-05-26 日産自動車株式会社 セラミツク基板のスル−ホ−ル充填用導電体ペ−スト
US4336320A (en) * 1981-03-12 1982-06-22 Honeywell Inc. Process for dielectric stenciled microcircuits
GB2124037B (en) * 1982-07-19 1986-02-26 Gen Electric Co Plc Methods of forming patterns on substrates
DE3247985C2 (de) * 1982-12-24 1992-04-16 W.C. Heraeus Gmbh, 6450 Hanau Keramischer Träger
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
US4546065A (en) * 1983-08-08 1985-10-08 International Business Machines Corporation Process for forming a pattern of metallurgy on the top of a ceramic substrate
US4659611A (en) * 1984-02-27 1987-04-21 Kabushiki Kaisha Toshiba Circuit substrate having high thermal conductivity
EP0173188A2 (de) * 1984-08-29 1986-03-05 International Standard Electric Corporation Photolithographisches Verfahren zum Herstellen eines Dickschicht-Hybridschaltkreises
JPS61142759A (ja) * 1984-12-14 1986-06-30 Ngk Spark Plug Co Ltd Ｉｃパツケ−ジ用基板
FR2585181B1 (fr) * 1985-07-16 1988-11-18 Interconnexions Ceramiques Procede de fabrication d'un substrat d'interconnexion pour composants electroniques, et substrat obtenu par sa mise en oeuvre
US4770953A (en) * 1986-02-20 1988-09-13 Kabushiki Kaisha Toshiba Aluminum nitride sintered body having conductive metallized layer
JPS63179734A (ja) * 1987-01-22 1988-07-23 株式会社東芝 良熱伝導性基板
CA1333241C (en) * 1987-01-26 1994-11-29 Akira Sasame Aluminum nitride sintered body formed with metallized layer and method of manufacturing the same
AU1346088A (en) * 1987-02-04 1988-08-24 Coors Porcelain Company Ceramic substrate with conductively-filled vias and method for producing
JPH0195588A (ja) * 1987-10-08 1989-04-13 Toshiba Corp 回路基板の製造方法
JPH0682926B2 (ja) * 1988-04-22 1994-10-19 日本電気株式会社 多層配線基板の製造方法
US5165986A (en) * 1991-06-05 1992-11-24 Ferro Corporation Copper conductive composition for use on aluminum nitride substrate

Also Published As

Publication number Publication date
US5286927A (en) 1994-02-15
EP0463872A2 (de) 1992-01-02
EP0463872A3 (en) 1993-02-03
EP0463872B1 (de) 1996-03-13
DE69117819D1 (de) 1996-04-18
US5184399A (en) 1993-02-09
JPH0461293A (ja) 1992-02-27

Similar Documents

Publication Publication Date Title
DE69117819T2 (de) Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst
EP0016306B1 (de) Verfahren zum Herstellen einer mehrschichtigen Glas-Keramik-Packung für die Befestigung von Halbleitervorrichtungen
DE69031039T2 (de) Keramische leiterplatte
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE69027781T2 (de) Packung mit metallstiftmuster und dielektrischer polymerdichtung
DE69204553T2 (de) Elektronische Schaltungen und deren Herstellung.
DE69529185T2 (de) Prozess zur Herstellung von metallbondiertem Keramikmaterial oder Komponente und dessen Verwendung als Substrat für eine elektronische Schaltung
DE3789628T3 (de) Gesinterter Körper aus Aluminiumnitrid mit leitender metallisierter Schicht.
DE3177304T2 (de) Metallschichten zur Verwendung in einem Verbindungssystem für elektronische Schaltung.
DE3485930T2 (de) Mehrschichtiges keramisches substrat und verfahren zum herstellen desselben.
DE112006002451B4 (de) Keramisches mehrlagiges Substrat, keramisches mehrlagiges Modul und Verfahren zum Herstellen desselben
DE69736144T2 (de) Teil für Halbleiter aus Aluminiumnitrid-Substratmaterial und seine Herstellungsmethode
DE69812533T2 (de) Aluminiumnitridsubstrat und Verfahren zu dessen Herstellung
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE102010024520B4 (de) Verfahren zur Erhöhung der thermo-mechanischen Beständigkeit eines Metall-Keramik-Substrats
DE112015003487T5 (de) Keramische Leiterplatte und Verfahren zur Herstellung der selben
DE10207109B4 (de) Keramische Leiterplatte
DE102011080299B4 (de) Verfahren, mit dem ein Schaltungsträger hergestellt wird, und Verfahren zur Herstellung einer Halbleiteranordnung
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE102010025311B4 (de) Verfahren zum Aufbringen einer metallischen Schicht auf ein keramisches Substrat, Verwendung des Verfahrens und Materialverbund
DE69013851T2 (de) Verfahren zur Herstellung einer keramischen Schaltungsplatte.
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE112020004962T5 (de) Leiterplatte und verfahren zur herstellung einer leiterplatte
DE202015001441U1 (de) Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee