DE69116128T2

DE69116128T2 - Gerät zur kodierung von fernsehbildern mit entsprechenden digitalen signalen und entsprechende dekodierungseinrichtung

Info

Publication number: DE69116128T2
Application number: DE69116128T
Authority: DE
Inventors: Cecile F-75012 Paris Dufour; Gilles F-94270 L'hay-Les-Roses Nocture
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1990-10-09
Filing date: 1991-10-08
Publication date: 1996-08-01
Anticipated expiration: 2011-10-09
Also published as: CA2070827A1; DE69116128D1; JPH05503403A; WO1992006563A2; FI922648A; CA2070827C; WO1992006563A3; KR920704513A; EP0504376B1; FI922648A0; EP0504376A1

Description

Die Erfindung betrifft eine Anordnung zum Codieren von Digitalsignalen entsprechend Fernsehbildern mit einer vorgegebenen Definition, die folgende Elemente enthält:
(A) eine Wählstufe zum Wählen des Codierbetriebs der zu codierenden Signale von momentanen Eingangssignalen aus der Codereinrichtung einerseits und von auf der Basis der vorangehenden Eingangssignale der Anordnung abgeleiteten Signalen andererseits, wobei diese Stufe die zu codierenden Signale und Codebetriebinformation liefert,
(B) eine Codierstufe,
(C) eine Bildwiedergewinnungsstufe in einem ersten Weg zum Wiedergewinnen des Bildes entsprechend der vorgegebenen Definition,
(D) eine Stufe zum Schätzen der Bewegung zwischen Bildern, wobei Bewegungsinformation geliefert wird,
(E) eine Stufe zum Ableiten der Ausgangssignale aus der Vorhersagestufe aus Ausgangssignalen der Bildwiedergewinnungs- und Bewegungsschätzungsstufen, wobei diese abgeleiteten Signale gebildet und auf die Codebetriebswählstufe übertragen werden.
Die Erfindung betrifft gleichfalls eine Decodereinrichtung zum Decodieren zuvor übertragener und/oder gespeicherter codierter Digitalsignale nach einer Behandlung in einer Anordnung zum Codieren von Digitalsignalen entsprechend Fernsehbildern einer vorgegebenen Definition, wobei diese Coderanordnung folgende Elemente enthält:
(a) eine Stufe zum Wählen des Codebetriebs der zu codierenden Signale von den momentanen Eingangssignalen aus der Coderanordnung einerseits und von auf der Basis der vorangehenden Eingangssignale der Anordnung abgeleiteten Signalen andererseits, wobei diese vorangehenden oder momentanen Eingangssignale als Blöcke mit einer vorgegebenen Abmessung betrachtet werden, die eine Unterteilung von Bildern darstellen und unabhängig voneinander behandelt werden,
(b) eine Codierstufe,
(c) eine Stufe zum Wiedergewinnen des Bildes entsprechend der vorgegebenen Definition einerseits und entsprechend einer reduzierten Definition andererseits,
(d) eine Stufe zum Schätzen der Bewegung zwischen Bildern,
(e) zur Lieferung der abgeleiteten Signale eine Stufe zum Vorhersageen der Informationskomponenten von den Ausgangssignalen der Bewegungsschätzungs- und Bildwiedergewinnungsstufen, wobei die Informationskomponenten zusätzlich sind und im Zusammenhang mit der geschätzten Bewegung zwischen Bildern und mit dem gewählten Codebetrieb stehen, der wie die codierten Signale zum Übertragen und/oder zum Speichern vorgesehen sind.
Diese Erfindung kann auf vorteilhafte Weise im Bereich des Fernsehbildempfangs entsprechend zwei Definitionspegeln zur Gewährleistung der Rückgabe von Hochdefinitionsbildern hervorragender Qualität verwendet werden, die trotzdem von herkömmlichen Fernsehempfängern mit einer niedrigeren Definition empfangbar sind.
Die Transmission von Hochauflösungs-Digitalfernsehbildern ist zur Zeit Gegenstand intensiver Untersuchungen. Jedoch haben sich die damit befassenden Industrien zu einem frühen Zeitpunkt vergegenwärtigt, daß diese neuartige Dienstleistung nur erfolgreich sein kann, wenn die Hochauflösungsprogramme sowohl durch Hochauflösungsfernsehempfänger als auch durch herkömmliche Empfänger empfangbar sind.
Eine derartige Transmission, die mit kompatibel bezeichnet wird, ist auf wirksame Weise gewährleistet, wenn ein Bruchteil der Vielzahl von Daten entsprechend dem Hochauflösungsprogramm sich einfach abnehmen läßt und für den herkömmlichen Empfänger zur Lieferung der normalen Fernsehbilder verwendbar ist (kompatible Bilder: 625 Zeilen, 50 Hz, 2:1, 16/9 Bild). Diese technische Lösung bietet die Möglichkeit der gleichzeitigen Übertragung herkömmlicher Fernsehprogramme und Hochauflösungsfernsehprogramme mit einer bestimmten Wirtschaftlichkeit des Informationsausgangs (der auf diese Weise wirtschaftlich hergestellte Ausgang ist im wesentlichen jener, der nur der Übertragung von Fernsehbildern allein entsprechen würde).
Die Trennung der Vielzahl von Hochauflösungsdaten in zwei Teile entsprechend einfachen kompatiblen Daten (die im weiteren mit Fernsehinformationskomponenten bezeichnet werden) und komplementären zusätzlichen Daten (im Zusammenhang mit den Hochauflösungsbildern und im weiteren mit HD- oder HDTV-Informationskomponenten bezeichnet) bedeutet einen Nachteil auf dem Pegel des Hochauflösungscoders (oder HD-Coders) bei der Übertragung, da die ganze Vielzahl von Daten die Informationskomponenten enthalten muß, mit denen kompatible Bilder anschließend wiedergewonnen werden können. Die Positionierung dieser Informationskomponenten kann insbesondere zu einer Herabsetzung der Hochauflösungsbildqualität führen.
Die Lösung, die zur Zeit als die beste zur Gewährleistung dieser kompatiblen Transmission erscheint, basiert auf der Verwendung eines Coders mit einer orthogonalen Transformation, die z.B. einer diskreten Kosinustransformation (DCT), die auf jedes Bild einwirkt, das in Blöcke verteilt ist. Die Rekonstruktion der kompatiblen Bilder auf der Basis von Hochauflösungsdaten wird mit Hilfe eines Aufschneidevorgangs im Frequenzbereich verwirklicht. Für jeden Hochauflösungsbildblock, an dem die Orthogonaltransformation verwirklicht wird, werden nur jene Koeffizienten aus dieser Transformation auf den kompatiblen Bilddecoder (oder Fernsehdecoder) übertragen, die den niedrigsten Frequenzen entsprechen. Die auf diese Weise gewählten Koeffizienten bilden die zusammenstellenden Koeffizienten der neuen Bildblöcke mit Abmessungen, die in diesem Fall zweimal kleiner sind als die der vorangehenden Blöcke in jeder horizontalen und vertikalen Richtung.
Die auf diese Weise erhaltenen kompatiblen Bilder halten ihre zufriedenstellende Qualität fest, solange die Fernsehdecoder die Bewegungsausgleichsanordnungen nicht enthalten. Wenn derartige Anordnungen vorgesehen werden, ist eine Vorhersage vor der Bewegung erforderlich, die zusammen mit der Hochdefinitionsauflösung zum Festhalten der Bildqualität beim Decodieren der Hochdefinitionsbilder eingeführt werden kann. Zwischen den Inhalten der auf diese Weise beim Codieren und beim Hochdefinitionsdecodieren abgeleiteten Blöcken und den beim Decodieren abgeleiteten Blöcken mit kompatiblen Bildern wird eine bestimmte Ungleichheit vorgefunden. Es werden dabei die Qualität der kompatiblen Bilder herabsetzende Effekte erzeugt, die durch die Rekursivität der Anordnung kumulativ sind.
Der Erfindung liegt die erste Aufgabe zugrunde, eine Anordnung zum Codieren von Digitalsignalen entsprechend Fernsehbildern zu schaffen, mit der diese Nachteile beseitigt werden können.
Zur Lösung dieser Aufgabe bezieht sich die Erfindung auf eine Coderanordnung eingangs erwähnter Art und ist dadurch gekennzeichnet, daß die Digitalsignale als Blöcke mit einer vorgegebenen Abmessung zur Darstellung einer Unterteilung von Bildern betrachtet und unabhängig voneinander behandelt werden, und daß die Bildwiedergewinnungsstufe weiter noch einen zweiten Bildwiedergewinnungsweg entsprechend einer reduzierten Definition enthält, der sich parallel zum ersten Weg erstreckt, und daß die Vorhersagestufe eine Schaltung zum Wiederherstellen des Bildes durch die Kombination der Ausgangssignale der ersten und zweiten Wiedergewinnungswege enthält.
Das Dokument "Coding television signals at 320 and 64 kbits/s" von G. Kummerfeldt et al, Proceedings of the SPIEm Dezember 1985, Cannes (Frankreich), Vol. 594, Image Coding, S. 119...128 gibt eine Beschreibung insbesondere anhand der Fig. 2 einer Coderanordnung (in diesem Fall mit variabler Länge) zum Rekonstruieren des Bildes und der auf dieser Wiedergewinnung basierenden Vorhersage der zu codierenden Signale. Jedoch geht eine derartige Anordnung ganz vorbei am Problem beim Übertragen von Bildern mit zwei Definitionspegeln, d.h. am Problem der Lieferung der Informationskomponenten, die gleichzeitig zum Übertragen und Wiedergewinnen der Fernsehbilder am Empfängerende entsprechend diesen beiden Definitionspegeln erforderlich sind, insbesondere der Hochdefinitionsfernsehbilder und der kompatiblen Fernsehbilder. Im Gegensatz dazu bietet die in dieser Anmeldung beschriebene Struktur eine zufriedenstellende technische Lösung zu diesem Problem.
In einem besonderen Ausführungsbeispiel, in dem im wesentlichen Signale entsprechend Bildelementen verwendet werden, bezieht sich die Erfindung auf eine Coderanordnung, in der die Coderstufe eine Coderkette mit variabler Länge mit einer orthogonalen Transformationsschaltung, mit einer Abtastumkehrschaltung, mit einer Quantisierschaltung, mit einer Coderschaltung variabler Länge, mit einer Speicherschaltung und mit einer Geschwindigkeitssteuerschaltung enthält, und in der der erste Weg der Wiedergewinnungsstufe eine Reihenschaltung folgender Elemente enthält:
(a) Eine invertierte Quantisierschaltung,
(b) Eine invertierte Abtastkonversionsschaltung,
(c) Eine invertierte Orthogonaltransformationsstufe,
(d) Eine Schaltung zum Wiedergewinnen des Signals entsprechend der vorgegebenen Definition, das nach der Transmission mit Ausnahme der Transmissionsfehler decodiert werden würde, dadurch gekennzeichnet, daß in dieser Bildwiedergewinnungsstufe der zweite Rekonstruktionsweg folgende Elemente enthält:
(a) Die invertierte Quantisierschaltung,
(b) Die invertierte Abtastkonversionsschaltung,
(c) Eine Abschneidschaltung zum Abnehmen eines vorgegebenen Bruchteils der Signale am Ausgang der invertierten Quantisierschaltung,
(d) Eine invertierte Orthogonaltransformationsschaltung,
(e) Eine Schaltung zum Wiedergewinnen des Signals mit einer reduzierten Definition wie es nach der Übertragung mit Ausnahme der Übertragungsfehler decodiert werden würde,
(f) Einen Speicher zum Speichern des rekonstruierten Signals,
(g) Eine Bewegungsausgleichsschaltung zwischen dem Ausgang des Speichers und der Schaltung zum Wiedergewinnen des reduzierten Definitionssignals, und daß die Bildwiedergewinnungsschaltung folgende Elemente enthält:
(h) Einen Vervielfacher zum Vervielfachen des Ausgangssignals des ersten Rekonstruktionsweges um einen Koeffizienten α zwischen 0 und 1,
(i) Einen Vervielfacher zum Multiplizieren des Ausgangssignals des zweiten Rekonstruktionsweges mit dem Koeffizienten (1-α), wobei eine Phasenwiederherstellungs- und Neuabtastschaltung zwischen dem Ausgang des zweiten Rekonstruktionsweges und dem entsprechenden Eingang des zugeordneten Vervielfachers angeordnet ist,
(j) Einen Addierer zum Addieren der Ausgangssignale der Vervielfacher,
(k) Einen Gewichtungsspeicher zum Speichern des Ausgangssignals des Addierers,
(l) Eine Vorhersageschaltung zum Empfangen des Ausgangssignals des Gewichtungsspeichers und der Bewegungsinformationskomponenten aus der Bewegungsschätzungsstufe.
In einem zweiten Ausführungsbeispiel dessen Betrieb im wesentlichen auf Koeffizienten aus einer Orthogonaltransformation der Signale entsprechend Bildelementen basiert, bezieht sich die Erfindung insbesondere auf eine Coderanordnung, in der die Coderstufe eine Coderkette mit einer variablen Länge und mit einer Quantisierschaltung, mit einer Coderschaltung mit variabler Länge, mit einer Speicherschaltung und mit einer Geschwindigkeitssteuerschaltung ist, in der die Stufe zum Wählen des Coderbetriebs eine Reihenschaltung folgender Elemente enthält:
(a) Eine Orthogonaltransformationsstufe für die momentanen Eingangssignale,
(b) Eine Inter/Zwischenentscheidungsschaltung zum zusätzlichen Empfangen der vorausgesagten Signale, und in der der erste Rekonstruktionsweg eine Reihenschaltung aus folgenden Elementen enthält:
(c) Eine invertierte Quantisierschaltung,
(d) Eine Schaltung zum Wiederherstellen des Blocks entsprechend der vorgegebenen Definition,
(e) Eine invertierte Orthogonaltransformationsstufe,
(f) Einen Speicher für die Informationskomponenten der vorgegebenen Definition,
dadurch gekennzeichnet, daß in der Rekonstruktionsstufe der zweite Rekonstruktionsweg folgende Elemente enthält:
(a) Die invertierte Quantisierschaltung,
(b) Eine Abschneidschaltung zum Abnehmen eines vorgegebenen Bruchteils der Signale am Ausgang der invertierten Quantisierschaltung,
(c) Eine Schaltung zum Wiederherstellen des Blocks entsprechend der reduzierten Definition,
(d) Eine invertierte Orthogonaltransformationsstufe,
(e) Einen Speicher für die Informationskomponenten der reduzierten Definition,
und daß die Bildwiederherstellungsschaltung folgende Elemente enthält:
(f) am Ausgang des ersten Weges ein erster Wiederherstellungszweig mit einer ersten Vorhersageschaltung mit Bewegungsausgleich, mit einer ersten Orthogonaltransformationsschaltung und einer Niederfrequenzabschneidschaltung zum Beseitigen eines vorgegebenen Bruchteils zur Darstellung der Koeffizienten mit der niedrigsten Frequenz aus den Koeffizienten aus der orthogonalen Transformation,
(g) am Ausgang des zweiten Weges ein zweiter Wiederherstellungszweig mit einer zweiten Vorhersageschaltung mit Bewegungsausgleich und mit einer zweiten Orthogonaltransformationsschaltung,
(h) eine Schaltung zum Kombinieren der Ausgangssignale der ersten und zweiten Zweige zum Ausgeben der abgeleiteten Signale zum Übertragen auf die Codebetriebwählstufe.
In einer durchgebildeten Abwandlung dieser zweiten Ausführungsform ist die Coderanordnung dadurch gekennzeichnet, daß die Bildwiedergewinnungsschaltung für die Vorhersagestufe zwischen dem Ausgang des zweiten Wiedergewinnungszweiges und dem entpsrechenden Eingang der Kombinationsschaltung eine gewichtete Mischschaltung mit folgenden Elementen enthält:
(a) einen Vervielfacher zum Multiplizieren des Ausgangssignals des ersten Zweiges mit einem Koeffizienten α zwischen 0 und 1, und dieses Signal entspricht den von der Niederfrequenzabschneidschaltung beseitigten Koeffizienten,
(b) einen Vervielfacher zum Multiplizieren des Ausgangssignals des zweiten Zweiges mit dem Koeffizienten (1-α),
(c) einen Addierer zum Addieren der Ausgangssignale der Vervielfacher, wobei das Ausgangssignal des Addierers an den entsprechenden Eingang der Kombinationsschaltung gelegt wird.
Der Erfindung liegt die weitere Aufgabe zugrunde, eine Anordnung zum Decodieren von Decodersignalen entsprechend Fernsehbildern zu schaffen, mit der Reduktiondefinitionsbilder und Hochdefinitionsbilder guter Qualität wiedergewonnen werden können.
Zur Lösung dieser Aufgabe ist eine Decoderanordnung eingangs erwähnter Art dadurch gekennzeichnet, daß sie in Zusmamenarbeit mit einer Decoderstufe folgende Elemente enthält:
(A) Eine Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition aus den decodierten Signalen,
(B) Eine Stufe zum Bewegungsausgleich auf der Basis der zusätzlichen Informationskomponenten,
(C) Eine Stufe zum Vorhersagen auf der Basis der Ausgangssignale der Bildwiedergewinnungsstufe.
In einem besonderen Ausführungsbeispiel bezieht sich die Erfindung auf eine Decoderanordnung, in der die Decoderstufe eine Decoderkette mit variabler Länge für zuvor übertragene und/oder nach Behandlung in einer Codekette mit variabler Länge behandelte decodierte Digitalsignale, wobei die Decoderkette eine Speicherschaltung, eine Decoderschaltung mit variabler Länge, eine invertierte Quantisierschaltung, eine invertierte Normalisierschaltung, eine invertierte Abtastkonversionsschaltung und eine invertierte Orthogonaltransformationsschaltung enthält und dadurch gekennzeichnet ist, daß
(A) die Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition eine Reihenschaltung aus folgenden Elementen enthält:
(a) Eine Abschneidschaltung zum Abnehmen eines vorgegebenen Bruchteils des Signals nach dem Decodieren,
(b) Eine invertierte Orthogonaltransformationsschaltung,
(c) Einen Addierer, dessen erster Eingang das Ausgangssignal aus der invertierten Orthogonaltransformationsschaltung empfängt,
(d) Einen Speicher zum Speichern des rekonstruierten Bildes entsprechend der reduzierten Definition und am Ausgang des Addierers,
(e) Eine erste Schaltung zum Bewegungsausgleich, zum Empfangen des Ausgangssignals aus dem Speicher und der Bildinformationskomponenten, und in der Verbindung ihres Ausgangs mit dem zweiten Eingang des Addierers,
(B) die Vorhersagestufe folgende Elemente enthält:
(f) Einen ersten Vervielfacher zum Multiplizieren der Ausgangssignale der Decoderanordnung mit einem Koeffizienten α zwischen 0 und 1,
(g) Einen zweiten Vervielfacher zum Multiplizieren des Ausgangssignals der Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition mit dem Koeffizienten (1-α), wobei eine Phasenwiederherstellungs- und Neuabtastschaltung zwischen dem Ausgang und dem entsprechenden Eingang des zweiten Vervielfachers angeordnet ist,
(h) Einen Addierer zum Addieren der Ausgangssignale der ersten und zweiten Vervielfacher,
(i) Einen Speicher zum gewichteten Mischen von Bildern entsprechend der vorgegebenen Definition und entsprechend der reduzierten Definition,
(C) die Bewegungsausgleichsstufe folgende Elemente enthält:
(j) Eine zweite Bewegungsausgleichsschaltung zum Empfangen des Ausgangssignals der Vorhersagestufe und der zusätzlichen Bewegungs- und Codebetriebsinformationskomponenten,
(k) Einen Addierer zum Addieren der Ausgangssignale aus der Decoderkette und aus der zweiten Bewegungsausgleichschaltung.
In einem zweiten Ausführungsbeispiel betrifft die Erfindung eine Decoderanordnung, in der die Decoderstufe eine Decoderkette mit variabler Länge für zuvor übertragene und/oder nach Behandlung in einer Coderketter mit variabler Länge behandelte codierte Digitalsignale ist, wobei die Decoderkette eine Speicherschaltung, eine Decoderschaltung mit variabler Länge, eine invertierte Quantisierschaltung, eine invertierte Normalisierschaltung und eine invertierte Orthogonaltransformationsschaltung enthält, und dadurch gekennzeichnet ist, daß, wenn ein erster Speicher zum Speichern von Informationskomponenten entsprechend der vorgegebenen Definition am Ausgang der Decoderkette angeordnet ist,
(A) die Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition eine Reihenschaltung aus folgenden Elementen enthält:
(a) Eine Abschneidschaltung zum Abnehmen eines vorgegebenen Bruchteils der Signale nach dem Decodieren,
(b) Eine Schaltung zum Wiedergewinnen des Blocks entsprechend der reduzierten Definition,
(c) Eine invertierte Orthogonaltransformationsschaltung,
(d) Einen zweiten Speicher zum Speichern von Informationskomponenten entsprechend der reduzierten Definition,
(B) daß die Bewegungsausgleichsstufe erste und zweite Bewegungsausgleichsschaltungen enthält, die je das Ausgangssignal eines der beiden Speicher zum Speichern von Informationskomponenten und zum Speichern des Codebetriebs und der Bewegungsinformationskomponenten empfangen,
(C) daß die Vorhersagestufe folgende Elemente enthält:
(f) Am Ausgang der einen der Bewegungsausgleichsschaltungen, die dem Speicher zum Speichern der Informationskomponenten entsprechend der vorgegebenen Definition nachgeschaltet ist, ein erster Wiedergewinnungszweig mit einer ersten Orthogonaltransformationsschaltung und einer Niederfrequenzabschneidschaltung zum Beseitigen eines vorgegebenen Bruchteils zur Darstellung der Koeffizienten mit der niedrigsten Frequenz in den Koeffizienten aus der orthogonalen Transformation,
(g) Am Ausgang der anderen der Bewegungsausgleichsschaltungen, die dem Speicher zum Speichern der Informationskomponenten entsprechend der reduzierten Definition nachgeschaltet ist, ein zweiter Wiedergewinnungszweig mit einer zweiten Orthogonaltransformationsschaltung,
(h) Am Ausgang der ersten und zweiten parallelen Zweige eine Schaltung zum Kombinieren der Ausgangssignale der ersten und zweiten Zweige,
(i) Einen Addierer zum Addieren der Ausgangssignale der Kombinationsschaltung und der invertierten Quantisierschaltung der Decoderkette mit variabler Länge, angeordnet zwischen der invertierten Quantisierschaltung und der invertierten Orthogonaltransformationsschaltung hinter der letztgenannten Schaltung.
In einer durchgebildeten Abwandlung dieses zweiten Ausführungsbeispiels ist die Decoderanordnung dadurch gekennzeichnet, daß die Vorhersagestufe zwischen dem Ausgang des zweiten Wiedergewinnungszweiges und dem entsprechenden Eingang der Kombinationsschaltung ebenfalls eine gewichtete Mischschaltung mit folgenden Elementen enthält:
(a) Einen Vervielfacher zum Multiplizieren des Ausgangssignals des ersten Zweiges mit einem Koeffizienten α zwischen 0 und 1, wobei das Signal den von der Niederfrequenzabschneidschaltung beseitigten Koeffizienten entspricht,
(b) Einen Vervielfacher zum Multiplizieren des Ausgangssignals des zweiten Zweiges mit dem Koeffizienten (1-α),
(c) Einen Addierer zum Addieren der Ausgangssignale der Vervielfacher, wobei das Ausgangssignale des Addierers an den entsprechenden Eingang der Kombinationsschaltung gelegt wird.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
Fig. 1 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Coderanordnung,
Fig. 2A und 2B Abtastmuster der Koeffizienten vom traditionellen Typ und vom abgewandelten Zick-Zack-Typ,
Fig. 3 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Coderanordnung,
Fig. 4 und 5 zwei Ausführungsbeispiele einer erfindungsgemäßen Decoderanordnung.
Die in einem ersten Ausführungsbeispiel in Fig. 1 dargestellte Coderanordnung enthält eine Stufe zum Wählen des Codebetriebs für die zu codierenden Signale, die Digitalsignale sind, die als Blöcke mit einer festgesetzten Abmessung zur Darstellung einer Unterteilung empfangener Bilder (HDTV-Bilder, 1250 Zeilen, 1:1, 50 Hz) betrachtet und unabhängig voneinander bearbeitet werden. In diesem Beispiel ist die Stufe eine Inter/Zwischenentscheidungsschaltung 100. Diese Schaltung 100 enthält eine Energieberechnungsschaltung 11, die aus den momentane Eingangssignalen der Anordnung die Energie je Bildblock in den Komponenten anderen als der Gleichspannungskomponente zunächst berechnet, wobei der Bezugsbuchstabe B den vorliegenden Block bezeichnet. Die Schaltung 100 enthält ebenfalls einen Subtrahierer 12, der die Abtastungen entsprechend dem vorliegenden Block B und die Abtastungen entsprechend einem abgeleiteten Block B' aus einer Vorhersagestufe 400 empfängt, die weiter unten näher erläutert wird. Nach der Durchführung der Subtraktion (B-B') bestimmt die Energieberechnungsschaltung 11 die in diesem Abtastungenblock und am Ausgang des Subtrahierers 12 (immer ohne Gleichspannungskomponente) enthaltene Energie und anschließend entsprechend dem Ergebnis eines Vergleichs der beiden auf diese Weise berechneten Energien und wäht den einen oder den anderen der beiden Codebetriebe mit den Bezeichnungen Interbildcodierung (B-B' ist codiert) und Zwischenbildcodierung (B ist codiert) und mit den Kurzbezeichnungen von Intercodierung bzw. Zwischencodierung. Eine zusätzliche Informationskomponente MC zur Spezifikation dieses Codebetriebs wird von der Schaltung 100 geliefert, weil sie zur Wiedergewinnung der Bilder insbesondere am Empfängerende erforderlich ist.
Der Codebetriebwählstufe ist eine Coderstufe nachgeschaltet, in diesem Fall eine Codestufe 200 mit variabler Länge zur Bildung der Coderkette (aber in einem anderen Typ von Coderstufe kann beispielsweise auch eine Coderstufe mit fester Länge verwendet werden). Diese Coderkette enthält eine Orthogonaltransformationsschaltung 21 (es wird hier und in der nachstehenden Beschreibung eine diskrete Kosinustransformationsschaltung für Blöcke beispielsweise mit 8 x 8 Koeffizienten mit der Bezeichnung DCT 8 x 8 benutzt, ohne daß im vorliegenden Fall den Typ der Orthogonaltransformation und der Anzahl von Koeffizienten die Erfindung einigermaßen beschränken können), eine Abtastkonversionsschaltung 22, eine Quantisierschaltung 23, eine Coderschaltung 24 mit variabler Länge, eine Speicherschaltung 25 und eine Geschwindigkeitssteuerschaltung 26 zur Lieferung eines Normalisiersignals, das an die Schaltung 23 gelegt wird.
Die Abtastung, d.h. die Reihenfolge des Lesevorgangs, der von der Orthogonaltransformationsschaltung 21 gelieferten Koeffizienten hat in diesem Fall ein zick-zackmodifiziertes Muster. Ohne Einschränkung dieses Beispiels ist in Fig. 2A der Fall dargestellt, in dem die Abmessung der Blöcke 8 x 8 für die Hochdefinitionsbilder und 4 x 4 für die Reduktiondefinitionsbilder und die Reihenfolge des Lesevorgangs der Koeffizienten bei einem traditionellen Zick-Zack-Abtastmuster ist, und in Fig. 2B ist die Reihenfolge des Lesevorgangs bei einem geänderten Zick-Zack-Abtastmuster dargestellt.
Die Signal am Ausgang der Quantisierschaltung 23 gelangen an eine Bildwiedergewinnungsstufe 300, die wie folgt aufgebaut ist. Diese Stufe 300 enthält eine invertierte Quantisierschaltung 31 und an ihrem Ausgang einen ersten Weg zum Wiedergewinnen eines Bildes entsprechend der vorgegebenen Definition, und dieser erste Weg enthält eine invertierte Abtastkonversionsschaltung 32, eine invertierte Orthogonaltransformationsschaltung 34a (invertierte diskrete Kosinustransformation ausgeübt auf Blöcke von 8 x 8 Koeffizienten mit der Bezeichnung als invertierte DCT 8 x 8) und eine Schaltung 35a zum Wiedergewinnen des Hochdefinitionssignals, als wäre es decodiert, aber ohne Transmissionsfehler (diese Schaltung 35a empfängt die Signale B' und MC für die Rekonstruktion).
Die Stufe 300 enthält am Ausgang der invertierten Abtastkonversionsschaltung 32 ebenfalls einen zweiten Weg zum Wiedergewinnen eines Bildes reduzierter Definition (hier das kompatible Fernsehbild, wenn das Bild einer vorgegebenen Definition ein Hochdefinitionsfernsehbild ist), und dieser zweite Weg enthält eine Abschneidschaltung 33, mit der ein vorgegebener Bruchteil der Blockkoeffizienten wählbar ist, in diesem Fall die sechzehn ersten Koeffizienten (d.h. ein Viertel) nach Abtastung in einem abgewandelten Zick-Zack-Muster, eine invertierte Orthogonaltransformationsschaltung 34b (invertierte diskrete Kosinustransformation mit der Bezeichnung als invertierte DCT 4 x 4, da der neue auf diese Weise aufgebaute Block nicht mehr als 4 x 4 Koeffizienten enthält), eine Schaltung 35b zum Wiedergewinnen des kompatiblen Fernsehsignals als wäre es decodiert, aber ohne Transmissionsfehler, einen Speicher 36b zum Speichern des auf diese Weise rekonstruierten Signals und eine Schaltung 37b für Bewegungsausgleich. Die Ausgangssignale der Schaltungen 35a und 36b stellen die Ausgangssignale der Stufe 300 dar.
Diese Ausgangssignale gelangen an die zuvor erwähnte Vorhersagestufe 400. Diese Stufe 400 ist eine Schaltung zum Wiedergewinnen des Bildes durch Kombinieren der Ausgangssignale der ersten und zweiten Rekonstruktionswege und enthält einen Vervielfacher 39a und einen Vervielfacher 39b zum Multiplizieren der Ausgangssignale der ersten und zweiten Wege mit einem Koeffizienten α bzw. einem Koeffizienten (1-α), (α ist dabei zwischen 0 und 1), und einen Addierer 39c zum Addieren der Ausgangssignale der Vervielfacher und einen Gewichtungsspeicher 39d zum Speichern des Ausgangssignals des Addierers. Eine Phasenwiedergewinnungs- und Neuabtastschaltung 38b ist stromaufwärts des Vervielfachers 39b zum Neuausrichten der Anzahl von Bildelementen angeordnet, die die Bilder am Eingang des Vervielfachers bilden, und zur Wiederherstellung der Phase dieser Bilder (aus Gründen der Phasenverschiebung durch die invertierte DCT 4 x 4 Orthogonaltransformation). Das Ausgangssignal des Speichers 39d gelangt an eine Vorhersageschaltung 41. Diese Schaltung 41, die zum Liefern der abgeleiteten Blöcke B' verwendet wird, ist zum Empfangen des Ausgangssignals aus dem Speiher 39d und der Bewegungsinformationskomponenten aus einer Bewegungsschätzungsstufe 500 angeordnet.
Diese Stufe 500 enthält auf herkömmliche Weise einen Blockkorrelator zwischen dem am Eingang der Anordnung vorhandenen laufenden Bild und dem am Ausgang des Speichers 39d wiedergewonnenen Bild, wobei das Ausgangssignal dieses Speichers 39d auch an die Stufe 500 gelegt wird. Die Bewegungsinformationskomponenten sind Bewegungsvektoren zur Angabe der Verschiebung zwischen einem Block eines Bildes und dem entsprechenden Block des folgenden in Erwägung gezogenen Bildes. Die Vorhersageschaltung 41 besteht in diesem Fall aus einer Schaltung zum Adressieren des Speichers 39d, wobei die Adressierung abhängig von den Bewegungsvektoren durchgeführt wird.
Die Coderanordnung in einem zweiten Ausführungsbeispiel nach Fig. 3 arbeitet nicht mit Signalen entsprechend den Bildelementen, sondern mit Koeffizienten aus einer orthogonalen Transformation beispielsweise einer diskreten Kosinustransformation) dieser Signale entsprechend den Bildelementen. Diese in Fig. 3 dargestellte Anordnung enthält außerdem eine Stufe zum Wählen des Codebetriebs der zu codierenden Signale, führt die Bezugsziffer 150 und enthält nicht nur eine Inter/Zwischenentscheidungsschaltung aus einer Energieberechnungsschaltung 151 und einem Subtrahierer 152, deren Struktur im Betrieb gleich denen nach der Schaltung 11 bzw. dem Subtrahierer 12 sind, sondern auch stromaufwärts dieser beiden Elemente eine Orthogonaltransformationsstufe 153 (diskrete Kosinustransformation) für die momentane Eingangssignale der Coderanordnung.
Wie bei Fig. 1 ist der Codebetriebwählstufe eine Coderstufe mit der Bezugsziffer 250 nachgeschaltet und ist eine Codekette mit variabler Länge. Diese Kette enthält eine Quantisierschaltung 253, eine Codeschaltung 254 mit variabler Länge, eine Speicherschaltung 255 und eine Geschwindigkeitssteuerschaltung 256 zum Abgeben eines Normalisiersignals, das an die Schaltung 253 gelegt wird. Die Signale am Ausgang der Quantisierschaltung 253 gelangen an eine Rekonstruktionsstufe, die wie folgt aufgebaut ist.
Diese Rekonstruktionsstufe mit der Bezugsziffer 350 enthält einen ersten Weg zum Wiedergewinnen eines Bildes entsprechend der vorgegebenen Definition, wobei der erste Weg eine Quantisierschaltung 351, eine Schaltung 354a zum Wiedergewinnen des Blocks entsprechend der vorgegebenen Definition, eine invertierte Orthogonaltransformationsstufe 355a (invertierte DCT-Transformation) und einen Speicher 356a für Informationskomponenten entsprechend der vorgegebenen Definition enthält. Die Stufe 350 enthält weiter noch am Ausgang der Quantisierschaltung 253 einen zweiten Weg zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition, und dieser zweite Weg enthält die invertierte Quantisierschaltung 351, eine Abschneidschaltung 353b zum Abnehmen eines vorgegebenen Bruchteils der Signale am Ausgang der Schaltung 351, eine Schaltung 354b zum Wiedergewinnen des Blocks entsprechend der reduzierten Definition, eine invertierte Orthogonaltransformationsstufe 355b (invertierte DCT-Transformation) und einen Speicher 356b für Informationskomponenten entsprechend der reduzierten Definition. Die Ausgangssignale der Speicher 356a und 356b werden zum Wiedergewinnen des Bildes vor der Wahl der zu codierenden Signale und vor der Codierung verwendet, und zu diesem Zweck gelangen sie an die Vorhersagestufe 450.
Diese Stufe 450 enthält am Ausgang des ersten Rekonstruktionsweges einen ersten Wiedergewinnungszweig mit einer ersten Vorhersageschaltung 451 mit Bewegungsausgleich, eine erste Orthogonaltransformationsschaltung 452 (DCT- Transformation) und eine Niederfrequenz-Abschneidschaltung 453, mit der in den Koeffizienten aus der Orthogonaltransformation ein vorgegebener Bruchteil zur Darstellung der Koeffizienten entsprechend der niedrigsten Frequenzen beseitigbar ist. In allen beschriebenen Beispielen ist dieser Bruchteil gleich einem Viertel, aber dieser Wert ist nur ein nichteinschränkendes Beispiel. Die Stufe 450 enthält am Ausgang des zweiten Rekonstruktionsweges einen zweiten Wiedergewinnungszweig mit einer zweiten Vorhersageschaltung 461 mit Bewegungsausgleich und eine zweite Orthogonaltransformationsschaltung 462 (DCT-Transformation). Diese Stufe 450 enthält an den Ausgängen der ersten und zweiten Parallelzweige ebenfalls eine Schaltung 480 zum Kombinieren der Ausgangssignale der Niederfrequenzabschneidschaltung 453 und der Orthogonaltransformationsschaltung 462 (DCT-Transformation). Diese Schaltung 480 liefert die Vorhersagesignale, die an die Codebetriebwählstufe gelangen.
Wie nach obiger Beschreibung liefert eine Bewegungsschätzungsstufe 550 gleich der Stufe 500 nach Fig. 1 die Bewegungsinformationskomponenten, und sie adressiert die Schaltungen 451 und 461 mit den Bewegungsvektoren D zur Gewährung des Bewegungsausgleichs in Blöcken in Stufen zum Aufbauen der abgeleiteten Blöcke B'. Wie die Informationskomponenten MC werden die Vektoren D ebenfalls übertragen und/oder gespeichert, da sie am Empfangerende erforderlich sind.
Wenn die Digitalsignale in einer erfindungsgemäßen Codieranordnung codiert sind, ist ihre Decodierung auf reziproke Weise ebenfalls im Rahmen dieser Erfindung gewährleistet. Die Anordnung, die diese Decoderoperation gewährt, enthält in Zusammenarbeit mit einer Decoderstufe eine Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition, und diese Stufe ist für Betrieb auf der Basis decodierter Signale vorgesehen, die in der vorgegebenen Definition zur Verfügung stehen, und auf der Basis des Codebetriebs und der Bewegungsinformationskomponenten vorgesehen, und enthält eine Vorhersagestufe auf der Basis der decodierten Signale und auf den Ausgangssignalen der Bildwiedergewinnungsstufe sowie stromabwärts der Bildwiedergewinnungsstufe eine Bewegungsausgleichsstufe.
Im Ausführungsbeispiel nach Fig. 4 enthält die Decoderanordnung insbesondere eine Decoderstufe 600 mit variabler Länge zur Bildung der Decoderkette. Diese Stufe 600 enthält einen Pufferspeicher 61 zum Empfangen der Eingangssignale der Decoderanordnung, d.h. alle zuvor codierten und übertragenen (oder gespeicherten) Signale. Diese Signale umfassen codierte Digitalsignale aus Hochdefinitionsfernseh- Anfangsbildern und Bewegungsinformationskomponenten aus der Bewegungsschätzungsstufe der Coderanordnung sowie Codebetriebinformationskomponenten aus der Codebetriebwählstufe dieser Coderanordnung. Dem Pufferspeicher 61 folgt eine Decoderschaltung 62 mit variabler Länge, eine invertierte Quantisierschaltung 63 (in Verbindung mit dem Pufferspeicher 61 über eine invertierte Normalisierschaltung 64), eine invertierte Abtastkonversionsschaltung 65 und eine invertierte Orthogonaltransformationsschaltung 66 (in diesem Fall eine invertierte diskrete Kosinustransformationsschaltung für Blöcke von 8 x 8 Koeffizienten mit der Bezeichnung invertierte DCT 8 x 8). Die Schaltung 65 führt eine Abtastoperation in einem invertierten geänderten Zick-Zack-Muster durch (Transformation in invertierter Weise zu der nach Fig. 2B). Die Decoderstufe 600 mit variabler Länge nach dieser Beschreibung bildet dabei einen ersten Weg zum Wiedergewinnen eines Hochdefinitionsbildes.
Die Decoderanordnung enthält ebenfalls eine Stufe 700 zum Wiedergewinnen des Reduktiondefinitionsbildes, in diesem Fall ein kompatibles Fernsehbild. In dieser Anordnung bildet diese Stufe einen zweiten Weg zum Wiedergewinnen des Reduktiondefinitionsbildes, und dieser Weg enthält eine Abschneidschaltung 71, die wie die Schaltung 33 die Wahl eines vorgegebenen Bruchteils der decodierten Signale, d.h. eines vorgegebenen Bruchteils von Koeffizienten entsprechend eines Blocks (in diesem Fall die sechzehn ersten Koeffizienten in der Reihenfolge der abgewandelten Zick-Zackabtastung), und die zu diesem Zweck am Ausgang der invertierten Abtastkonversionsschaltung 65 vorgesehen ist. Dieser Schaltung 71 folgt eine invertierte Orthogonaltransformationsschaltung 72 (hier eine invertierte diskrete Kosinustransformation mit der Bezeichnung invertierte DCT 4 x 4), und ein Speicher 74 zum Speichern des wiedergewonnenen Reduktiondefinitionsbildes.
Zum Schätzen der Bewegung beim Codieren und der gewählte Codebetrieb werden bei dieser Wiedergewinnung berücksichtigt. Wie oben bereits beschrieben wurde, enthalten die übertragenen Signale Bewegungsinformationskomponenten aus dieser Schätzung und Codebetriebinformationskomponenten zum Anzeigen der durchgeführten Wahl. Diese Informationskomponenten gelangen an die Stufe 700 und an eine Bewegungsausgleichsstufe 900. Diese Stufe 900 enthält eine Bewegungsausgleichsschaltung 97 und einen Addierer 98. Faktisch ist die Schaltung 97 eine Schaltung zum Adressieren eines Speichers 84 (nachstehend näher erläutert), und diese Adressierung berücksichtigt die mit den Bewegungsinformationskomponenten angegebenen Blockverschiebungen. In der Stufe 700 werden die Bewegungs- und Codebetriebsinformationskomponenten nach ihrer Decodierung in einer Bewegungsausgleichsschaltung 75 empfangen, die ebenfalls eine Schaltung zum Adressieren des Speichers 74 ist, wobei die von den Bewegungsinformationskomponenten angegebenen Blockverschiebungen berücksichtigt werden.
Die also mit Bewegungsausgleich rekonstruierten Bilder gelangen dabei an den Addierer 98 (für die Hochdefinitionsbilder) und an einen Addierer 73 (für die Reduktiondefinitionsbilder). Der Addierer 98, der also das Ausgangssignal der Schaltung 97 an seinem ersten Ausgang empfängt, empfängt das Ausgangssignal der invertierten Orthogonaltransformationsschaltung 66 der Stufe 600 and seinem zweiten Eingang und liefert die wiedergewonnenen Orthogonaltransformationsschaltung-HDTV- Bilder (1250 Zeilen, 2:1, 50 Hertz), die den ursprünglichen Orthogonaltransformationsschaltungbildern entsprechen. Der Addierer 73, der das Ausgangssignal der Bewegungsausgleichsschaltung 75 an seinem ersten Ausgang empfängt, ist zwischen der invertierten Orthogonaltransformationsschaltung 72, aus der er das Ausgangssignal an seinem zweiten Eingang empfängt, und einem Speicher 74 angeordnet, an den sein Ausgangssignal gelangt.
Die Decoderanordnung enthält eine Vorhersagestufe 800, die einen ersten und einen zweiten Vervielfacher 82a und 82b zum Multiplizieren der Ausgangssignale des Addierers 98 und der Schaltung 81 mit einem Koeffizienten α zwischen 0 und 1 bzw. mit dem komplementären Koeffizienten (1-α), einen Addierer 83 zum Addieren der Ausgangssignale dieser Vervielfacher und einen Speicher zum Speichern des Ausgangssignals dieses Addierers 83. Dieser Speicher ist der oben bereits erwähnte Speicher 84 und enthält durch die Aktion der Vervielfacher eine gewichtete Mischung der wiedergewonnenen Hochdefinitions- und Reduktiondefinitionsbilder, die nach der Durchführung des Bewegungsausgleichs an den Ausgängen der Stufen 600 und 700 liegen. Eine Phasenwiedergewinnungs- und Neuabtastschaltung 81 ist am Ausgang des Speichers 74 zwischen ihrem Ausgang und dem zweiten Vervielfacher 82b angeordnet.
Die in einem zweiten Ausführungsbeispiel in Fig. 5 dargestellte Decoderanordnung enthält ebenfalls eine Decoderstufe 650 mit variabler Länge zur Bildung der Decoderkette. Diese Stufe 650 enthält einen Pufferspeicher 661 zum Empfangen der Eingangssignale der Decoderanordnung (die zuvor codierten Digitalsignale und die Codebetriebs- und Bewegungsinformationskomponenten), und wird gefolgt von einer Decoderschaltung 662 mit variabler Länge, von einer invertierten Quantisierschaltung 663 (in Verbindung mit dem Pufferspeicher 661 über eine invertierte Normalisierschaltung 664) und von einer invertierten Orthogonaltransformationsschaltung 665 (invertierte DCT). In der Anordnung nach Fig. 5 bildet die so beschriebene Stufe 650 einen ersten Weg zum Wiedergewinnen eines Hochdefinitionsbildes, dessen Ausgangssignal in einem ersten Speicher 774 gespeichert wird, der nachstehend näher erläutert wird.
Die Decoderanordnung enthält ebenfalls eine Stufe 750 zum Wiedergewinnen des Reduktiondefinitionsbildes, in diesem Fall eines kompatiblen Fernsehbildes. Diese Stufe 750 bildet einen zweiten Weg zum Wiedergewinnen eines Reduktiondefinitionsbildes, und dieser Weg enthält eine Reihenschaltung einer Abschneidschaltung 771 zum Wählen eines vorgegebenen Bruchteils (in diesem Fall eines Viertels) der decodierten Signale, und die Schaltung 771 befindet sich am Ausgang der invertierten Quantisierschaltung 663. Dieser Schaltung 771 folgt ein Addierer 772 zum Wiedergewinnen des Blocks entsprechend der reduzierten Definition, dann eine invertierte Orthogonaltransformationsschaltung 773 und ein zweiter Speicher 775 zum Speichern von Informationskomponenten entsprechend der reduzierten Definition. Die Stufe 750 wird vom ersten Speicher 774 zum Speichern von Hochdefinitionsinformationskomponenten vervollständigt, und diese Stufe empfängt die decodierten Signale, die am Ausgang der Decoderstufe 650 liegen, d.h. des ersten Rekonstruktionsweges.
Wie oben bereits beschrieben wurde, gelangen die zusätzlichen übertragenen und/oder gespeicherten Informationskomponenten (Codebetriebs- und Bewegungsinformationskomponenten) an die Stufe 750 und an eine Bewegungsausgleichsstufe 950. Diese Stufe 950 enthält zwei Bewegungsausgleichsschaltungen 967 und 968 zum Empfangen des Ausgangssignals der beiden Speicher 774 und 775 der Bildwiedergewinnungsstufe und der Bewegungsinformationskomponenten (nach ihrer Decodierung) und ist jetzt eine Schaltung zum Adressieren der Speicher 774 bzw. 775, wobei die von den Bewegungsinformationskomponenten angegebenen Blockverschiebungen berücksichtigt werden.
Die auf diese Weise mit Bewegungsausgleich rekonstruierten Blöcke gelangen dabei an eine Vorhersagestufe 850 mit einem ersten bzw. einem zweiten Wiedergewinnungszweig für hohe Definition bzw. reduzierte Definition und an ihrem Ausgang eine Schaltung zum Kombinieren der von ihren gelieferten Signale. Der erste Wiedergewinnungszweig (für hohe Definition) enthält eine erste Orthogonaltransformationsschaltung 851 und eine Niederfrequenzabschneidschaltung 852 zum Beseitigen eines vorgegebenen Bruchteils als Darstellung der Koeffizienten mit der niedrigsten Frequenz aus den Koeffizienten von der Orthogonaltransformation, während der zweite Wiedergewinnungszweig (für reduzierte Definition) eine zweite Orthogonaltransformationsschaltung 861 enthält. Am Ausgang dieser ersten und zweiten Parallelzweige leitet eine Schaltung 880 die Signals aus der Niederfrequenzabschneidschaltung 852 und der zweiten Orthogonaltransformationsschaltung 861 ab und kombiniert sie zur Bildung der vorausgesagten Signale. Diese Ausgangssignale der Kombinationsschaltung 880 gelangen an den zweiten Eingang eines Addierers 881, dessen erster Eingang die Ausgangssignale der invertierten Quantisierschaltung 663 empfängt. Dieser Addierer 881 befindet sich zwischen der Schaltung 663 und der Schaltung 665 der Decoderkette 650.
Diese Erfindung beschränkt sich nicht auf die oben beschriebenen Ausführungsbeispiele, die abwandelbar sind, ohne aus dem Rahmen der Erfindung herauszutreten. In einem zweiten Ausführungsbeispiel der Coderanordnung nach Fig. 3 nach obiger Beschreibung ist es insbesondere möglich, eine Gewichtung in der Bildwiedergewinnungsschaltung anzubringen, wobei diese Gewichtung analog der im ersten Ausführungsbeispiel nach Fig. 1 am Ausgang der zwei Wiedergewinnungswege ist. Wie mit den ausgezogenen Linien in Fig. 3 angegeben (während ohne diese Abwandlung die Direktverbindung zwischen dem Ausgang des zweiten Zweiges und dem entsprechenden Eingang der Kombinationsschaltung 480 mit gestrichelten Linien in dieser Figur 3 dargestellt ist) enthält die Bildwiedergewinnungsschaltung Schaltungen, die gleich denen nach der obigen Beschreibung sind, d.h. ein Vervielfacher 471 zum Multiplizieren des Ausgangssignals der Niederfrequenzabschneidschaltung 453 mit einem Koeffizienten α zwischen 0 und 1, und dieses Signal entspricht den beseitigten Koeffizienten im ersten Ausführungsbeispiel unter Verwendung einer Direktverbindung, ein Vervielfacher 472 zum Multiplizieren des Ausgangssignals des anderen Zweigs mit dem Koeffizienten (1-α) und ein Addierer 473 zum Addieren der Ausgangssignale der Vervielfacher. Das Ausgangssignal des Addierers 473 gelangt an jenen Eingang der Kombinationsschaltung 480, der bei der Direktverbindung mit gestrichelten Linien das Ausgangssignal des zweiten Zweiges empfangen würde.
Im zweiten Ausführungsbeispiel der Decoderanordnung nach Fig. 5 ist es auf andere Weise möglich, eine Gewichtung in der Vorhersagestufe anzuordnen, und diese Gewcihtung ist analog der in der Vorhersagestufe im ersten Ausführungsbeispiel nach Fig. 4. Diese Gewichtung wird ebenfalls mit Hilfe von zwei Vervielfachern und eines Addierers verwirklicht. Wie mit ausgezogenen Linien in Fig. 5 angegeben (während bei Abwesenheit dieser Abwandlung ist die Direktverbindung zwischen dem Ausgang des zweiten Zweiges und dem entsprechenden Eingang der Kombinationsschaltung 880 mit gestrichelten Linien in derselben Figur dargestellt), empfängt ein Vervielfacher 877 das Ausgangssignal des ersten Zweiges und multipliziert es mit dem Koeffizienten α zwischen 0 und 1, empfängt ein Vervielfacher 878 das Ausgangssignal des anderen Zweiges und multipliziert es mit dem Koeffizienten (1-α), und empfängt der Addierer 879 die Ausgangssignale dieser zwei Vervielfacher und legt sein Ausgangssignal an jenen Eingang der Kombinationsschaltung 880, der bei einer Direktverbindung das Ausgangssignal des zweiten Zweiges empfangen würde.
Der Speicher 774 zum Speichern von Hochdefinitionsinformationskomponenten sei dabei derart zu betrachten, daß es in die Stufe 750 aufgenommen ist, aber er kann auf andere Weise als Teil der Stufe 650 betrachtet werden. Diese Abwandlung ist leicht verständlich und in Fig. 5 nicht dargestellt.

Claims

1. Anordnung zum Codieren digitaler Signale entsprechend Fernsehbildern mit einer vorgegebenen Definition, mit folgenden Elementen:

(A) Einer Stufe zum Wählen des Codebetriebs der zu codierenden Signale von momentane Eingangssignalen aus der Coderanordnung einerseits und von auf der Basis der vorangehenden Eingangssignale der Anordnung vorausgesagten Signalen andererseits, wobei die Stufe die zu codierenden Signale und Codebetriebinformation liefert,

(B) Einer Coderstufe,

(C) Einer Bildwiedergewinnungsstufe in einem ersten Weg zum Wiedergewinnen des Bildes entsprechend der vorgegebenen Definition,

(D) Einer Stufe zum Schätzen der Bewegung zwischen Bildern, zur Lieferung von Bewegungsinformation,

(E) Einer Stufe zum Vorhersagen der Ausgangssignale der Vorhersagestufe aus Ausgangssignalen der Bildwiedergewinnungs- und Bewegungsschätzungsstufen, wobei die Vorhersagestufe die abgeleiteten auf die Codebetriebswählstufe übertragenen Signale bildet, dadurch gekennzeichnet, daß die Digitalsignale als Blöcke mit einer vorgegebenen Abmessung zur Darstellung einer Unterteilung von Bildern betrachtet und unabhängig voneinander behandelt werden, und daß die Bildwiedergewinnungsstufe ebenfalls einen zweiten Bildwiedergewinnungsweg entsprechend einer reduzierten Definition enthält, und dieser Weg parallel zum ersten Weg verläuft, und daß die Vorhersagestufe eine Schaltung zum Wiedergewinnen des Bildes durch die Kombinierung der Ausgangssignale der ersten und zweiten Rekonstruktionswege enthält.

2. Coderanordnung nach Anspruch 1, in der die Coderstufe eine Codekette mit variabler Länge mit einer Orthogonaltransformationsschaltung, einer Abtastkonversionsschaltung, einer Quantisierschaltung, einer Coderschaltung mit variabler Länge, einer Speicherschaltung und mit einer Geschwindigkeitssteuerschaltung ist, und der erste Weg der Rekonstruktionsstufe eine Reihenschaltung folgender Elemente enthält:

(a) Eine invertierte Quantisierschaltung,

(b) Eine invertierte Abtastkonversionsschaltung,

(c) Eine invertierte Orthogonaltransformationsstufe,

(d) Eine Schaltung zum Wiedergewinnen des Signals entsprechend der vorgegebenen Definition, als wäre es nach der Übertragung decodiert, jedoch ohne Übertragungsfehler, dadurch gekennzeichnet, daß in der Bildwiedergewinnungsstufe der zweite Rekonstruktionsweg folgende Elemente enthält:

(a) Die invertierte Quantisierschaltung,

(b) Die invertierte Abtastkonversionsschaltung,

(c) Eine Abschneidschaltung zum Abnehmen eines vorgegebenen Bruchteils der Signale am Ausgang der invertierten Quantisierschaltung,

(d) Eine invertierte Orthogonaltransformationsschaltung,

(e) Eine Schaltung zum Wiedergewinnen des Signals mit einer reduzierten Definition als wäre es nach der Übertragung decodiert, jedoch ohne Übertragungsfehler,

(f) Einen Speicher zum Speichern des rekonstruierten Signals,

(g) Eine Bewegungsausgleichsschaltung zwischen dem Ausgang des Speichers und der Schaltung zum Wiedergewinnen des Reduktiondefinitionssignals, und daß die Bildwiedergewinnungsschaltung folgende Elemente enthält:

(h) Einen Vervielfacher zum Multiplizieren des Ausgangssignals des ersten Rekonstruktionsweges mit einem Koeffizienten α zwischen 0 und 1,

(i) Einen Vervielfacher zum Multiplizieren des Ausgangssignals des zweiten Rekonstruktionsweges mit dem Koeffizienten (1-α), wobei eine Phasenwiedergewinnungs- und Neuabtastschaltung zwischen dem Ausgang des zweiten Rekonstruktionsweges und dem entsprechenden Eingang des zugeordneten Vervielfachers angeordnet ist,

(j) Einen Addierer zum Addieren der Ausgangssignale der Vervielfacher,

(k) Einen Gewichtungsspeicher zum Speichern des Ausgangssignals des Addierers,

(l) Eine Vorhersageschaltung zum Empfangen des Ausgangssignals aus dem Gewichtungsspeicher und der Bewegungsinformationskomponenten aus der Bewegungsschätzungsstufe.

3. Coderanordnung nach Anspruch 1, in der die Coderstufe eine Codekette mit variabler Länge mit einer Quantisierschaltung, einer Coderschaltung mit variabler Länge, einer Speicherschaltung und einer Geschwindigkeitssteuerschaltung ist, in der die Stufe zum Wählen des Codebetriebs eine Reihenschaltung folgnder Elemente enthält:

(a) Eine Orthogonaltransformationsstufe für die momentane Eingangssignale,

(b) Eine Inter/Zwischenentscheidungsschaltung ebenfalls zum Empfangen der vorausgesagten Signale,

und daß der erste Rekonstruktionsweg eine Reihenschaltung folgender Elementen enthält:

(c) Eine invertierte Quantisierschaltung,

(d) Eine Schaltung zum Wiedergewinnen des Blocks entsprechend der vorgegebenen Definition,

(e) Eine invertierte Orthogonaltransformationsstufe,

(f) Einen Speicher für die Informationskomponenten der vorgegebenen Definition,

dadurch gekennzeichnet, daß in der Wiedergewinnungsstufe der zweite Rekonstruktionsweg folgende Elemente enthält:

(a) Die invertierte Quantisierschaltung,

(b) Eine Abschneidschaltung zum Abnehmen eines vorgegebenen Bruchteils der Signale am Ausgang der invertierten Quantisierschaltung,

(c) Eine Schaltung zum Wiedergewinnen des Blocks entsprechend der reduzierten Definition,

(d) Eine invertierte Orthogonaltransformationsstufe,

(e) Einen Speicher für die Informationskomponenten der reduzierten Definition,

und daß die Bildwiedergewinnungsschaltung folgende Elemente enthält:

(f) am Ausgang des ersten Weges ein erster Wiedergewinnungszweig mit einer ersten Vorhersageschaltung mit Bewegungsausgleich, mit einer ersten Orthogonaltransformationsschaltung und einer Niederfrequenzabschneidschaltung zum Beseitigen eines vorgegebenen Bruchteils als Darstellung der Koeffizienten mit der niedrigsten Frequenz in den Koeffizienten aus der Orthogonaltransformation,

(g) am Ausgang des zweiten Weges ein zweiter Wiedergewinnungszweig mit einer zweiten Vorhersageschaltung mit Bewegungsausgleich und einer zweiten Orthogonaltransformationsschaltung,

(h) eine Schaltung zum Kombinieren der Ausgangssignale der ersten und zweiten Zweige zur Lieferung der abgeleiteten und auf die Codebetriebswählstufe übertragenen Signale.

4. Coderanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Bildwiedergewinnungsschaltung für die Vorhersagestufe zwischen dem Ausgang des zweiten Wiedergewinnungszweiges und dem entsprechenden Eingang der Kombinationsschaltung eine gewichtete Mischschaltung mit folgenden Elementen enthält:

(a) einen Vervielfacher zum Multiplizieren des Ausgangssignals des ersten Zweiges mit einem Koeffizienten α zwischen 0 und 1, wobei dieses Signal den von der Niederfrequenzabschneidschaltung beseitigten Koeffizienten entspricht,

(b) einen Vervielfacher zum Multiplizieren des Ausgangssignals des zweiten Zweiges mit dem Koeffizienten (1-α),

(c) einen Addierer zum Addieren der Ausgangssignale der Vervielfacher, wobei das Ausgangssignal des Addierers an den entsprechenden Eingang der Kombinationsschaltung gelegt wird.

5. Codieranorndung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß der vorgegebene Bruchteil gleich einem Viertel ist.

6. Anordnung zum Decodieren zuvor übertragener und/oder gespeicherter codierter Digitalsignale nach Bearbeitung in einer Anordnung zum Codieren von Digitalsignalen entsprechend Fernsehbildern einer vorgegebenen Definition, wobei die Codieranordnung folgende elemente enthält: (a)

Eine Stufe zum Wählen des Codebetriebs der von den momentanen Eingangssignalen der Coderanordnung einerseits und von vorhergesagten Signalen andererseits codierter Signale auf der Basis der vorangehenden Eingangssignale der Anordnung, wobei die vorangehenden oder momentanen Eingangssignale als Blöcke mit einer vorgegebenen Abmessung als Darstellung einer Unterteilung von Bildern betrachtet und unabhängig voneinander bearbeitet werden,

(b) Eine Coderstufe,

(c) Eine Stufe zum Wiedergewinnen des Bildes entsprechend der vorgegebenen Definition einerseits und entsprechend einer reduzierten Definition andererseits,

(d) Eine Stufe zum Schätzen der Bewegung zwischen Bildern,

(e) Zur Lieferung der vorhergesagten Signale eine Stufe zum Vorhersagen der Informationskomponenten aus den Ausgangssignalen der Bewegungsschätzungs- und Bildwiedergewinnungsstufen, wobei die Informationskomponenten zusätzlich sind und sich relativ zur geschätzten Bewegung zwischen Bildern und zum gewählten Codebetrieb zur Übertragung und/oder Speicherung wie die codierten Signale verhalten, dadurch gekennzeichnet, daß diese Stufe in Zusammenarbeit mit einer Decoderstufe folgende Elemente enthält:

(A) Eine Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition aus den decodierten Signalen,

(B) Eine Stufe zum Bewegungsausgleich auf der Basis der zusätzlichen Informationskomponenten,

(C) Eine Stufe zur Vorhersage auf der Basis der Ausgangssignale der Bildwiedergewinnungsstufe.

7. Decoderanordnung nach Anspruch 6, in der die Decoderstufe eine Decoderkette mit variabler Länge für zuvor übertragene und/oder gespeicherte codierte Digitalsignale nach der Bearbeitung in einer Coderkette mit variabler Länge ist, wobei die Decoderkette eine Speicherschaltung, eine Decoderschaltung mit variabler Länge, eine invertierte Quantisierschaltung, eine invertierte Normalisierschaltung, eine invertierte Abtastkonversionsschaltung und eine invertierte Orthogonaltransformationsschaltung enthält, dadurch gekennzeichnet, daß

(A) die Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition eine Reihenschaltung aus folgenden Elementen enthält:

(a) Einer Abschneidschaltung zum Abnehmen eines vorgegebenen Bruchteils der Signale nach dem Decodieren,

(b) Einer invertierten Orthogonaltransformationsschaltung,

(c) Einem Addierer, dessen erster Eingang das Ausgangssignal aus der invertierten Orthogonaltransformationsschaltung empfängt,

(d) Einem Speicher zum Speichern des entsprechend der reduzierten Definition wiedergewonnenen Bildes am Ausgang des Addierers,

(e) Einer ersten Schaltung zum Ausgleichen von Bewegungen, die das Ausgangssignal des Speichers und die Bewegungsinformationskomponenten empfängt und mit ihrem Ausgang mit dem zweiten Eingang des Addierers angeschlossen ist,

(B) daß die Vorhersagestufe folgende Elemente enthält:

(f) Einen ersten Vervielfacher zum Multiplizieren der Ausgangssignale der Decoderanordnung mit einem Koeffizienten α zwischen 0 und 1,

(g) Einen zweiten Vervielfacher zum Multiplizieren des Ausgangssignals der Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition mit dem Koeffizienten (1-α), wobei eine Phasenwiederherstellungs- und Neuabtastschaltung zwischen dem Ausgang und dem entsprechenden Eingang des zweiten Vervielfachers angeordnet ist,

(h) Einen Addierer zum Addieren der Ausgangssignale der ersten und zweiten Vervielfacher,

(i) Einen Speicher zum gewichteten Mischen von Bildern entsprechend der vorgegebenen Definition und entsprechend der reduzierten Definition,

(C) daß die Bewegungsausgleichsstufe folgende Elemente enthält:

(j) Eine zweite Bewegungsausgleichsschaltung zum Empfangen des Ausgangssignals der Vorhersagestufe und der zusätzlichen Bewegungs- und Codebetriebsinformationskomponenten,

(k) Einen Addierer zum Addieren der Ausgangssignale der Decoderkette und der zweiten Bewegungsausgleichschaltung.

8. Decoderanordnung nach Anspruch 6, in der die Decoderstufe eine Decoderkette mit variabler Länge für zuvor übertragene und/oder gespeicherte codierte Digitalsignale nach Bearbeitung in einer Coderkette mit variabler Länge ist, wobei die Decoderkette eine Speicherschaltung, eine Decoderschaltung mit variabler Länge, eine invertierte Quantisierschaltung, eine invertierte Normalisierschaltung und eine invertierte Orthogonaltransformationsschaltung enthält, dadurch gekennzeichnet, daß mit einem ersten Speicher zum Speichern von Informationskomponenten entsprechend der vorgegebenen Definition am Ausgang der Decoderkette angeordnet ist,

(A) daß die Stufe zum Wiedergewinnen des Bildes entsprechend der reduzierten Definition eine Reihenschaltung aus folgenden Elementen enthält:

(b) Einer Schaltung zum Wiedergewinnen des Blocks entsprechend der reduzierten Definition,

(c) Einer invertierten Orthogonaltransformationsschaltung,

(d) Einem zweiten Speicher zum Speichern von Informationskomponenten entsprechend der reduzierten Definition,

(B) daß die Bewegungsausgleichsstufe erste und zweite Bewegungsausgleichsschaltungen enthält, die je das Ausgangssignal eines der beiden Speicher zum Speichern von Informationskomponenten und zum Speichern des Codebetriebs und der Bewegungsinformationskomponenten empfängt,

(C) daß die Vorhersagestufe folgende Elemente enthält:

(f) Am Ausgang dieser einen der Bewegungsausgleichsschaltungen, die dem Speicher zum Speichern der Informationskomponenten entsprechend der vorgegebenen Definition nachgeschaltet ist, wobei ein erster Wiedergewinnungszweig eine erste Orthogonaltransformationsschaltung und eine Niederfrequenzabschneidschaltung zum Beseitigen eines vorgegebenen Bruchteils als Darstellung der Koeffizienten mit der niedrigsten Frequenz in den Koeffizienten aus der orthogonalen Transformation enthält,

(g) Am Ausgang der anderen der Bewegungsausgleichsschaltungen, die dem Speicher zum Speichern der Informationskomponenten entsprechend der reduzierten Definition nachgeschaltet ist, wobei ein zweiter Wiedergewinnungszweig eine zweite Orthogonaltransformationsschaltung enthält,

(h) Am Ausgang der ersten und zweiten parallel verlaufenden Zweige eine Schaltung zum Kombinieren der Ausgangssignale der ersten und zweiten Zweige,

(i) Einen Addierer zum Addieren der Ausgangssignale der Kombinationsschaltung und der invertierten Quantisierschaltung der Decoderkette mit variabler Länge, zwischen der invertierten Quantisierschaltung und der invertierten Orthogonaltransformationsschaltung nach der letztgenannten Schaltung.

9. Decoderanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Vorhersagestufe zwischen dem Ausgang des zweiten Wiedergewinnungszweiges und dem entsprechenden Eingang der Kombinationsschaltung ebenfalls eine Gewichtungsmischschaltung mit folgenden Elementen enthält:

(a) einem Vervielfacher zum Multiplizieren des Ausgangssignals des ersten Zweiges mit einem Koeffizienten α zwischen 0 und 1, wobei dieses Signal den von der Niederfrequenzabschneidschaltung beseitigten Koeffizienten entspricht,

(b) einem Vervielfacher zum Multiplizieren des Ausgangssignals des zweiten Zweiges mit dem Koeffizienten (1-α),

(c) einem Addierer zum Addieren der Ausgangssignale der Vervielfacher, wobei das Ausgangssignal des Addierers an den entsprechenden Eingang der Kombinationsschaltung gelegt wird.

10. Decoderanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der vorgegebene Bruchteil gleich einem Viertel ist.