DE69024841T2

DE69024841T2 - Schaltungsanordnung zum Erhöhen des Verstärkungs-Bandbreitenproduktes eines CMOS-Verstärkers

Info

Publication number: DE69024841T2
Application number: DE69024841T
Authority: DE
Inventors: Rinaldo Castello; Germano Nicollini
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1989-04-28
Filing date: 1990-03-30
Publication date: 1996-05-30
Anticipated expiration: 2010-03-31
Also published as: EP0394702A2; DE69024841D1; IT8920316A0; US5061901A; IT1229305B; EP0394702A3; JPH0364107A; EP0394702B1

Description

Diese Erfindung bezieht sich auf eine Schaltungsanordnung zur Erhöhung des Bandbreite-Verstärkungs-Produkts eines CMOS-Verstärkers und insbesondere auf eine Eingangsstufe eines solchen CMOS-Verstärkers.
Wie gut bekannt ist, ist ein Operationsverstärker elementar aus drei Stufen zusammengesetzt, die schematisch wie folgt sein können:
eine Eingangsstufe, an die ein Signal, das verstärkt werden soll, angelegt wird,
eine Zwischenverstärkungsstufe, die wirksam ist, um den Wert des Signals zu verstärken, und
eine abschließende Ausgangsstufe.
Eine sogenannte Kompensationskapazität ist ebenfalls zwischen dem Eingang und dem Ausgang der Verstärkungsstufe vorgesehen. Für diese Schematisierung kann auf die folgende Veröffentlichung verwiesen werden: "The monolithic Op Amp: a tutorial study", IEEE Solid-state Circuits, Bd. SC-9, Seiten 314-332, Dezember 1974.
Es ist ferner bekannt, daß die Abfallfrequenz, das heißt die Frequenz fu, bei der der Verstärker eine Verstärkung von Eins besitzt, normalerweise mit dem Bandbreite* Verstärkungs-Produkt zusammenfällt und durch die folgende Beziehung gegeben ist:
fu = (1/2) * (gm/Cc) = GBWP = Ao * fd
wobei gm die Transkonduktanz der Eingangsstufe ist, Cc die Kompensationskapazität ist, GBWP das Bandbreite* Verstärkung-Produkt ist, Ao die DC-Verstärkung (DC = Gleichsignal) ist, und fd der Frequenzwert ist, bei dem die Verstärkung beginnt, abzunehmen.
Der Wert der Abfallfrequenz fu ist virtuell durch die Technologie festgelegt, sollte jedoch geringer sein als der Wert des nicht-dominanten Pols (fnd in Fig. 3 der beiliegenden Zeichnungen), sollte jedoch nicht zu nahe bei demselben liegen, da andernfalls eine Verschlechterung der sogenannten Phasengrenze auftritt, wobei die letztere ein Parameter ist, der die Stabilität eines Systems, das einen Rückkopplungsverstärker einschließt, anzeigt.
Bei vielen Audioanwendungen, die eine sehr geringe Verzerrung erfordern, und immer, wenn der Verstärker als ein Leitungstreiber in sogenannten ISDN-Netzwerken (ISDN = Integrated services digital network = integriertes digitales Fernmeldenetz) verwendet ist, existiert der Bedarf danach, ein vergrößertes Bandbreite*Verstärkungs-Produkt aufzuweisen, so groß wie möglich relativ zu seinem Zustand, der mit der Abfallfrequenz zusammenfällt.
Bei einem Versuch, die obige Forderung zu erfüllen, schlug der Stand der Technik eine Lösung vor, die aus dem Einführen eines sogenannten Dubletts (doublet) in die Leerlauf-Frequenzantwort von dem Operationsverstärker bei viel niedrigeren Frequenzen als der Abfallfrequenz besteht.
Tatsächlich ist dies das Einfügen eines Pol/Null-Paars in die Übertragungsfunktion des Operationsverstärkers, während bewirkt wird, daß das Vorliegen derselben den Wert der Phasengrenze, die dem Verstärker eine Stabilität vermittelt, um einen vernachlässigbaren Betrag beeinflußt.
Ein solcher Lösungsansatz ist beispielsweise in der Veröffentlichung "A monolitic P-channel JFET quad operational amplifier ...", IEEE Journal of Solid State Circuits, Bd. SC-22, Nr. 6, Dezember 1987, beschrieben, die sich auf die Einführung des Dubletts in die Eingangsstufe des Verstärkers bezieht.
Obwohl dieser Lösungsansatz seine Aufgabe grundsätzlich löst, weist er einen schwerwiegenden Nachteil dahingehend auf, daß er im wesentlichen nur auf Verstärkerstufen angewendet werden kann, die Transistoren des bipolaren JFET-Typs aufweisen, und nicht auf die CMOS-Technologie. Dies ist eine Folge davon, daß die Transkonduktanz von CMOS-Transistoren für eine gegebene Größe und für gegebene Vorspannungsströme viel geringer als die von Bipolar-Transistoren ist, so daß das Einfügen eines Pol/Null-Paars gemäß den bekannten Lehren bei einem Verstärker, der MOS-Transistoren aufweist, Transistoren einer riesigen Größe und einen sehr hohen Stromfluß durch dieselben erfordern würde, um die erdachte Wirkung zu liefern.
Aus der GB-A-2114842 ist ein MOS-Verstärker bekannt, der eine Differentialzelle mit Kreuz-verschalteten Komponenten und eine zusätzliche Eingangsstufe aufweist, die mit den Eingängen der Differentialzelle verbunden ist.
Das technische Problem, das dieser Erfindung zugrunde liegt, besteht darin, eine Eingangsstufe eines CMOS-Verstärkers zu schaffen, die strukturelle und funktionelle Charakteristika aufweist, um zu ermöglichen, daß das Bandbreite* Verstärkungs-Produkt vergrößert wird, obwohl MOS-Transistoren herkömmlicher Dimensionen verwendet werden.
Dieses technische Problem wird durch eine Eingangsstufe gemäß dem beigefügten Anspruch 1 gelöst.
Die Merkmale und Vorteile der Eingangsstufe dieser Erfindung werden aus der folgenden detaillierten Beschreibung eines Ausführungsbeispiels derselben offensichtlich, die zur Veranschaulichung und nicht als Begrenzung bezugnehmend auf die beiliegenden Zeichnungen durchgeführt wird. Es zeigen:
Fig. 1 ein Blockdiagramm, das schematisch einen Operationsverstärker zeigt;
Fig. 2 ein Verdrahtungsdiagramm einer Schaltungsanordnung, die eine Eingangsstufe gemäß der Erfindung einschließt; und
Fig. 3 ein Graph, der schematisch die Frequenzantwort des Verstärkers von Fig. 2 zeigt.
In Fig. 1 ist allgemein und schematisch ein Operationsverstärker gezeigt, der aus drei kaskadenartig verbundenen Stufen zusammengesetzt ist.
Spezieller sind dort schematisch gezeigt: eine Eingangsstufe 2, an die ein elektrisches Signal, das verstärkt werden soll, angelegt wird, eine Zwischenverstärkungsstufe 3, die wirksam ist, um den Wert des Signals in Zusammenarbeit mit der vorgeschalteten Stufe zu verstärken, und eine Ausgangsstufe 4.
Ferner ist ein Kompensationskondensator C zwischen dem Eingang und dem Ausgang der Verstärkungsstufe 3 vorgesehen, der wirksam ist, um den Wert des dominanten Pols fd des Verstärkers zu regeln.
In dem Beispiel von Fig. 2 ist die Struktur der Eingangsstufe 2 des Verstärkers 1 detaillierter gezeigt.
Die Stufe 2 weist im wesentlichen eine Differentialzellenstruktur 5 mit einem Paar von n-Kanal-Anreicherungs-MOS- Transistoren M1 und M2 auf, deren jeweilige Drain-Elektroden D1 und D2 durch entsprechende p-Kanal-MOS-Typ-Transistoren M7 und M8 in einer Dioden-artigen Konfiguration mit einem positiven Versorgungspol Vd verbunden sind.
Die Zelle 5 weist ferner ein Paar aktiver Komponenten M3 und M4 auf, die jeweils aus einem n-Kanal-MOS-Typ-Transistor bestehen. Die Drain-Elektrode D3 des Transistors M3 ist mit der Source-Elektrode S1 des Transistors Ml verbunden; dagegen ist die Drain-Elektrode D4 des zweiten Transistors M4 mit der Source-Elektrode S2 des anderen Transistors M2 in der Zelle 5 verbunden.
Die jeweiligen Source-Elektroden S3 und S4 dieses zweiten Transistorpaars, M3 und M4, sind miteinander verbunden und führen zu einem Schaltungsknoten N, der über eine Stromquelle 15 oder einen Generator mit einem Spannungsversorgungspol Vs verbunden ist.
Die Transistoren M3 und M4 sind miteinander Kreuz-verschaltet, indem ihre jeweiligen Gate-Elektroden G3 und G4 jeweils mit der entsprechenden Drain-Elektrode D4 und D3 des anderen Transistors in dem Paar verbunden sind.
Ferner besitzen derartige Transistoren eine charakteristische Funktion, die der eines Widerstands R mit einem negativen Wert entspricht, wodurch dieselben wirksam sind, um den Transkonduktanzwert gml der Differentialzelle S1 in der dieselben enthalten sind, zu erhöhen, wie nachfolgend hierin erklärt wird.
In der Zelle 5 ist außerdem ein Paar von Kondensatoren CF3 und CF4 vorgesehen, die jeweils einer entsprechenden der aktiven Komponenten M3 und M4 zugeordnet sind. Spezieller ist ein erster Kondensator CF3 zwischen die Drain-Elektrode D3 des Transistors M3 und den Pol Vs geschaltet, während der andere Kondensator CF4 zwischen die Drain-Elektrode D4 des anderen Transistors M4 und den Pol Vs geschaltet ist.
Diese Kondensatoren sind dazu bestimmt, in die Frequenzantwort des Verstärkers ein Pol/Null-Paar, fp und fz', einzuführen, wobei fz' in der rechten Halbebene ist.
Ferner ist ein Schaltungsabschnitt 6 vorgesehen, der angepaßt ist, um die Frequenzantwort von dem Verstärker 1 zurückzugeben, wobei der Wert von der Null in der linken Halbebene bei einer Frequenz fz um einen vorbestimmten Abstand von dem Pol fp entfernt liegt und geringer als die Abfallfrequenz fu ist.
Der Schaltungsabschnitt 6 weist einen n-Kanal-MOS-Typ-Transistor auf, dessen Gate-Elektrode G5 mit dem Gate G1 des Transistors M1 der Zelle 5 verbunden ist, und dessen Drain- Elektrode D5 mit der Drain-Elektrode D2 des zweiten Transistors M2 in der Zelle 5 verbunden ist.
Zusätzlich weist der Schaltungsabschnitt 6 einen weiteren n-Kanal-MOS-Typ-Transistor M6 auf, dessen Gate-Elektrode G6 mit der Gate-Elektrode G2 des zweiten Transistors M2 verbunden ist, und dessen Drain-Elektrode D6 mit dem Drain D1 des ersten Transistors M1 verbunden ist.
Die jeweiligen Source-Elektroden S5 und S6 der letztgenannten Transistoren M5 und M6 sind miteinander und mit den jeweiligen Gate-Elektroden G9 und G10 und Drain-Elektroden D9 und D10 eines Paars von Transistoren M9 und M10, die parallel zueinander geschaltet sind, verbunden. Die entsprechenden Source-Elektroden S9 und S10 dieser Transistoren M9 und M10 sind miteinander und über eine Stromquelle oder einen Generator mit dem Versorgungspol Vs verbunden, welcher mit 2Is bezeichnet ist, da er den doppelten Wert des vorher genannten Generators Is aufweist.
Die Transistoren M9 und M10 besitzen die Funktion, den Drain-Source-Spannungsabfall der Transistoren M5 und M6 in der zusätzlichen Stufe 6 gleich dem Drain-Source-Spannungsabfall des ersten Transistorpaars M1 und M2 in der Zelle 5 zu machen.
Die Struktur der Eingangsstufe 2, die oben beschrieben ist, ist durch einen Zwischenschaltungsabschnitt 7, der an sich bekannt ist, mit der Verstärkungsstufe 3 des Verstärkers 1 verbunden.
Der Betrieb eines Verstärkers, der eine Eingangsstufe gemäß der Erfindung aufweist, wird nun bezugnehmend auf Fig. 3 beschrieben, in der ein Graph für die Frequenzantwort von diesem Verstärker schematisch dargestellt ist.
In Fig. 3 ist bei 8 die Leerlauf-Frequenzantwort von einem Verstärker, der eine herkömmliche Eingangsstufe aufweist, gezeigt. Das Referenzzeichen Ao bezeichnet die DC-Verstärkung, während fd den dominanten Pol des Verstärkers bezeichnet, der der Frequenzwert ist, an dem die Verstärkung beginnt, abzunehmen. Dieser Wert kann durch den Kompensationskondensator C eingestellt werden.
Die Frequenzantwort von dem Verstärker, der die erfindungsgemäße Eingangsstufe aufweist, ist die Kurve, die bei 9 gezeigt ist, wobei für einen gegebenen Frequenzbereich, der im wesentlichen unter dem des Pols fp ist, zu sehen ist, daß die Verstärkung A1 des Verstärkers gemäß der Erfindung größer als die Verstärkung A Null des herkömmlichen Verstärkers ist.
Dies ist die Folge eines Paars aktiver Komponenten M3 und M4, die in der Differentialzelle vorgesehen sind, durch die ermöglicht wird, daß die Transkonduktanz der Eingangsstufe 5 erhöht ist, und damit die Gesamtverstärkung, gemäß der folgenden Beziehung:
gm = gm1 * /(1- gm1/gm3)
wobei gm1 die Transkonduktanz des Differentialpaars, das durch die Transistoren M1 und M2 gebildet ist, ist, und gm3 der Wert der Transkonduktanz einer der aktiven Komponenten M3 und M4 ist, die eine charakteristische Funktion liefern, die der eines Widerstands mit einem negativen Widerstandswert (-R), der gleich dem Reziprokwert von gm3 ist, entspricht.
Aus der obigen Beziehung folgt, daß das Vorliegen der ak tiven Komponenten M3 und M4 ermöglicht, daß der Wert der äquivalenten Transkonduktanz der Differentialstufe 5, die dieselben einschließt, beträchtlich erhöht wird.
Wenn die Frequenz zunimmt, tendiert die Wirkung der Kondensatoren CF3 und CF4 jedoch dazu, zu überwiegen, was den Beitrag der Transistoren M3 und M4 ausschließt, wodurch die Wirkung der letztgenannten auf die Verstärkung gm zunehmend reduziert wird, die bei hohen Frequenzen wiederum mit der Verstärkung gml des Differentialpaars M1 und M2 zusammenfällt.
Die Kondensatoren CF3 und CF4 sind ausgewählt, um den gleichen Wert CF aufzuweisen, wobei deren Bereitstellung wirksam ist, um in die Leerlauffrequenzantwort von der Differentialzelle 5 ein Pol/Null-Paar für Frequenzen, die durch fp und fz' gekennzeichnet sind, einzuführen.
Der Wert der Frequenz fp ist durch die folgende Beziehung gegeben:
fp = (gm1 - gm3) / 2π * CF
und der Wert von fz' ist durch folgende Gleichung gegeben:
fz' = gm3/2π * CF
Es sollte jedoch bemerkt werden, daß die Null von fz' in der rechten Halbebene des Phasendiagramms liegt, und der Beitrag derselben nicht der sein würde, der zum Zweck dieser Erfindung erwartet würde.
Demgemäß dient die zusätzliche Eingangsstufe 6, die aus den Transistoren M5, M6, M9 und M10 besteht, und der Generator oder die Quelle 2Is dazu, diese Null zurück in die linke Halbebene zu bringen, derart, daß sie mit einer Frequenz fz, die einen Wert in der Nähe der des Pols fp aufweist, zusam menfällt. Diese zusätzliche Stufe 6 weist einen vorbestimmten Verstärkungswert, oder, wenn bevorzugt, Transkonduktanzwert, auf.
Speziell durch das Verwenden der Transistoren M5 und M6, die die doppelten Dimensionen der entsprechenden Transistoren M1 und M2 aufweisen, und durch die ein doppelt so großer Strom fließt, folgt, daß die Verstärkung der zusätzlichen Eingangsstufe 6 doppelt so groß sein wird wie die Verstärkung gm1.
Dies ermöglicht es, daß die Null, die durch die Kondensatoren CF3, CF4 eingeführt wird, auf einen Frequenzwert fz sehr nahe bei dem des Pols fp zurückgebracht wird, wobei derselbe durch folgende Beziehung gegeben ist:
fz = (2gm1 - gm3) / 2π CF
Daher kann bei Betrachtung des Verknüpfungseffekts der Eingangsstufen 5 und 6, die in der Stufe 2 enthalten sind, gezeigt werden, daß die Zunahme des Werts des Bandbreite-Verstärkungs-Produkts GBWP für den Verstärker von ein- bis zu zehnmal größer als der Wert der Abfallfrequenz fu sein kann. Dies ist ein Ergebnis, das gelinde gesagt bei Verstärkern, die in CMOS-Technologie hergestellt sind, als unerwartet betrachtet werden kann.

Claims

1. Eine Eingangsstufe eines CMOS-Verstärkers mit einem vergräßerten Bandbreite-Verstärkungsprodukt, mit folgenden Merkmalen:

- einer Differentialzelle (5), die einen ersten und einen zweiten Eingangsanschluß und einen ersten und einen zweiten Ausgangsanschluß aufweist, die die Eingangs- und Ausgangs-Anschlüsse der Eingangsstufe (2) sind, und ein erstes (M1, M2) und ein zweites (M3, M4) Paar von MOS-Transistoren aufweist, wobei das zweite Paar (M3, M4) von MOS-Transistoren Kreuz-verschaltet ist, wobei die Gate-Elektroden (G1, G2) der Transistoren des ersten Paars (M1, M2) mit dem ersten bzw. zweiten Eingangsanschluß verbunden sind,

- einer zusätzlichen Eingangsstufe (6), die ein erstes Paar von MOS-Transistoren (M5, M6) aufweist, deren Gate-Elektroden (G5, G6) mit dem ersten bzw. zweiten Eingangsanschluß verbunden sind,

dadurch gekennzeichnet,

daß die Differentialzelle (5) ferner folgende Merkmale aufweist:

ein Paar von Kondensatoren (CF3, CF4), wobei die Drain-Elektroden (D1, D2) der Transistoren des ersten Paars (M1, M2) ferner mit dem ersten und dem zweiten Ausgangsanschluß und über jeweilige Dioden-artig verschaltete MOS-Transistoren (M7, M8) mit einem ersten Leistungsversorgungspol (VD) verbunden sind, und wobei die Source-Elektroden (S1, S2) derselben mit den jeweiligen Drain-Elektroden (D3, D4) des zweiten Paars (M3, M4) von MOS-Transistoren verbunden sind, wobei die Source-Elektroden (S3, S4) der Transistoren (M3, M4) des zweiten Paars zusammen mit einem Schaltungs knoten (N) verbunden sind, der durch einen ersten Stromgenerator (IS) mit einem zweiten Leistungsversorgungspol (Vs) verbunden ist, wobei die Gate-Elektroden (G3, G4) jedes Transistors des zweiten Paars (M3, M4) mit der Drain- Elektrode (D4, D3) des anderen Transistors des zweiten Paars verbunden sind, und wobei jeder Kondensator des Paars von Kondensatoren (CF3, CF4) zwischen eine jeweilige Drain-Elektrode (D3, D4) eines Transistors des zweiten Paars (M3, M4) und den zweiten Leistungsversorgungspol (VS) geschaltet ist;

und daß bei der zusätzlichen Eingangsstufe (6) die Source-Elektroden (55, 56) der Transistoren der MOS- Transistoren (M5, M6) ferner durch einen Schaltungsabschnitt (M9, M10, 2IS), der einen zweiten Stromgenerator (2IS) aufweist, zusammen mit dem zweiten Leistungsversorgungspol (VS) verbunden sind, und die Drain-Elektroden derselben mit dem zweiten (D2) bzw. ersten (D1) Ausgangsanschluß verbunden sind.

2. Eine Eingangsstufe gemäß Anspruch 1, bei der die Transistoren des dritten Paars (M5, M6) von MOS-Transistoren die doppelten Dimensionen der Transistoren des ersten Paars (M1, M2) aufweisen, und wobei der zweite Stromgenerator (2IS) einen Strom erzeugt, der den doppelten Wert des Stroms aufweist, der durch den ersten Stromgenerator (IS) erzeugt wird.

3. Eine Eingangsstufe gemäß Anspruch 1 oder 2, bei der der Schaltungsabschnitt ein viertes Paar von MOS-Transistoren (M9, M10) aufweist, deren Gate- und Drain-Elektroden zusammen mit den Source-Elektroden (S5, S6) des dritten Paars von MOS-Transistoren verbunden sind, und deren Source-Elektroden (S9, S10) zusammen mit einem ersten Anschluß des zweiten Stromgenerators (2IS) verbunden sind, wobei ein zweiter Anschluß desselben mit dem zweiten Leistungsversorgungspol (VS) verbunden ist.