DE69006434T2 - Herstellungsverfahren einer Halbleiteranordnung. - Google Patents
Herstellungsverfahren einer Halbleiteranordnung.Info
- Publication number
- DE69006434T2 DE69006434T2 DE69006434T DE69006434T DE69006434T2 DE 69006434 T2 DE69006434 T2 DE 69006434T2 DE 69006434 T DE69006434 T DE 69006434T DE 69006434 T DE69006434 T DE 69006434T DE 69006434 T2 DE69006434 T2 DE 69006434T2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor layer
- light
- source
- carrier
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- 229910000765 intermetallic Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910008814 WSi2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
Description
- Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, genauer gesagt auf ein Verfahren, das vorzugsweise bei der Herstellung einer Halbleiteranordnung mit Hilfe der SOI (Silicon On Insulation)-Technologie angewendet wird.
- In der Technologie sind SOI-Bauelemente weitläufig bekannt, wie beispielsweise Einkristall-SOI-Bauelemente, die vor allem in Hochgeschwindigkeitsschaltungen oder dreidimensionalen Integrierten Schaltungen (ICs) verwendet werden, und Dünnfilmtransistoren (TFTs), in denen Dünnfilm-Halbleiterschichten, wie z.B. Poly-Silizium oder a-Silizium, verwendet werden, und die vorzugsweise als Treibertransistoren für Kontaktlesesensoren oder Flüssigkristallanzeigen verwendet werden.
- In der zuvor genannten Technologie wurde TFTs große Aufmerksamkeit geschenkt, da sie billig und auf großflächigen Substraten hergestellt werden konnten. Allerdings erfordert neuerdings der Bedarf an hochleistungsfähigen und höchstgenauen Kontaktlesesensoren u.ä. TFTs mit besseren Eigenschaften.
- Als ein Verfahren, um derartige bessere Eigenschaften zu bewerkstelligen, wurde die Qualität einer Halbleiterschicht der TFTs der Qualität eines Einkristalls angenähert. Zuletzt wurden TFTs mit Poly-Silizium realisiert, das eine höhere Trägerbeweglichkeit als a-Silizium aufweist.
- Obwohl groBe Anstrengungen unternommen wurden, um die Leistungsfähigkeit der bekannten TFTs zu verbessern, liegen in Bezug auf Verstärkung und Leckstromeigenschaften die gegenwärtig bekannten TFTs mit einer Halbleiterschicht aus Poly-Silizium weiterhin hinter den Einkristall-SOI- Bauelementen. Im Gegensatz zu den oben genannten Einkristall- SOI-Bauelementen, bei denen Kristallkeime aus einem als SEG (Selective Epitaxial-Growth) oder LSPE bezeichnetes Einkristallsubstrat gewonnen werden, ist es außerdem bei TFTs schwierig, eine Einkristallschicht auf die gesamte Oberfläche eines Glassubstrats auf zuwachsen. Aus diesem Grund erweckten auf dem Herstellungsprozess basierende Verbesserungen der Anordnungsstruktur als ein Verfahren zur Verbesserung der TFT- Eigenschaften große Aufmerksamkeit.
- Fig. 1 zeigt den stapelartigen Aufbau einer bekannten Halbleiteranordnung gemäß der bekannten SOI-Technologie anhand einer beispielhaften schematischen Querschnittansicht: sowohl ein Sourcegebiet 2a als auch ein Draingebiet 2b sind zuvor auf einem Isolierfilm aufgebracht worden. Eine Halbleiterschicht 3 und ein Gate-Isolierfilm 4 werden dann auf der Oberseite der Gebiete, und anschließend eine Gate-Elektrode 5 auf der Oberseite des Gate-Isolierfilms ausgebildet.
- Ein derartiger Aufbau weist jedoch das Problem auf, daß sich die effektive Gatelänge stärker ändert und die überlappende Fläche zwischen Gate und Drain größer wird. In einer Halbleiteranordnung, bei der ein aktives Element und ein Treiberelement miteinander integriert sind, führt daher, wenn im Laufe des Herstellungsprozesses nicht vermieden werden kann, daß ein Teil der Halbleiterschicht 3 die Gate-Elektrode 5 wie bei der in Fig. 1 gezeigten TFT-Anordnung überlappt, dieser überlappende Abschnitt beim Treiben der Elemente zur Ausbildung einer parasitären Kapazität, was ein Treiben mit hoher Geschwindigkeit verhindert.
- Um derartige Probleme zu überwinden, ist die Anwendung eines Prozesses möglich, wie z.B. eines Selbstausrichtungsprozesses, der als ein bekannter IC-Prozeß gebräuchlich ist. In diesem Fall ist eine Halbleiteranordnung beispielsweise gemäß der schematischen Querschnittansicht in Fig. 2 aufgebaut. Die unmittelbare Anwendung des bekannten IC-Prozesses, wie z.B. der Selbstausrichtung, ist jedoch aufwendig und wegen der benötigten hohen Temperatur nicht für ein Glassubstrat geeignet. Dadurch entsteht als weiteres Problem die erhöhten Kosten des Halbleiters. Wie Fig. 2 zeigt, tritt als zusätzliches Problem eine horizontale Diffusion auf, da Ionenimplantation und Wärmediffusion auf die Halbleiterschicht 3 angewendet werden, um das Sourcegebiet 2a und das Draingebiet 2b auszubilden; dadurch kann die parasitäre Überlappungskapazität nicht eliminiert werden.
- Die Druckschrift JP-A-62 14472 offenbart ein Verfahren zur Herstellung einer Halbleiteranordnung wie es im Oberbegriff von Anspruch 1 beschrieben ist.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung vorzuschlagen, wodurch billige TFTs hergestellt werden können, die mit hohen Geschwindigkeiten betrieben werden können.
- Es soll ein Verfahren zur Herstellung einer Halbleiteranordnung gemäß Anspruch 1 vorgeschlagen werden.
- Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen beschrieben. Es zeigen:
- Fig. 1 und 2 schematische Querschnittansichten, die eine Halbleiteranordnung gemäß der bekannten SOI-Technologie darstellen, und
- Fig 3 bis 5 entsprechende schematische Querschnittansichten, die den erfindungsgemäßen Herstellungsprozeß einer Halbleiteranordnung beschreiben.
- Die Aufgabe der Erfindung wird durch ein Verfahren zur Herstellung einer Halbleiteranordnung gemäß den Ansprüchen gelöst.
- Um die oben genannte Halbleiterschicht mit Störstellen zu dotieren, werden gasenthaltende Störstellen, die als Störstellenquelle dienen, durch Bestrahlung mit Licht eingesetzt.
- Die Wellenlänge des bestrahlenden Lichts wird entsprechend dem Bandabstand des verwendeten Halbleiters, z.B. Si oder GaAs, gewählt. Wird z.B. Si für die Halbleiterschicht verwendet, so wird vorzugsweise Licht mit einer Wellenlänge nicht größer als die von blauem Licht verwendet, oder noch besser Ultraviolettstrahlen.
- Der wesentliche Punkt bei der Bestrahlung ist, daß Licht mit einer bestimmten Wellenlänge verwendet wird, so daß das Licht hauptsächlich in der Halbleiterschicht absorbiert wird und Störstellen in den vom Licht bestrahlten Abschnitt eindiffundieren.
- Auch wenn mit Licht fortlaufend bestrahlt werden kann, ist eine pulsartige Bestrahlung vorzuziehen, da dadurch ein Substrat mit einem ungenügenden Wärmewiderstand, wie insbesondere ein Glassubstrat, nicht beschädigt wird.
- Materialien, die nicht obiges Licht absorbieren und als Gate- Elektrode dienen können, werden als Gate-Elektrode eingesetzt. So können beispielsweise Metalle wie Alluminium und Wolfram oder Legierungen, die diese Metalle enthalten, verwendet. werden.
- Wie oben beschrieben ist es möglich, einen TFT durch einen Selbstausrichtungsprozeß herzustellen, ohne daß ein Hochtemperatur-Prozeßschritt durchgeführt werden muß. Dies ist möglich, da die Source- und Draingebiete durch die Bestrahlung mit Licht von der Substratunterseite her ausgebildet werden, dessen Wellenlänge so gewählt ist, daß das Licht in der obigen Halbleiterschicht absorbiert wird, vom Substrat jedoch nicht, während gleichzeitig Störstellen an der Oberfläche des Halbleiters aufgetragen werden.
- Da eine horizontale Störstellendiffusion kaum auftritt, kann somit erfindungsgemäß das Entstehen einer parasitären Kapazität vermieden werden, wodurch hohe Betriebsgeschwindigkeiten ermöglicht werden.
- Des weiteren erlaubt die Verwendung eines weit verbreiteten Glassubstrats die billigere Herstellung der Halbleiteranordnung.
- Nachstehend werden die bevorzugten Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.
- Es wird nachfolgend ein erfindungsgemäßes Verfahren beschrieben, bei dem gasenthaltende Störstellen durch Lichtbestrahlung eingeführt werden, um die Störstellen an einer Seite des Halbleiters eindiffundieren zu lassen.
- Es wird nun ein Ausführungsbeispiel gemäß einem Herstellungsprozeß unter Bezugnahme auf Fig. 3 bis 5 beschrieben.
- (1) Zuerst wird, wie in Fig. 3 gezeigt, mit Hilfe eines Spritzverfahrens 100 nm WSi&sub2; auf einem Quarzsubstrat 1 aufgetragen. Dann wird durch gebräuchliches photolitographisches Ätzen im WSi&sub2; eine Gate-Elektrode 3 ausgebildet.
- (2) Anschließend wird durch die Verwendung eines Plasma-CVD- Verfahrens SiH&sub4; mit N&sub2;O zur Reaktion gebracht, um einen 50 nm dicken SiO&sub2;-Film aufzutragen, der als Gate-Isolationsfilm 4 dienen wird.
- (3) Eine Halbleiterschicht 3 wird durch das Aufbringen von 100 nm dickem polykristallinen Silizium ausgebildet, dessen Störstellenkonzentration 1 x 10¹&sup5; atms/cm³ beträgt. Der Niederschlag vollzieht sich durch die Reaktion von SiH&sub4; mit PH bei 650ºC mit Hilfe eines CVD-Verfahrens.
- (4) Das obige Substrat 1 wird in einen Vakuumbehälter angeordnet, in dem der Druck auf 5 Torr durch Zufuhr von B&sub2;H&sub6; geregelt wird. Das Licht eines Eximer-Lasers (Wellenlänge 193 nm), in dem ArF-Gas verwendet wird, wird dann auf eine 10 X 10 mm große Fläche gebündelt. Das gebündelte Licht wird dann von der Unterseite des Substrats 1 her durch ein Quarzfenster des Vakuumbehälters gestraht (die Strahlungsrichtung ist in Fig. 4 durch einen Pfeil in der Mitte gekennzeichnet). Die Bestrahlung wird durchgeführt, indem die gesamte Substratfläche mit dem Licht abgetastet wird. Dadurch wird der vom Licht bestrahlte Teil der Halbleiterschicht erhitzt und Bor (B) wird als Störstelle nur in ein Sourcegebiet. 2a und in ein Draingebiet 2b eindiffundiert. Fig. 4 zeigt diesen Zustand.
- (5) Wie Fig. 5 zeigt, werden Isolationsfilme zwischen Schichten 8 mit Hilfe eines gewöhnlichen IC-Prozesse gebildet, und es werden Kontaktlöcher in den Source- und Draingebieten der Isolationsfilme zwischen den Schichten 8 ausgebildet.
- (6) Nachdem durch das Spritzverfahren AL-Si mit einer Dicke von 1000 nm aufgetragen worden ist, werden eine Source-Elektrode 9 und eine Drain-Elektrode 9 in der Al-Si-Schciht ausgebildet.
- (7) Abschließend wird als Schutzfilm 10 eine 700 nm dicke PSG- Schicht (Phosphosilikat-Glas) aufgetragen, womit die Herstellung eines TFT abgeschlossen ist.
- In den somit hergestellten Source- und Draingebieten des TFT beträgt die Störstellenkonzentration 1 x 10²¹ atms/cm³ und der Flächenwiderstand 30 X/ .
- Des weiteren besitzt das die Elektroden bildende Al-Si vorzugsweise ohmsche Leitereigenschaften.
- Wie beschrieben, ist es erfindungsgemäß möglich, die Source- und Draingebiete des TFT durch Selbstausrichtung aufgrund der Tatsache auszubilden, daß die Gebiete durch die sogenannte Laserdotierung gebildet werden, bei der die Unterseite des Substrats von Licht bestrahlt wird. Ebenso ist es möglich, TFTs ohne eine parasitäre Kapazität herzustellen, da keine horizontale Störstellendiffusion auftritt, wodurch hohe Betriebsgeschwindigkeiten ermöglicht werden.
- Gegenüber einem Ionenimplantationsverfahren, für das eine Hitzebehandlung erforderlich ist, kann außerdem der Herstellungsprozeß vereinfacht werden, da eine zur Aktivierung der injizierten Störstellen notwendige Hitzebehandlung nicht. notwendig ist und somit die Temperatur gesenkt werden kann. Zusätzlich kann der Herstellungsprozeß dadurch vereinfacht werden, daß im Gegensatz zur Laserdotierung, bei der die Substratunterseite mit Lichtbestraht wird, zur Herstellung eines Gate-Isolationsfilms kein Ätzvorgang erforderlich ist.
- Eine mit Licht bestrahlte Halbleiterschicht muß nicht notwendigerweise aus einem Polykristall bestehen, sondern kann auch amorph sein oder aus einem Einkristall bestehen, solange die gewünschte Störstellendotierung durch Lichtbestrahlung eingestellt wird.
Claims (10)
1. Verfahren zur Herstellung einer Halbleiteranordnung,
welches folgende Stufen umfaßt:
Bildung einer Gate-Elektrode (5) aus lichtabschirmendem
Material auf einer Oberfläche des Trägers (1);
Bildung eines Gate-Isolierfilms (4) auf dem Träger (1) und
der Gate-Elektrode (5);
Bildung einer Halbleiterschicht (3) auf dem
Gate-Isolierfilm (5);
Aussetzen der Halbleiterschicht (3) an eine Quelle für
Dotier-Verunreinigung; und Bestrahlen der Halbleiterschicht (3)
von der Trägerseite her mit Licht, während die
Halbleiterschicht (3) der Dotierbehandlung unterzogen wird und Bildung
von Regionen für die Dotier-Verunreinigungsguelle sowie
Auslaßregionen (2a, 2b) in der Halbleiterschicht, wobei diese
Stufe mit Licht einer derartigen Wellenlänge durchgeführt
wird, daß das Licht hauptsächtlich in der Halbleiterschicht
(3) anstelle in dem Träger absorbiert wird, so daß die
Regionen der Halbleiterschicht (3), die nicht durch die
Gate-Elektrode (5) von dem Licht abgeschirmt ist, erhitzt werden und
das Verunreinigungs-Dotiermittel aus der Quelle thermisch in
die Halbleiterschicht eindiffundiert wird unter Bildung der
Regionen für die Quelle und dem Auslaß (2a, 2b),
dadurch gekennzeichnet, daß die Stufe, in der die
Halbleiterschicht (3) der Dotierbehandlung ausgesetzt wird dadurch
ausgeführt
wird, daß die Halbleiterschicht (3) einer gasförmigen
Quelle aus dem Verunreinigungs-Dotiermittel ausgesetzt wird.
2. Verfahren nach Anspruch 1, wobei die Halbleiterschicht
(3) Silicium umfaßt.
3. Verfahren nach Anspruch 2, wobei Silicium in
polykristalliner Form vorliegt.
4. Verfahren nach einem der vorhergehenden Ansprüche 1 bis
3, wobei die Halbleiterschicht (3) Galliumarsenid umfaßt.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei
die Stufe der Bestrahlung intermittierend durchgeführt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei
die Wellenlänge nicht länger ist als die Wellenlänge von
blauem Licht.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei
der Träger (1) ein transparentes Glasmaterial ist.
8. Verfahren nach Anspruch 7, wobei das Glasmaterial
Quarzglas ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei
die Gate-Elektrode (5) entweder aus Aluminium (Al) oder
Wolfram (W) oder einer Legierung oder einer metallischen
Verbindung mit entweder Aluminium oder Wolfram besteht.
10. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die gasförmige Quelle B&sub2;H&sub6; ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1229085A JPH0391932A (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69006434D1 DE69006434D1 (de) | 1994-03-17 |
| DE69006434T2 true DE69006434T2 (de) | 1994-06-16 |
Family
ID=16886519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69006434T Expired - Fee Related DE69006434T2 (de) | 1989-09-04 | 1990-08-28 | Herstellungsverfahren einer Halbleiteranordnung. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5656511A (de) |
| EP (1) | EP0416798B1 (de) |
| JP (1) | JPH0391932A (de) |
| DE (1) | DE69006434T2 (de) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459763B1 (de) | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Dünnfilmtransistoren |
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US5640023A (en) * | 1995-08-31 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Spacer-type thin-film polysilicon transistor for low-power memory devices |
| FR2742878B1 (fr) * | 1995-12-20 | 1998-01-16 | Commissariat Energie Atomique | Detecteur de rayonnements ionisants ultra-mince et procedes de realisation d'un tel detecteur |
| KR100229676B1 (ko) * | 1996-08-30 | 1999-11-15 | 구자홍 | 셀프얼라인 박막트랜지스터 제조방법 |
| US6259099B1 (en) | 1996-12-18 | 2001-07-10 | Commissariat A L'energie Atomique | Ultra-thin ionizing radiation detector and methods for making same |
| US5963050A (en) | 1997-02-26 | 1999-10-05 | Xilinx, Inc. | Configurable logic element with fast feedback paths |
| US6107641A (en) * | 1997-09-10 | 2000-08-22 | Xerox Corporation | Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage |
| KR100269600B1 (ko) * | 1997-09-24 | 2000-10-16 | 김영환 | 박막트랜지스터의 제조방법 |
| US6348806B1 (en) | 1999-03-18 | 2002-02-19 | Motorola, Inc. | Method and apparatus for measuring gate leakage current in an integrated circuit |
| JP2001177097A (ja) * | 1999-12-10 | 2001-06-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタ及びその製造方法 |
| US7652359B2 (en) * | 2002-12-27 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Article having display device |
| EP1437683B1 (de) * | 2002-12-27 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Chipkarte und Buchhaltungssystem unter Verwendung der Chipkarte |
| US7566001B2 (en) | 2003-08-29 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | IC card |
| US7951632B1 (en) * | 2005-01-26 | 2011-05-31 | University Of Central Florida | Optical device and method of making |
| TWI279916B (en) * | 2005-01-31 | 2007-04-21 | Au Optronics Corp | TFT array substrate of a LCD, LCD panel and method of fabricating the same |
| KR101108177B1 (ko) * | 2010-07-07 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터의 ｌｄｄ 형성방법, 이를 이용한 박막 트랜지스터 및 유기 전계 발광 장치의 제조 방법 |
| CN109004058B (zh) * | 2018-07-11 | 2020-06-30 | 浙江大学 | 一种具有光学栅极的锗沟道场效应晶体管器件及其制造方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4459739A (en) * | 1981-05-26 | 1984-07-17 | Northern Telecom Limited | Thin film transistors |
| DE3279239D1 (en) * | 1981-07-27 | 1988-12-29 | Toshiba Kk | Thin-film transistor and method of manufacture therefor |
| JPS58170067A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPS58186949A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS5961183A (ja) * | 1982-09-30 | 1984-04-07 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| US4619034A (en) * | 1983-05-02 | 1986-10-28 | Ncr Corporation | Method of making laser recrystallized silicon-on-insulator nonvolatile memory device |
| JPH0693509B2 (ja) * | 1983-08-26 | 1994-11-16 | シャープ株式会社 | 薄膜トランジスタ |
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US4650524A (en) * | 1984-06-20 | 1987-03-17 | Sanyo Electric Co., Ltd | Method for dividing semiconductor film formed on a substrate into plural regions by backside energy beam irradiation |
| JPS6148979A (ja) * | 1984-08-17 | 1986-03-10 | Seiko Epson Corp | 多結晶シリコン薄膜トランジスタの製造方法 |
| JPH0682839B2 (ja) * | 1984-08-21 | 1994-10-19 | セイコー電子工業株式会社 | 表示用パネルの製造方法 |
| JPS61224364A (ja) * | 1985-03-28 | 1986-10-06 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法および製造装置 |
| JPH0691032B2 (ja) * | 1985-06-27 | 1994-11-14 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH0797565B2 (ja) * | 1985-07-12 | 1995-10-18 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS6281057A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 透明導電膜 |
| US4859908A (en) * | 1986-09-24 | 1989-08-22 | Matsushita Electric Industrial Co., Ltd. | Plasma processing apparatus for large area ion irradiation |
| JPS63115384A (ja) * | 1986-10-31 | 1988-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH07120635B2 (ja) * | 1986-12-26 | 1995-12-20 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS63167767A (ja) * | 1986-12-29 | 1988-07-11 | Masaaki Nishiyama | 魚卵の味そ漬け製造方法 |
| JPS63169767A (ja) * | 1987-01-07 | 1988-07-13 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US4849797A (en) * | 1987-01-23 | 1989-07-18 | Hosiden Electronics Co., Ltd. | Thin film transistor |
| JPH0622246B2 (ja) * | 1987-07-22 | 1994-03-23 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP2569076B2 (ja) * | 1987-09-25 | 1997-01-08 | マツダ株式会社 | 過給機付エンジンの点火時期制御装置 |
| JPH0266938A (ja) * | 1988-08-31 | 1990-03-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| AU5977190A (en) * | 1989-07-27 | 1991-01-31 | Nishizawa, Junichi | Impurity doping method with adsorbed diffusion source |
| JP3130906B2 (ja) * | 1989-12-01 | 2001-01-31 | セイコーインスツルメンツ株式会社 | 半導体内壁に対する不純物の注入方法 |
| JP2906260B2 (ja) * | 1989-12-01 | 1999-06-14 | セイコーインスツルメンツ株式会社 | Ｐｎ接合素子の製造方法 |
| JPH06214472A (ja) * | 1991-03-27 | 1994-08-05 | Canon Inc | 画像形成装置の転写装置 |
-
1989
- 1989-09-04 JP JP1229085A patent/JPH0391932A/ja active Pending
-
1990
- 1990-08-28 DE DE69006434T patent/DE69006434T2/de not_active Expired - Fee Related
- 1990-08-29 EP EP90309415A patent/EP0416798B1/de not_active Expired - Lifetime
-
1995
- 1995-03-06 US US08/400,009 patent/US5656511A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0416798B1 (de) | 1994-02-02 |
| DE69006434D1 (de) | 1994-03-17 |
| EP0416798A2 (de) | 1991-03-13 |
| EP0416798A3 (en) | 1991-06-05 |
| US5656511A (en) | 1997-08-12 |
| JPH0391932A (ja) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69006434T2 (de) | Herstellungsverfahren einer Halbleiteranordnung. | |
| DE69522370T2 (de) | SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung | |
| DE69127395T2 (de) | Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter | |
| DE69131570T2 (de) | Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung | |
| DE69032773T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE69126228T2 (de) | Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht | |
| DE69216311T2 (de) | Herstellung von einem Dünnschicht-Transistor | |
| DE3855765T2 (de) | Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE4421109C2 (de) | Verfahren zum Herstellen eines polykristallinen Halbleiterdünnfilms | |
| DE2618733C2 (de) | Halbleiterbauelement | |
| DE60034548T2 (de) | Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate | |
| DE69332511T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
| DE3587100T2 (de) | Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung. | |
| DE69131879T2 (de) | Lichtventil Vorrichtung | |
| DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
| DE3853351T2 (de) | Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht. | |
| DE2605830C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE10228518B4 (de) | Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays | |
| DE1544329A1 (de) | Verfahren zur Herstellung epitaxialer Schichten bestimmter Form | |
| DE3936677A1 (de) | Geschichtete halbleitervorrichtung und verfahren zu deren herstellung | |
| DE3419080A1 (de) | Verfahren zum herstellen eines feldeffekttransistors | |
| DE69520538T2 (de) | Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht | |
| DE69505461T2 (de) | Herstellungsverfahren für Dünnfilmtransistor mit obenliegendem Gate | |
| DE19904065A1 (de) | Verfahren zum Herstellen thermisch stabilen Silizids | |
| DE3112186A1 (de) | Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |