[go: up one dir, main page]

DE3587100T2 - Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung. - Google Patents

Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung.

Info

Publication number
DE3587100T2
DE3587100T2 DE8585111301T DE3587100T DE3587100T2 DE 3587100 T2 DE3587100 T2 DE 3587100T2 DE 8585111301 T DE8585111301 T DE 8585111301T DE 3587100 T DE3587100 T DE 3587100T DE 3587100 T2 DE3587100 T2 DE 3587100T2
Authority
DE
Germany
Prior art keywords
layer
manufacturing
semiconductor
reflective film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8585111301T
Other languages
English (en)
Other versions
DE3587100D1 (de
Inventor
Ryoichi Mukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59211703A external-priority patent/JPS6189621A/ja
Priority claimed from JP60006221A external-priority patent/JPS61166074A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE3587100D1 publication Critical patent/DE3587100D1/de
Publication of DE3587100T2 publication Critical patent/DE3587100T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung wenigstens eines aktiven Bereiches einer Halbleitervorrichtung, wobei dieses Verfahren auf der sogenannten SOI-(Halbleiter auf Isolator)-Technologie beruht, wobei im Besonderen ein nichtreflektierender Film für Laserstrahl-Bestrahlung verwendet wird.
  • Die SOI-Technologie hat steigendes Interesse gewonnen, weil sie günstige Möglichkeiten zur Herstellung integrierter Schaltkreise (ICs) mit erhöhter Durchbruchspannung zwischen isolierten Schaltkreiskomponenten, wie z. B. Transistoren usw., und auch erhöhte Arbeitsgeschwindigkeiten aufgrund verringerter parasitärer Kapazitäten zwischen den Schaltkreiskomponenten und einem Substrat bietet, auf dem die Schaltkreiskomponenten ausgebildet sind. Das hervorragende Merkmal der SOI- Technologie ist die Möglichkeit, dreidimensionale ICs herzustellen, die als das vielversprechendste Mittel angesehen werden, einen Durchbruch bezüglich Grenzen der Integrationsdichte konventioneller ICs zu erreichen.
  • In einem frühen Stadium der SOI-Technologie waren Bemühungen darauf gerichtet, eine rekristallisierte Zone in einer polykristallinen Halbleiterschicht, wie z. B. einer Polysiliziumschicht, zu schaffen, die so groß wie möglich ist. Dies führte zu Schwierigkeiten, eine korngrenzenfreie Zone an einem gewünschten Ort in der Halbleiterschicht auszubilden. Wenn in dem aktiven Bereich eines Transistors, der z. B. in einer rekristallisierten Zone ausgebildet ist, eine Korngrenze vorhanden ist, sind die charakteristischen Werte des Transistors mit regulären Transistoren nicht zu vergleichen, die auf Einkristall-Siliziumsubstraten hergestellt worden sind. Eine solche Korngrenze ist der Grund für vergrößerte Leckströme und Unterschiedlichkeit der Schwellenspannungen der Transistoren.
  • Die kürzlich erfolgte Entwicklung in der SOI-Technologie scheint auf selektive Rekristallisation einer amorphen oder polykristallinen Halbleiterschicht konzentriert zu sein. Das heißt, daß nur vorgegebene Zonen einer Halbleiterschicht, in denen eine aktive Komponente, wie z. B. ein Transistor, herzustellen ist, als einzelne Kristallinseln rekristallisiert sind. Obgleich ursprünglich zur Vergrößerung der Wirksamkeit einer Lichtstrahl-Bestrahlung zur Rekristallisation einer Halbleiterschicht vorgeschlagen, ist eine Beschichtung mit einem nichtreflektierenden Film als vorteilhaft beschrieben worden für eine solche selektive Rekristallisation, sofern sie in Streifenstruktur ausgeführt ist. (Colinge et al; Applied Physics Letters, Band 41, (1982) Seite 346). Bei diesem Verfahren sind quer angeordnete Streifen aus nichtreflektierendem Film auf einer amorphen oder polykristallinen Siliziumschicht gebildet worden. Ein Laserstrahl mit einem Durchmesser groß genug, um wenigstens zwei benachbarte Streifen zu überdecken, wird entlang der Mittellinie zwischen den Streifen abtastend geführt. Die Laserstrahlenergie ist so gesteuert, daß sie ein wenig oberhalb des niedrigsten Pegels liegt, der notwendig ist, die unbedeckte Zone der Siliziumschicht aufzuschmelzen. Damit kann ein gewünschtes konkaves Temperaturprofil in lateraler, seitlicher Richtung erzielt werden, und zwar dank der durch die Streifen des nichtreflektierenden Films bewirkten größeren Strahlabsorption. Dieses Verfahren wird nachfolgend mehr ins einzelne gehend beschrieben.
  • Die Fig. 1(a) und 1(b) sind schematische Darstellungen einer amorphen oder polykristallinen Siliziumschicht und streifenstrukturierter nichtreflektierender Filme, die aufeinander folgend auf einer amorphen isolierenden Schicht ausgebildet sind. Dabei ist Fig. 1(a) eine Aufsicht und Fig. 1(b) ein Schnitt entlang der Linie B-B aus Fig. 1(a).
  • Es wird nunmehr auf die Fig. 1(a) und 1(b) Bezug genommen. Eine amorphe oder polykristalline Siliziumschicht 22, die zu einem Einkristall zu rekristallisieren ist, ist auf einer amorphen isolierenden Schicht 21 abgeschieden. Ein nichtreflektierender Film aus Siliziumnitrid, Si&sub3;N&sub4;, ist auf der Siliziumschicht 22 ausgebildet. Dieser Film wird dann zu Streifenstrukturen 23 gemacht, wie dies die Fig. 1(a) und 1(b) zeigen. Falls die Dicke der nichtreflektierenden Filmstreifen 23 passend gesteuert ist, kann die Oberfläche der Siliziumschicht 22 in dem mittels eines Streifens 23 bedeckten Bereich eine Reflexion von angenähert 5% im Gegensatz zu 60% des unbedeckten Bereiches sein. Das Ergebnis ist, daß dann wenn ein Laserstrahl, z. B. ein Argon-Laserstrahl, mit einem Fleckdurchmesser größer als der Abstand zwischen den Streifen 23 bestrahlt wird, ein Temperaturverteilungsprofil in seitlicher, lateraler Richtung zu erhalten ist, wie es in Fig. 1(c) gezeigt ist. Diese laterale Richtung ist die Richtung entlang der Linie B-B der Fig. 1(a). Die Ordinate zeigt in Fig. 1(c) die Temperatur und die Abszisse die Position zwischen den Streifen 23 an. Wie dies in Fig. 1(c) gezeigt ist, ist die Temperatur T in der Mitte der Streifen 23 am niedrigsten.
  • Wenn man einen Laserstrahl entlang der Mittellinie zwischen den Streifen 23 in der Richtung, wie durch den Pfeil in Fig. 1(a) dargestellt, führt, verlaufen die Kanten der Rekristallisationsfront in der Siliziumschicht so, wie dies schematisch durch einen Kurvenzug 25 angezeigt ist, wobei sich dieser der Führung des abtastenden Laserstrahls entsprechend nach oben bewegt. Zwei Kurvenzüge 25 in Fig. 1(a) entsprechen Rekristallisationsfronten, die zu zwei verschiedenen Augenblicken vorliegen. Ein jeder der Kurvenzüge 25 gibt die Grenze zwischen fest und flüssig an und der Schmelzpunkt der Siliziumschicht 22 verläuft entlang des Kurvenzuges 25. Weil der Kurvenzug 25 (die Grenzlinie zwischen fest und flüssig) eine hinter der Frontkante gebogen verlaufende Krümmung hat, ist das Wachsen eines Kristallkorns, ausgehend von einem virtuellen Keim auf der Mittellinie, dominant, und es breitet sich schließlich über den Bereich zwischen den Streifen 23 aus. Das Ergebnis ist, daß die Korngrenzen zwischen dem oben erwähnten dominanten Korn und anderen subdominanten Körnern dazu veranlaßt sind, aus dem Bereich zwischen den Streifen auszuwandern und sich unter den Streifen 23 anzusammeln. Ein ähnliches konkav geformtes Temperaturprofil erhält man bei Verwendung eines ringförmigen Laserstrahls und erfolgreiche Rekristallisation wird in einer Polysiliziumschicht auf amorpher Schicht erzielt. (Kawamura et al; Applied Physics Letters, Band 40, (1982), Seite 394.)
  • Es ist berichtet worden, daß auf diese Weise durch Verwendung von nichtreflektierenden Filmstreifen eine einkristalline Zone mit 20·100um² (Quadratmikrometern) in einer Siliziumschicht auf amorpher isolierender Schicht hergestellt werden konnte. Der streifenstrukturierte nichtreflektierende Film erlaubt es dem Laserstrahl, wirksam und in seiner Form als rundem Strahl einfach zu sein. Die Methode mit streifenstrukturiertem nichtreflektierendem Film mindert jedoch unweigerlich die Freiheit hinsichtlich des Muster-Layout der Vorrichtung auf einer Halbleiterschicht.
  • Es sei nunmehr auf die Fig. 1(a) und 1(b) Bezug genommen. Wenn Vorrichtungen, wie z. B. Transistoren oder wenigstens aktive Bereiche der Vorrichtungen, sich jeweils in Zonen 26a und 26b der Halbleiterschicht 22 befinden, so kann eine der Vorrichtungen oder einer der aktiven Bereiche der Vorrichtung in einer einkristallinen Zone 26a ausgebildet werden, wohingegen eine andere bzw. ein anderer in einer Zone 26b ausgebildet sein kann, die infolge des oben beschriebenen Grundes nicht frei von Korngrenze ist. Da Korngrenzen für die Vorrichtung zu oben beschriebenen unerwünschten Beeinflussungen führen, kann das Muster-Layout der Vorrichtung nicht anders als auf die Zone zwischen den Streifen 23 aus nichtreflektierendem Film beschränkt werden. Das bedeutet, daß wahlfreies Layout der Vorrichtungen oder aktiven Bereiche der Vorrichtung im wesentlichen verhindert ist und daß die Vorrichtungen oder die aktiven Bereiche statt dessen in relativ methodischer Ordnung positioniert sein müssen. Das Ergebnis ist, daß die SOI-Technologie mit Streifen aus nichtreflektierendem Film für integrierte Schaltkreise (ICs) wie solche geeignet ist, die auf der Gate-Array-Methode beruhen, aber weniger geeignet ist für ICs, die wahlfreie Anordnung der Vorrichtungen wie in IC-Logikschaltungen fordern. Die Methode des lichtreflektierenden Filmstreifens beschränkt somit effiziente Nutzung der Halbleiterfläche in ICs, die auf der SOI-Technologie beruhen.
  • Weiterer Stand der Technik ist beschrieben in:
  • 1. The Patent Abstracts, Band 7 (1983), Nr. 88 E-170 (1233) beschreibt eine Struktur, die eine Öffnung in einem nichtreflektierenden SiO&sub2;-Film hat, der auf einer nichtkristallinen Silizium-Insel gebildet ist. Diese Insel wurde durch Mustergabe der nichtkristallinen Siliziumschicht auf SiO&sub2;-Film ausgebildet. Zuerst ist eine nichtkristalline Siliziuminsel hergestellt und danach wird auf dieser nichtkristallinen Siliziuminsel ein nichtreflektierender Film gebildet. Es wird dann die gesamte Insel zu einem Einkristall rekristallisiert.
  • 2. Aus Journal of Applied Physics, Band 55, Teil 1 (1984), Seiten 1607-1609 ist es bekannt, eine isolierende Schicht auf einem vorhandenen rekristallisierten Bereich auszubilden und eine Gate- Elektrode auf dieser isolierenden Schicht abzuscheiden.
  • 3. IEEE Device Letters, Band EDL4, Nr. 10 (1983), Seiten 366-368 gibt an, daß Vielfachschicht-nichtreflektierende-Beschichtungen im Zusammenhang mit Rekristallisation von Halbleitern bekannt sind. In Seite 367 ist beschrieben, daß im besonderen Schichten aus Siliziumdioxid, Siliziumnitrid und PSG abgeschieden worden sind, um nichtreflektierende Beschichtung zu bilden.
  • 4. Aus "Electronics International", Band 55, Nr. 9 (1982), Seiten 74-76 ist die Lehre bekannt, daß es für eine ausgewählte Transistorstruktur nur notwendig ist, das Halbleitermaterial zu tempern oder zu rekristallisieren, das der Kanal von Transistoren der zweiten Schicht wird (Seite 74).
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer speziellen integrierten Halbleiter-Schaltkreisvorrichtung anzugeben, das auf dem Prinzip der SOI-Technologie mit Verwendung eines nichtreflektierenden Films und Ausführung der Rekristallisation mittels Bestrahlung durch Lichtstrahl beruht, wobei das Layout solcher Vorrichtungen auf einer Halbleiterschicht im wesentlichen wahlfrei ist und wobei effektive Nutzung nichtrekristallisierter Halbleiterbereiche erreicht wird.
  • Desweiteren ist es Aufgabe der vorliegenden Erfindung, Transistoren mit isoliertem Gate auf der Basis dieser Technologie herzustellen, dies jedoch mit höherer Herstellungsausbeute bezüglich der Vorrichtung.
  • Die voranstehend genannten Aufgaben können dadurch gelöst werden, daß man integrierte Halbleiter-Schaltkreiselemente unter Verwendung einer nichtreflektierenden Schicht herstellt, die mit Öffnungen versehen ist, die jedoch keine Streifen sind. Das Herstellungsverfahren umfaßt die Schritte: (a) Erzeugen einer amorphen oder polykristallinen Halbleiterschicht auf einer amorphen isolierenden Schicht; (b) Erzeugen eines in Bezug auf einen Lichtstrahl nichtreflektierenden Films auf der Halbleiterschicht; (c) selektives Erzeugen von Öffnungen an jeweiligen Bereichen des nichtreflektierenden Films, wobei der Ort dieser Öffnungen durch das Layout der Vorrichtung vorgegeben ist; (d) mit dem Lichtstrahl einen Bereich der Oberfläche des nichtreflektierenden Films bestrahlen, wobei dieser Bereich wenigstens eine der Öffnungen einschließt, so daß die Halbleiterschicht in dieser Öffnung frei von Korngrenzen rekristallisiert; und (e) Erzeugen eines Halbleiter-Vorrichtungselementes oder aktiven Bereichs der Vorrichtung in der rekristallisierten Halbleiterschichtzone in der Öffnung, wobei das umgebende Halbleitermaterial, das die unvermeidlichen Leitungen der Vorrichtung enthält, polykristallin belassen wird. In Obereinstimmung mit diesem Verfahren wird der Kanalbereich eines Feldeffekttransistors mit isoliertem Gate (IG-FET) oder ein Metalloxid-Halbleitertransistor (MOS) ausschließlich in einer solchen rekristallisierten Halbleiterschichtzone in der Öffnung ausgebildet, wobei Source und Drain und deren Zuleitungen Teil des polykristallin verbleibenden Anteils der Halbleiterschicht sind.
    • KURZE BESCHREIBUNG DER FIGUREN
  • Die oben angegebenen und andere Aspekte und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden Beschreibung zu Ausführungsbeispielen mit Bezug auf die beigefügten Figuren beschrieben, die ein Teil derselben sind.
  • Fig. 1(a) und 1(b) sind schematische Darstellungen einer amorphen oder polykristallinen Siliziumschicht, die auf einer amorphen isolierenden Schicht ausgebildet ist, und von Streifen aus nichtreflektierender Schicht, die auf der Siliziumschicht ausgebildet sind, wobei Fig. 1(a) eine Aufsicht und Fig. 1(b) eine Schnittansicht entlang der Linie B-B der Fig. 1(a) zeigen;
  • Fig. 1(c) zeigt ein Temperaturverteilungsprofil, das in der Richtung entlang der Linie B-B der Fig. 1(a) zu erhalten ist;
  • Fig. 2(a) und 2(b) sind Aufsicht und vergrößerter Schnitt entlang der Linie B-B der Fig. 2(a), und zwar für eine Ausführungsform der vorliegenden Erfindung.
  • Fig. 3(a) ist eine schematische Aufsicht, die das Wachsen einer einzelnen rekristallisierten Zone, wie dies der vorliegenden Erfindung entspricht, zeigt;
  • Fig. 3(b) und 3(c) zeigen jeweilige Temperaturverteilungsprofile der Linien E-E und F-F aus Fig. 3(a);
  • Fig. 4(a) bis 4(g) zeigen Schnitte zu jeweiligen Verfahrensschritten der Herstellung gemäß der SOI-Technologie für eine Halbleitervorrichtung; und
  • Fig. 5(a) bis 5(d) zeigen eine noch andere Ausführungsform der vorliegenden Erfindung.
    • EINZELBESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSBEISPIELE
  • In Aufsicht ist in Fig. 2(a) und in vergrößertem Querschnitt in Fig. 2(b), mit dem Schnitt entlang der Linie B-B der Fig. 2(a), eine Ausführungsform der vorliegenden Erfindung gezeigt. In Fig. 2(b) ist als ein Substrat eine isolierende Schicht 4 aus SiO&sub2; mit einer Dicke von ungefähr 1 um gezeigt, die auf einem Siliziumwafer bzw. einer Siliziumscheibe 3 mittels z. B. thermischer Oxidation hergestellt ist. Eine Siliziumnitridschicht 5 und eine Polysiliziumschicht 6 mit einer jeweiligen Dicke 100 nm (1000 Å) und 400 nm (4000 Å) sind aufeinander folgend auf der SiO&sub2;-Schicht 4 z. B. mittels chemischer Dampfabscheidung bei Niederdruck (LPCVD) hergestellt. Die Polysiliziumschicht 6 ist diejenige Schicht, die dem späteren Rekristallisierungsverfahren unterworfen wird und die Siliziumnitridschicht 5 dient dem besseren Haften der Polysiliziumschicht 6 auf der SiO&sub2;-Schicht 4 nach erfolgter Rekristallisation. Eine SiO&sub2;-Schicht 7 mit etwa 30 nm (300 Å) Dicke ist mittels thermischer Oxidation der Oberfläche der Polysiliziumschicht 6 hergestellt und dann ist eine Siliziumnitridschicht 8 mit etwa 30 nm (300 Å) Dicke mittels z. B. LPCVD abgeschieden. Die SiO&sub2;-Schicht 7 und die Siliziumnitridschicht 8 bilden den nichtreflektierenden Film 2 der Fig. 2(a). Die Dicke des nichtreflektierenden Films 2 ist entsprechend der Wellenlänge des zur Rekristallisation verwendeten Laserstrahls und entsprechend dem Brechungsindex der Schichtmaterialien bestimmt. Der nichtreflektierende Film kann eine einzelne Schicht aus entweder SiO&sub2; oder Siliziumnitrid sein. Die Doppelschichtstruktur des nichtreflektierenden Films bietet jedoch noch nachfolgend beschriebene Vorteile.
  • Es sei wieder auf Fig. 2(a) Bezug genommen. Der nichtreflektierende Film 2 ist entsprechend dieser Ausführungsform der Erfindung mit im wesentlichen rechteckig geformten Öffnungen (Fenstern) 1a, 1b, 1c usw. versehen, und zwar anstelle der Streifenstruktur des Standes der Technik, wie sie in den Fig. 1(a) und 1(b) gezeigt ist. Eine jede der Öffnungen befindet sich an einer solchen Stelle, daß sie einer Zone der Vorrichtung entspricht (es ist dies die Zone, in der eine Vorrichtung, wie z. B. ein Transistor, oder der aktive Bereich, wie z. B. der Kanal des Transistors, ausgebildet ist). Die Abmessungen der Öffnung betragen z. B. 10·20 um.
  • Ein Lichtstrahl beispielsweise eines CW-Dauerstrich-Argon-Ionenlasers mit einer Ausgangsleistung von 8 bis 14 Watt wird über den nichtreflektierenden Film und die Polysiliziumschicht in den Öffnungen 1a, 1b, 1c usw. mit einer Geschwindigkeit von 5 cm/s hinweggeführt. Dies Darüberhinwegführen bzw. Abtasten mittels des Laserstrahls wird in der Weise ausgeführt, daß der Wafer bzw. die Scheibe 3 relativ zu dem feststehenden Strahl bewegt wird. Es kann dies auch umgekehrt geschehen. Der abtastende Spurabstand ist so gesteuert, daß er kleiner ist als der Durchmesser des Strahls D, so daß die Abtastspuren des Strahls sich einander überlappen. Ein bevorzugtes Oberlappungsverhältnis beträgt angenähert 70% des Strahldurchmessers. Der Strahldurchmesser D beträgt 80 bis 100 um, abhängig von der Breite der bestrahlten Fläche auf dem Substrat. Die Abmessung einer Öffnung beträgt 10 bis 20 um, wie dies schon erwähnt ist. Da der Strahl in Bezug auf die Öffnungen (4 bis 10 mal) größer ist und die Abtastgeschwindigkeit vergleichsweise zu der Abmessung der Öffnungen relativ hoch ist, ist davon auszugehen, daß die Polysiliziumschicht in jeder Öffnung mit einem Impuls eines feststehenden Strahls erhitzt wird. Wie im Voranstehenden bemerkt, sei darauf hingewiesen, daß der zur Rekristallisation verwendete Strahl nicht auf Laserstrahlung beschränkt ist, sondern daß auch anderer Energiestrahl, wie z. B. die fokussierte Emission einer Quecksilberlampe verwendet werden kann, sofern sie genügend hohe Energiedichte liefern kann.
  • Fig. 3(a) zeigt eine Aufsicht einer schematischen Darstellung des Wachsens einer einzelnen rekristallisierten Zone in einer Öffnung, z. B. der Öffnung 1a in Fig. 2(a). Die Fig. 3(b) und 3(c) zeigen Temperaturverteilungsprofile entlang der Linien E-E und F-F in Fig. 3(a). T ist darin die Temperatur und ist eine Koordinate, die senkrecht ist zu der jeweiligen der Achsen der Linien E-E und F-F. Es ist dies das Gleiche, das zum Stand der Technik mit streifenstrukturiertem nichtreflektiertem Film 2 mit Bezug auf die Fig. 1(a) bis 1(c) beschrieben ist. Die Temperatur T ist am niedrigsten in der Mitte der Öffnung 1a, und zwar sowohl für die E-E- und für die F-F-Richtung und sie steigt zum Rand der Öffnung 1a hin an, und zwar infolge der größeren Absorption des Laserstrahls durch den nichtreflektierenden Film 2. Das Ergebnis ist, daß die Rekristallisation der Polysiliziumschicht vom Nukleus bzw. Keim 9 der Mitte der Öffnung ausgeht, und zwar unmittelbar nach Ende der gepulsten Laserbestrahlung. Eine im wesentlichen isotrope Rekristallisation tritt auf und breitet sich aus, wie durch die Kreise 10 in Fig. 1(a) gezeigt ist. Schließlich erfüllt sie die Öffnung 1a. Auf diese Weise ist eine korngrenzenfreie einkristalline Siliziumzone in der Öffnung 1a herstellbar und das Gleiche gilt für die anderen Öffnungen.
  • Eine andere Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand der Fig. 4(a) bis 4(g) beschrieben, die Querschnitte jeweiliger Verfahrensschritte einer Halbleitervorrichtung beschreiben, die auf SOI-Technologie beruhen.
  • Bezugnehmend auf Fig. 4(a) wird eine isolierende SiO&sub2;-Schicht 12 mit einer Dicke von ungefähr 1 um auf einem Siliziumsubstrat 11 mittels thermischer Oxidation hergestellt. Dann wird eine amorphe oder polykristalline Siliziumschicht 13 mit einer Dicke von ungefähr 400 nm (4000 Å) auf der isolierenden Schicht 12 mittels CVD (chemische Dampfabscheidung) hergestellt. In der nachfolgenden Beschreibung dieses Ausführungsbeispiels steht eine Polysiliziumschicht für die Siliziumschicht 13. Die Polysiliziumschicht 13 wird dann mit vorgegebener Konzentration mit Bor, B, dotiert, und zwar als p-Dotierung und mittels Ionenimplantation. Die Polysiliziumschicht 13 erhält damit p-Typ-Leitfähigkeit.
  • Eine dünne SiO&sub2;-Schicht 121 mit einer Dicke von ungefähr 30 nm (300 Å) wird auf der Polysiliziumschicht 13 mittels thermischer Oxidation hergestellt. Dann wird eine Siliziumnitrid-(Si&sub3;N&sub4;)-Schicht 122 mit der Dicke von ungefähr 30 nm (300 Å) auf dem SiO&sub2;-Film 121 mittels CVD abgeschieden. Die SiO&sub2;-Schicht 121 und die Si&sub3;N&sub4;-Schicht 122 werden wie in Fig. 4(b) gezeigt mittels üblicher Photolithographie-Technik selektiv entfernt, so daß durch die Schichten hindurchgehende Öffnungen in vorgegebenen Bereichen Ach erzeugt sind. Ein jeder dieser Bereiche ist ein Vorrichtungsbereich, in dem ein Feldeffekttransistor mit isoliertem Gate (IG-FET) oder wenigstens der Kanal des Transistors auszubilden ist. In Fig. 4(b) ist nur eine Öffnung 123 dargestellt.
  • Die SiO&sub2;-Schicht 121 und die Si&sub3;N&sub4;-Schicht 122 bilden einen nichtreflektierenden Film 14 für die Laserstrahlung. Der nichtreflektierende Film kann entweder eine SiO&sub2;-Schicht oder Si&sub3;N&sub4;-Schicht, wie oben erwähnt, haben. Der in der Fig. 4(c) gezeigte doppelschichtige nichtreflektierende Film 14 läßt jedoch den Vorteil großen Unterschiedes hinsichtlich der Ätzrate für SiO&sub2; und Si&sub3;N&sub4; oder Silizium für Ätzmittel, wie z. B. Tetrafluorkohlenstoff-(CF&sub4;)-Gas und einer Flußsäure-(HF)-Lösung zu. Während eines Trockenätzprozesses zur Herstellung der Öffnung 123 spielt z. B. die SiO&sub2;-Schicht 121, die eine relativ niedrige Ätzrate verglichen mit derjenigen der Si&sub3;N&sub4;-Schicht 122 und der Polysilizium- Schicht 13 hat, eine Rolle als Ätzstoppschicht für ein Ätzgas, wie z. B. CF&sub4;, kann jedoch leicht mittels HF-Lösung entfernt werden, ohne auf die Polysiliziumschicht 13 einzuwirken. Auf diese Weise ist die Herstellung präziser Öffnungen 123 in dem nichtreflektierenden Film auf der Polysiliziumschicht 123 erleichtert.
  • Während das Substrat 11 auf etwa 450ºC in atmosphärischer Luft erhitzt wird, wird mit einem Laserstrahl LB, z. B. dem eines Argon-Ionenlasers, in der Richtung eines Pfeiles m die Polysiliziumschicht 13 durch den nichtreflektierenden Film 14 hindurch abgetastet, wie dies in Fig. 4(c) gezeigt ist. Es wird ein jeder der Anteile der Polysiliziumschicht 13 entsprechend dem Abtasten bzw. Einstrahlen des Laserstrahls einmal in den Schmelzzustand gebracht. Die der Öffnung 123 entsprechende Zone 113 rekristallisiert zu einem Einkristall. Die Bezugszeichen 103 und 203 bezeichnen in Fig. 4(c) eine Domäne, die in einen polykristallinen Zustand rekristallisiert ist und die sich in geschmolzenem Zustand befindet.
  • Die Intensität und die Abtastgeschwindigkeit des Laserstrahls LB werden so gesteuert, daß dies für das Aufschmelzen der Polysiliziumschicht 13 unterhalb des nichtreflektierenden Films 14 genügt, wobei der Film 14 die Reflexion der Oberfläche der Polysiliziumschicht 13 um ungefähr 5% vermindert, dies jedoch unzureichend ist, eine Polysiliziumschicht aufzuschmelzen, die allein eine Oberflächenreflexion von ungefähr 60% besitzt. (Das heißt, der Laserstrahl ist zu schwach, um die Polysiliziumschicht 13 in der Öffnung 123 bis zum Schmelzpunkt zu erwärmen, falls kein nichtreflektierender Film 14 um die Öffnung 123 herum vorgesehen ist.) Beispielshafte Bedingungen, die solchem Erfordernis genügen, sind folgende:
  • Laserausgangsleistung: 10 Watt
  • Laserstrahldurchmesser: 50 um
  • Abtastgeschwindigkeit: 5 cm/s.
  • Der Laserstrahldurchmesser ist voranstehend in Ausdrücken der Breite der geschmolzenen Zone einer polykristallinen Schicht definiert, die mit einem nichtreflektierenden Film dann beschichtet ist, wenn ein Laserstrahl darauf geworfen wird.
  • Mit der Bestrahlung durch den Laserstrahl unter den obigen Bedingungen beginnt eine Rekristallisation der Polysiliziumschicht 13 im Zentrum der Öffnung 123. Sie breitet sich darin aus, wie dies im Zusammenhang mit der Fig. 3(a) erläutert ist. Die Polysiliziumschicht 13 wird somit in der Öffnung 123 einkristallin. Gewünschte Rekristallisation zu einer einkristallinen Schichtzone tritt jedoch in der Umgebung der Polysiliziumschicht 13 unterhalb des nichtreflektierenden Films 14 nicht auf, wie dies oben schon erwähnt ist.
  • Obereinstimmend mit der Aufgabe der vorliegenden Erfindung kann eine Anzahl Öffnungen in einem nichtreflektierenden Film in wahlweise beliebiger Anordnung vorgesehen sein, die den Zonen entspricht, die eine jede für die darin herzustellende Vorrichtung oder den aktiven Bereich der Vorrichtung vorgesehen ist. Das Ergebnis ist, daß wenn ein Laserstrahl in der wie oben beschriebenen überlappenden Weise verwendet wird, die Kante des Laserstrahles gelegentlich über eine Öffnung hinweggeht, in der die Polysiliziumschicht bereits zum Einkristall kristallisiert worden ist. Die einkristalline Zone würde jedoch nicht wieder von dem Laserstrahl aufgeschmolzen werden, weil die dafür für eine einkristalline Zone erforderliche Energie um wieder den Schmelzpunkt zu erreichen, von dem nichtbestrahlten Seitenbereich der Öffnung nicht zugeführt wird. Nachdem die Polysiliziumschicht bei einer jeden Öffnung 123 korngrenzenfrei rekristallisiert worden ist (wobei ein jeder Umfangsbereich als polykristalline Schicht rekristallisiert ist), werden die den nichtreflektierenden Film 14 bildende Si&sub3;N&sub4;-Schicht 124 und die SiO&sub2;-Schicht 121 jeweils mittels einer heißen Phosphorsäurelösung und einer Flußsäurelösung entfernt. Die Polysiliziumschicht 13 wird dann in Inseln geformt, so daß eine jede Insel eine der einkristallinen Zonen 113 und entsprechend polykristallinen Umfangsbereich 103 umfaßt, wie dies in Fig. 4(d) gezeigt ist.
  • Die Oberfläche der Inseln wird thermisch oxidiert, so daß eine Gate-Oxid-Schicht 15 mit vorgegebener Dicke hergestellt ist, wie dies Fig. 4(e) zeigt. Darauffolgend wird eine Polysiliziumschicht mit einer Dicke von ungefähr 400 nm (4000 Å) auf der Insel mittels üblichen CVD-Verfahrens und selektivem Ätzen hergestellt, wobei für das Ätzen übliche photolithographische Technik angewendet wird, so daß eine Gate-Elektrode 16 auf der einkristallinen Zone 113 übrig bleibt.
  • Dem Vorangehenden nachfolgend wird eine hohe Konzentration an Dotierung, wie z. B. Arsen (As), in die Siliziumschicht 103 unter Verwendung der Polysilizium-Gate-Elektrode 16 als Maske ionenimplantiert. Daraufhin werden n&spplus;-Source- oder -Drain-Bereiche 17 und 18 einem Tempern bei einer Temperatur von 1050ºC nachfolgend hergestellt, wie dies in Fig. 4(f) gezeigt ist. Auf diese Weise ist eine Basisstruktur eines Feldeffekttransistors mit isolierendem Gate (IG-FET) oder ein MOS-Transistor auf der Basis der SOI-Technologie komplettiert.
  • Auf einer jeden Transistorstruktur wird eine isolierende Bedeckungsschicht 19 hergestellt. Diese isolierende Bedeckungsschicht 19 hat eine Dicke von ungefähr 800 nm (8000 Å). Sie wird dann mit Kontaktlöchern 100 versehen, durch die hindurch Anschlüsse an die Source- und Drain-Bereiche 17 und 18 mittels jeweiliger Verdrahtungsschichten 110 und 120 aus beispielsweise Aluminium hergestellt werden. Dies ist in Fig. 4(g) gezeigt. Falls PSG (Phosphorsilikatglas) als Schicht für die isolierende Bedeckungsschicht 19 verwendet wird, wird ein thermischer Prozeß (üblicherweise als Reflow-Prozeß bezeichnet) bei z. B. 1050ºC durchgeführt, der erforderlich ist, um scharfe Kanten der Kontaktlöcher 100 abzurunden.
  • Wie dies oben beschrieben ist, ist ein thermischer Prozeß mit einer Temperatur von etwa 1050ºC zum Tempern der ionenimplantierten Source- oder Drain-Bereiche 17 und 18 oder für den Reflow-Prozeß hinsichtlich der Kontaktlöcher 100 in einer PSG-Schicht erforderlich. Der thermische bzw. Erhitzungsprozeß mit solch hohen Temperaturen kann dazu führen, Diffusion von Dotierungen aus den Source- oder Drain-Bereichen 17 und 18 in die Einkristallzone 113 zu verursachen. Falls in der einkristallinen Zone eine Korngrenze vorhanden sein sollte, würde die Diffusion der Dotierung entlang der Korngrenze rascher vonstatten gehen und somit bekannte Probleme wie vergrößerte Leckströme, verschiedene Schwellen- Spannungen, Source/Drain-Durchbruchfehler usw. in der Vorrichtung auftreten, die in der rekristallisierten Halbleiterschichtzone hergestellt ist.
  • Mit der bekannten SOI-Technologie mit nichtreflektierendem Film ist es praktisch ausgeschlossen, eine Halbleiterschicht selektiv nur in Bereichen für eine Vorrichtung zu rekristallisieren. Korngrenzenfreie Zonen werden als Ergebnis unweigerlich groß erzeugt, um einen gewissen Grad an Freiheit in der Anordnung der Vorrichtungen zu haben. Dies führt zur Schwierigkeit in der Herstellung von und zu geringer Ausbeute an integrierten Halbleiterschaltkreisen auf der Basis der SOI-Technologie. Der vorliegenden Erfindung entsprechend ist es andererseits möglich, eine Halbleiterschicht in beliebigen Zonen, die den Vorrichtungsbereichen entsprechen, zu rekristallisieren, wie dies oben zu den Ausführungsbeispielen beschrieben ist. Als Ergebnis können kleine Halbleiterzonen selektiv frei von Korngrenzen hergestellt werden, wobei diese Zonen wenigstens den aktiven Bereich einer Vorrichtung, z. B. einen Kanalbereich eines IG-FET, aufnehmen können, wobei dies dem Layout entspricht. Entsprechend der vorliegenden Erfindung können somit IG-FETs, als Beispiel, in einem integrierten Halbleiterschaltkreis, hergestellt nach der SOI-Technologie, frei von den oben beschriebenen bekannten Problemen sein, die im Zusammenhang mit Korngrenzen stehen. Es können somit hochwertigere Eigenschaften und größere Herstellungsausbeute für integrierte Schaltkreise erreicht werden. Es ist ersichtlich, daß der gesamte Bereich einer Vorrichtung, eingeschlossen die Source- oder Drain-Bereiche eines IG-FET, beispielsweise, in einer korngrenzenfreien Zone nach der vorliegenden Erfindung hergestellt werden können, da die korngrenzenfreie Zone 10·20 um² groß sein kann.
  • Die Fig. 5(a) bis 5(d) zeigen eine weitere Ausführungsform der Erfindung. Eine polykristalline Halbleiterschicht 41, beispielsweise eine Polysiliziumschicht, mit einer Dicke von ungefähr 400 nm (4000 Å) wird auf einer isolierenden Schicht 40 hergestellt, die eine Dicke von ungefähr 1 um hat, und ein nichtreflektierender Film 42 mit einer Öffnung 421 wird auf der Polysiliziumschicht 41 hergestellt, wie dies die Fig. 5(a) zeigt. Der nichtreflektierende Film 42 kann eine Doppelschicht aus einer Si&sub3;N&sub4;-Schicht 422 und einer darunterliegenden SiO&sub2;- Schicht 423 sein, die eine jede eine Dicke von ungefähr 30 nm (300 Å) haben. In den Öffnungen 421 ist die Polysiliziumschicht 41 mittels einer Laserbestrahlung korngrenzenfrei rekristallisiert, wie dies zu den vorangegangenen Ausführungsbeispielen beschrieben ist. Die Oberfläche der Polysiliziumschicht 41 ist in der Öffnung 421 thermisch oxidiert, um eine SiO&sub2;-Schicht 411 einer Dicke von ungefähr 100 nm (1000 Å) herzustellen. Der nichtreflektierende Film 42 schützt um die Öffnung 421 die Polysiliziumschicht 41 gegenüber thermischer Oxidation.
  • Die Si&sub3;N&sub4;-Schicht 422 des nichtreflektierenden Films 42 wird mittels einer selektiven Ätze, wie heißer Phosphorsäurelösung, entfernt.
  • Die SiO&sub2;-Schicht 411 und die freigelegte SiO&sub2;-Schicht 423 (wie in Fig. 5(e) gezeigt) werden einem Trockenätzprozeß unterworfen, für den als Ätze z. B. CF&sub4;-Plasma benutzt wird. Die für das Wegätzen der 30 nm (300 Å) dicken SiO&sub2;-Schicht 423 notwendige Zeit beträgt ungefähr 40 s und die für das Wegätzen der 100 nm (1000 Å) dicken SiO&sub2;-Schicht 411 beträgt etwa 120 s. Die Oberfläche der Polysiliziumschicht 41 ist um die Öffnung 421 als erstes dem CF&sub4;-Plasma ausgesetzt und wird nachfolgend vollständig weggeätzt, ehe die verbliebene, ungefähr 70 nm (700 Å) dicke SiO&sub2;-Schicht 411 weggeätzt wird, wie dies in Fig. 5(c) gezeigt ist. Dies deshalb, weil die Ätzrate des Siliziums gegenüber dem CF&sub4;-Plasma ungefähr 100-fach größer ist als die des SiO&sub2;. Das Trockenätzen wird solange ausgeführt, bis die SiO&sub2;-Schicht 411 gerade entfernt ist und schließlich eine einkristalline Insel 412 des Siliziums auf der isolierenden Schicht 40 verblieben ist, wie dies die Fig. 5(d) zeigt. Auf diese Weise sind selbst justierte einkristalline Siliziuminseln mittels der SOI-Technologie der vorliegenden Erfindung zu erhalten.

Claims (11)

1. Herstellungsverfahren für eine Einkristall-Halbleitervorrichtung in einer polykristallinen oder amorphen Halbleiterschicht, mit den Verfahrensschritten: - Erzeugen einer amorphen oder polykristallinen Halbleiterschicht (13) auf einer amorphen, isolierenden Schicht (12); - Erzeugen eines nichtstrukturierten, für einen vorgegebenen Lichtstrahl nichtreflektierenden Films (14) über diese Halbleiterschicht (13) hinweg; - Selektives Erzeugen von Öffnungen (123) an vorgegebenen Steilen dieses nichtreflektierenden Films (14); - Bestrahlen eines Flächenbereichs der Oberfläche dieses nichtreflektierenden Films (14) mit dem Lichtstrahl, - wobei dieser Flächenbereich wenigstens eine dieser Öffnungen (123) einschließt, so daß die Halbleiterschicht (13) in dieser Öffnung (123) frei von Korngrenzen rekristallisiert, wohingegen übrige andere Anteile dieser Halbleiterschicht (13) polykristallin oder amorph bleiben; - Erzeugen des aktiven Bereichs dieser Halbleitervorrichtung in der rekristallisierten Halbleiterschicht innerhalb dieser Öffnung (123); und - Erzeugen von Source- und Drainbereichen (17, 18) dieser Halbleitervorrichtung, angrenzend an diese rekristallisierte Zone in diesen übrigen anderen Anteilen dieser Halbleiterschicht (13), wobei die Source- und Drainbereiche über diese rekristallisierte Zone hinweg einander gegenüberliegend sind.
2. Herstellungsverfahren nach Anspruch 1, bei dem dieser Halbleiter Silizium ist.
3. Herstellungsverfahren nach Anspruch 2, bei dem diese isolierende Schicht (12) eine Siliziumdioxid-Schicht ist.
4. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, bei dem dieser nichtreflektierende Film (14) eine Siliziumnitrid-Schicht (122) umfaßt.
5. Herstellungsverfähren nach Anspruch 4, bei dein dieser nichtreflektierende Film (14) außerdem eine darunterliegende Siliziumdioxid-Schicht (121) umfaßt.
6. Herstellungsverfahren nach einem der Ansprüche 1 bis 5, bei dem dieser Lichtstrahl ein Laserstrahl ist.
7. Herstellungsverfahren nach Anspruch 6, bei dem dieser Laserstrahl der Strahl eines Argonionenlasers ist.
8. Herstellungsverfahren nach Anspruch 1, bei dem man diesen Lichtstrahl über den nichtreflektierenden Film (14) derart hinweglenkt, so daß in diesen Öffnungen (123) Halbleiterbereiche aufeinanderfolgend rekristallisieren.
9. Herstellungsverfahren nach einem der Ansprüche 1 bis 8, mit dem weiteren Verfahrensschritt des Herstellens einer isolierten Gateelektrode auf der rekristallisierten Zone, die eine Gateelektrode (16) und eine weitere isolierende Schicht (15) umfaßt, die zwischen dieser Gateelektrode und dieser rekristallisierten Zone ausgebildet ist.
10. Herstellungsverfahren nach Anspruch 9, bei dem die weitere isolierende Schicht (15) eine Siliziumdioxid-Schicht ist, die mittels LPCVD (chemische Dampfabscheidung bei Niederdruck) hergestellt ist.
11. Herstellungsverfahren nach Anspruch 9, bei dem die Siliziumdioxid-Schicht mittels thermischer Oxidation der Oberfläche der rekristallisierten Zone dieser Halbleiterschicht (13) erzeugt ist.
DE8585111301T 1984-10-09 1985-09-06 Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung. Expired - Fee Related DE3587100T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59211703A JPS6189621A (ja) 1984-10-09 1984-10-09 半導体装置の製造方法
JP60006221A JPS61166074A (ja) 1985-01-17 1985-01-17 絶縁ゲ−ト型トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
DE3587100D1 DE3587100D1 (de) 1993-03-25
DE3587100T2 true DE3587100T2 (de) 1993-09-09

Family

ID=26340298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8585111301T Expired - Fee Related DE3587100T2 (de) 1984-10-09 1985-09-06 Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung.

Country Status (4)

Country Link
US (1) US5077233A (de)
EP (1) EP0178447B1 (de)
KR (1) KR900000561B1 (de)
DE (1) DE3587100T2 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) * 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JP2746301B2 (ja) * 1988-10-20 1998-05-06 キヤノン株式会社 半導体整流素子
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
DE4128333A1 (de) * 1991-08-27 1993-03-04 Fischer Armin Verfahren zum gettern von soi-schichten
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
CN1052568C (zh) * 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
JP3202362B2 (ja) * 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100465742C (zh) 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW281786B (de) * 1993-05-26 1996-07-21 Handotai Energy Kenkyusho Kk
US6875628B1 (en) 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
CN100358095C (zh) * 1993-12-02 2007-12-26 株式会社半导体能源研究所 半导体器件的制造方法
JP3195157B2 (ja) * 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
TW303526B (de) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100292048B1 (ko) 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100296110B1 (ko) 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
JP4076648B2 (ja) 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4008133B2 (ja) 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP3491571B2 (ja) * 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
KR100303142B1 (ko) 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
JPS5548926A (en) * 1978-10-02 1980-04-08 Hitachi Ltd Preparation of semiconductor device
JPS5617083A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS56115558A (en) * 1980-02-18 1981-09-10 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and manufacture thereof
JPS577926A (en) * 1980-06-18 1982-01-16 Fujitsu Ltd Manufacture of semiconductor device
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5799778A (en) * 1980-12-12 1982-06-21 Citizen Watch Co Ltd Thin-film transistor
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS58115851A (ja) * 1981-12-28 1983-07-09 Seiko Epson Corp 半導体装置の製造方法
FR2535528B1 (fr) * 1982-10-29 1986-01-17 Efcis Structure de circuit integre sur substrat isolant avec remblai isolant autour des ilots semi-conducteurs
JPS59228763A (ja) * 1983-06-10 1984-12-22 Seiko Epson Corp 半導体装置
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
US4686553A (en) * 1985-08-02 1987-08-11 General Electric Company Low capacitance amorphous silicon field effect transistor structure

Also Published As

Publication number Publication date
US5077233A (en) 1991-12-31
EP0178447A3 (en) 1988-02-03
EP0178447A2 (de) 1986-04-23
KR860003661A (ko) 1986-05-28
KR900000561B1 (ko) 1990-01-31
DE3587100D1 (de) 1993-03-25
EP0178447B1 (de) 1993-02-17

Similar Documents

Publication Publication Date Title
DE3587100T2 (de) Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung.
DE3249777C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3525396C2 (de)
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE69837054T2 (de) GASIMMERSIONSLASER-ERHITZUNGSMETHODE GEEIGNET ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN VON REDUZIERTER GRÖßE
DE3936677C2 (de)
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2410786C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2933849C2 (de)
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE10101900A1 (de) Halbleiterbauelement mit hoher Durchbruchspannung und Verfahren zu dessen Herstellung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69505461T2 (de) Herstellungsverfahren für Dünnfilmtransistor mit obenliegendem Gate
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2509585C3 (de) Halbleiterbauelement mit mehreren epitaktischen Halbleiterschichten, insbesondere Halbleiterlaser oder Feldeffektransistor, sowie Verfahren zu dessen Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee