JPH07120635B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07120635B2 JPH07120635B2 JP61315348A JP31534886A JPH07120635B2 JP H07120635 B2 JPH07120635 B2 JP H07120635B2 JP 61315348 A JP61315348 A JP 61315348A JP 31534886 A JP31534886 A JP 31534886A JP H07120635 B2 JPH07120635 B2 JP H07120635B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- semiconductor device
- diffusion
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 45
- 239000010409 thin film Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 15
- 229910052785 arsenic Inorganic materials 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- -1 phosphorus halide Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 28
- 238000005468 ion implantation Methods 0.000 description 11
- 239000007790 solid phase Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 150000004820 halides Chemical class 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、特に不純物
拡散層形成工程の改良をはかった半導体装置の製造方法
に関する。
拡散層形成工程の改良をはかった半導体装置の製造方法
に関する。
（従来の技術） 従来、半導体装置の製造における不純物導入方法には、
周知の技術としてイオン注入法や不純物含有物質からの
拡散を利用した固相拡散法等がある。前者は、シリコン
基板の表面にイオンを直接注入したのち、熱処理により
イオンを拡散させる方法であり、導入する不純物量を電
気的に正確に制御できると云う利点を有している。ま
た、後者は、シリコン基板上に不純物含有ガラス膜を披
着したのち、熱処理によりガラス膜中の不純物をシリコ
ン基板に拡散させる方法であり、比較的浅い拡散層を形
成できると云う利点を有しているが、工業的にはイオン
注入法ほど普及していない。
周知の技術としてイオン注入法や不純物含有物質からの
拡散を利用した固相拡散法等がある。前者は、シリコン
基板の表面にイオンを直接注入したのち、熱処理により
イオンを拡散させる方法であり、導入する不純物量を電
気的に正確に制御できると云う利点を有している。ま
た、後者は、シリコン基板上に不純物含有ガラス膜を披
着したのち、熱処理によりガラス膜中の不純物をシリコ
ン基板に拡散させる方法であり、比較的浅い拡散層を形
成できると云う利点を有しているが、工業的にはイオン
注入法ほど普及していない。
ところで、MOSトランジスタの製造工程では浅い接合
（拡散層）を形成する必要があり、例えば256KビットDR
AMは約0.25μｍの接合深さで作られている。さらに、今
後の実用化が期待される4MビットDRAM級では、0.1μｍ
以下の接合深さにする必要がある。このように素子の微
細化が進み、シリコン基板中の拡散層を益々浅くする必
要が生じている現在、イオン注入法及び固相拡散法に
は、以下に述べるような問題点がある。
（拡散層）を形成する必要があり、例えば256KビットDR
AMは約0.25μｍの接合深さで作られている。さらに、今
後の実用化が期待される4MビットDRAM級では、0.1μｍ
以下の接合深さにする必要がある。このように素子の微
細化が進み、シリコン基板中の拡散層を益々浅くする必
要が生じている現在、イオン注入法及び固相拡散法に
は、以下に述べるような問題点がある。
イオン注入法では、不純物原子を物理的にシリコン基板
に埋込むため、注入された不純物原子の分布はイオン注
入時の加速エネルギーに大きく依存する。浅い接合を作
るためには、浅いイオン注入分布を作る必要があり、そ
のためには低加速エネルギーでイオン打込みを行うこと
が重要である。しかし、低加速エネルギーでイオンを打
込む場合には、イオン流の制御が難しく、0.1μｍ以下
の接合深さを達成するのは困難である。また、イオン注
入した不純物は熱工程により活性化する必要があり、こ
の熱工程における不純物の拡散現象のため、拡散層はイ
オン注入直後よりも更に広がる。さらに、傾斜面にイオ
ン注入法により均一な拡散層を形成することは難しい。
最近、MOSキャパシタにおいて素子の微細化による容量
の減少を解決するため、シリコン基板に溝を掘り、その
側壁を利用してキャパシタを形成する技術が提案されて
いるが、イオン注入法ではこのような溝の側壁に不純物
を均一に導入することは極めて困難である。
に埋込むため、注入された不純物原子の分布はイオン注
入時の加速エネルギーに大きく依存する。浅い接合を作
るためには、浅いイオン注入分布を作る必要があり、そ
のためには低加速エネルギーでイオン打込みを行うこと
が重要である。しかし、低加速エネルギーでイオンを打
込む場合には、イオン流の制御が難しく、0.1μｍ以下
の接合深さを達成するのは困難である。また、イオン注
入した不純物は熱工程により活性化する必要があり、こ
の熱工程における不純物の拡散現象のため、拡散層はイ
オン注入直後よりも更に広がる。さらに、傾斜面にイオ
ン注入法により均一な拡散層を形成することは難しい。
最近、MOSキャパシタにおいて素子の微細化による容量
の減少を解決するため、シリコン基板に溝を掘り、その
側壁を利用してキャパシタを形成する技術が提案されて
いるが、イオン注入法ではこのような溝の側壁に不純物
を均一に導入することは極めて困難である。
一方、不純物ガラスを拡散源とする固相拡散法の場合、
次のような問題がある。即ち、不純物として一般に用い
られる硼素，砒素のいずれの場合もガラス中の拡散係数
はシリコン基板中の拡散係数より２桁以上も小さく、そ
のため固相拡散においてはガラス中の不純物拡散が律速
となる。従って、シリコン基板中への不純物導入量を十
分多くするためには、高温で拡散を行わねばならない。
この場合、結果としてシリコン中の拡散層が広がってし
まい、浅い接合を形成することは困難となる。
次のような問題がある。即ち、不純物として一般に用い
られる硼素，砒素のいずれの場合もガラス中の拡散係数
はシリコン基板中の拡散係数より２桁以上も小さく、そ
のため固相拡散においてはガラス中の不純物拡散が律速
となる。従って、シリコン基板中への不純物導入量を十
分多くするためには、高温で拡散を行わねばならない。
この場合、結果としてシリコン中の拡散層が広がってし
まい、浅い接合を形成することは困難となる。
（発明が解決しようとする問題点） このように従来方法では、イオン注入法及び固相拡散層
のいずれにあっても、表面濃度が十分高く且つ接合深さ
の十分浅い不純物層を制御性良く形成することは困難で
あった。
のいずれにあっても、表面濃度が十分高く且つ接合深さ
の十分浅い不純物層を制御性良く形成することは困難で
あった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、表面濃度が十分高く且つ接合深さの十
分浅い不純物拡散層を制御性良く形成することができ、
素子の高密度化及び高集積化等に寄与し得る半導体装置
の製造方法を提供することにある。
とするところは、表面濃度が十分高く且つ接合深さの十
分浅い不純物拡散層を制御性良く形成することができ、
素子の高密度化及び高集積化等に寄与し得る半導体装置
の製造方法を提供することにある。
［発明の構成］ （問題点を解決するための手段） 本発明の骨子は、基本的には固相拡散法であり、固相拡
散の拡散源として化学気相成長法（CVD法）により形成
した砒素（As），砒素（Ｂ），燐（Ｐ）等の薄膜を用い
ることにある。
散の拡散源として化学気相成長法（CVD法）により形成
した砒素（As），砒素（Ｂ），燐（Ｐ）等の薄膜を用い
ることにある。
即ち本発明は、半導体基板の表面に不純物拡散層を形成
する工程を含む半導体装置の製造方法において、前記半
導体基板の表面に拡散層を形成すべき領域を除いて拡散
マスクを形成したのち、As,B或いはＰのハロゲン化物を
原料ガスとして化学気相成長法により上記基板の露出部
分にAs,B或いはＰの薄膜を選択的に形成し、次いで熱処
理により前記半導体基板に上記薄膜からAs,B或いはＰを
拡散するようにした方法である。
する工程を含む半導体装置の製造方法において、前記半
導体基板の表面に拡散層を形成すべき領域を除いて拡散
マスクを形成したのち、As,B或いはＰのハロゲン化物を
原料ガスとして化学気相成長法により上記基板の露出部
分にAs,B或いはＰの薄膜を選択的に形成し、次いで熱処
理により前記半導体基板に上記薄膜からAs,B或いはＰを
拡散するようにした方法である。
（作用） イオン注入法には不純物拡散層の深さに限界があるが、
固相拡散においては原理的に形成される拡散層の限界は
ない。また、不純物含有ガラスを拡散源として用いる場
合と異なり、拡散すべき不純物からなる薄膜から直接的
に不純物を拡散しているので、低温で十分な不純物導入
量を拡散できる。従って、As,B,P等の薄膜からの固相拡
散を利用して、十分な不純物導入量で非常に浅い拡散層
を形成することが可能となる。また、固相拡散を利用し
たものであるから、傾斜面に対しても均一に不純物を導
入することが可能である。
固相拡散においては原理的に形成される拡散層の限界は
ない。また、不純物含有ガラスを拡散源として用いる場
合と異なり、拡散すべき不純物からなる薄膜から直接的
に不純物を拡散しているので、低温で十分な不純物導入
量を拡散できる。従って、As,B,P等の薄膜からの固相拡
散を利用して、十分な不純物導入量で非常に浅い拡散層
を形成することが可能となる。また、固相拡散を利用し
たものであるから、傾斜面に対しても均一に不純物を導
入することが可能である。
（実施例） 以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例方法に使用したCVD装置を示
す概略構成図である。図中11は真空容器であり、この容
器11内には基板ホルダー12により支持された被処理基板
13が収容されている。基板ホルダー12内には、被処理基
板13を加熱するためのヒータ14が設けられている。容器
11内にはガス導入口15から所定のガスが導入され、また
容器11内のガスはガス排気口16から排気されるものとな
っている。
す概略構成図である。図中11は真空容器であり、この容
器11内には基板ホルダー12により支持された被処理基板
13が収容されている。基板ホルダー12内には、被処理基
板13を加熱するためのヒータ14が設けられている。容器
11内にはガス導入口15から所定のガスが導入され、また
容器11内のガスはガス排気口16から排気されるものとな
っている。
一方、容器11の上方にはフラッシュランプ17が設けられ
ている。このフラッシュランプ17は、例えば出力1kwの
閃光管を複数本配置してなるものである。そして、フラ
ッシュランプ17からの光は、容器11の上面に設けた光導
入窓18を介して容器11内に導入され、被処理基板13の表
面に照射されるものとなっている。
ている。このフラッシュランプ17は、例えば出力1kwの
閃光管を複数本配置してなるものである。そして、フラ
ッシュランプ17からの光は、容器11の上面に設けた光導
入窓18を介して容器11内に導入され、被処理基板13の表
面に照射されるものとなっている。
次に、上記装置を用いたAs拡散層の形成工程について、
第２図を参照して説明する。
第２図を参照して説明する。
まず、第２図（ａ）に示す如くシリコン基板（半導体基
板）21の表面に素子分離のためのSiO2膜（拡散マスク）
22を形成した被処理基板13を用意し、これを前記第１図
に示すCVD装置の基板ホルダー12上に載置する。この状
態で、容器11内にAr或いはN2を導入し、基板温度を200
〜800℃に設定する。
板）21の表面に素子分離のためのSiO2膜（拡散マスク）
22を形成した被処理基板13を用意し、これを前記第１図
に示すCVD装置の基板ホルダー12上に載置する。この状
態で、容器11内にAr或いはN2を導入し、基板温度を200
〜800℃に設定する。
次いで、容器11内にH2ガスを10〜1000cc/min流し、基板
温度が上記温度で安定したら、AsF3ガスを0.1〜10cc/mi
nの流量で１〜３分流す。AsF3は、次の反応で下地Si原
子或いは水素によって還元され、これにより第２図
（ｂ）に示す如くAsの薄膜23がシリコン表面上のみに形
成された。
温度が上記温度で安定したら、AsF3ガスを0.1〜10cc/mi
nの流量で１〜３分流す。AsF3は、次の反応で下地Si原
子或いは水素によって還元され、これにより第２図
（ｂ）に示す如くAsの薄膜23がシリコン表面上のみに形
成された。
この時のAsの膜厚は、数Å〜約1000Åの範囲に制御でき
た。このようにシリコン表面にAs薄膜23を形成した基板
を、例えばN2雰囲気でフラッシュアニールにより600〜1
400℃の温度で１〜60分熱処理することにより、第２図
（ｃ）に示す如く接合深さ0.1μｍ以下のAs拡散層24を
形成することができた。より具体的には、As薄膜23を10
0Å形成した状態で、900℃の熱処理により接合深さ0.1
μｍの拡散層24を形成することができ、As薄膜23の膜厚
をより薄くするか熱処理温度を低くすることにより、0.
1μｍ以下の拡散層24を形成することができた。
た。このようにシリコン表面にAs薄膜23を形成した基板
を、例えばN2雰囲気でフラッシュアニールにより600〜1
400℃の温度で１〜60分熱処理することにより、第２図
（ｃ）に示す如く接合深さ0.1μｍ以下のAs拡散層24を
形成することができた。より具体的には、As薄膜23を10
0Å形成した状態で、900℃の熱処理により接合深さ0.1
μｍの拡散層24を形成することができ、As薄膜23の膜厚
をより薄くするか熱処理温度を低くすることにより、0.
1μｍ以下の拡散層24を形成することができた。
かくして本実施例方法によれば、AsF3を原料ガスとした
CVD法によりシリコン基板21上にAsの薄膜23を形成する
ことができ、その後に続くフラッシュアニールにより、
シリコン基板21の表面に浅いAs拡散層（ｎ型層）を形成
することができる。そしてこの場合、Asの導入量は十分
高く且つ均一であり、さらに接合深さ0.1μｍ以下と極
めて浅い接合深さを実現することができる。また、Asの
導入量は、薄膜23の厚さやフラッシュアニールの温度等
により制御性良く設定することができる。従って、MOS
トラジスタの製造に適用して浅い接合深さのソース・ド
レイン領域を形成することが可能となり、高密度・高集
積回路の製造に絶大なる効果を発揮する。
CVD法によりシリコン基板21上にAsの薄膜23を形成する
ことができ、その後に続くフラッシュアニールにより、
シリコン基板21の表面に浅いAs拡散層（ｎ型層）を形成
することができる。そしてこの場合、Asの導入量は十分
高く且つ均一であり、さらに接合深さ0.1μｍ以下と極
めて浅い接合深さを実現することができる。また、Asの
導入量は、薄膜23の厚さやフラッシュアニールの温度等
により制御性良く設定することができる。従って、MOS
トラジスタの製造に適用して浅い接合深さのソース・ド
レイン領域を形成することが可能となり、高密度・高集
積回路の製造に絶大なる効果を発揮する。
なお、MOSトランジスタの製造に適用する場合、第３図
（ａ）に示す如くシリコン基板31上に素子分離用酸化膜
32を形成し、ゲート酸化膜33を介してゲート電極34を形
成し、さらに側壁酸化膜35を形成した状態で、先と同様
にしてCVD法によるAs薄膜の形成、フラッシュアニール
を行う。これにより、第３図（ｂ）に示す如く、ソース
・ドレイン領域となる浅いAs拡散層（n+層）36,37を形
成することが可能となる。
（ａ）に示す如くシリコン基板31上に素子分離用酸化膜
32を形成し、ゲート酸化膜33を介してゲート電極34を形
成し、さらに側壁酸化膜35を形成した状態で、先と同様
にしてCVD法によるAs薄膜の形成、フラッシュアニール
を行う。これにより、第３図（ｂ）に示す如く、ソース
・ドレイン領域となる浅いAs拡散層（n+層）36,37を形
成することが可能となる。
第４図は本発明の他の実施例方法を説明するための断面
図である。なお、第２図と同一部分には同一符号を付し
て、その詳しい説明は省略する。
図である。なお、第２図と同一部分には同一符号を付し
て、その詳しい説明は省略する。
この実施例が先に説明した実施例と異なる点は、As薄膜
をシリコン表面のみに形成するのではなく、基板表面の
全面に形成することにある。即ち、前記第２図（ｂ）に
示すCVD工程において、AsF3流量を１〜100［cc/min］、
H2流量を100〜10000cc/min、基板温度を150〜800℃、堆
積圧力を0.01torr以上として、As薄膜23を形成した。こ
の場合、第４図に示す如く、シリコン上のみでなく、Si
O2膜22上にもAs薄膜が堆積し、基板表面全領域にAs薄膜
23を形成することができた。この基板を先と同じ条件で
熱処理しても0.1μｍ程度の浅い拡散層を形成すること
ができた。
をシリコン表面のみに形成するのではなく、基板表面の
全面に形成することにある。即ち、前記第２図（ｂ）に
示すCVD工程において、AsF3流量を１〜100［cc/min］、
H2流量を100〜10000cc/min、基板温度を150〜800℃、堆
積圧力を0.01torr以上として、As薄膜23を形成した。こ
の場合、第４図に示す如く、シリコン上のみでなく、Si
O2膜22上にもAs薄膜が堆積し、基板表面全領域にAs薄膜
23を形成することができた。この基板を先と同じ条件で
熱処理しても0.1μｍ程度の浅い拡散層を形成すること
ができた。
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記CVDのための原料ガスはAsF3に
限るものではなく、AsBr3,AsCl3或いはAsI3でも同様にA
s薄膜を堆積することができる。さらに、Asのハロゲン
化物に限るものではなく、Ｂ或いはＰのハロゲン化物を
用いることにより、B,Pの薄膜を形成することも可能で
ある。つまり、本発明はAsの拡散に限定されるものでは
なく、B,Pの拡散にも適用することができる。
ではない。例えば、前記CVDのための原料ガスはAsF3に
限るものではなく、AsBr3,AsCl3或いはAsI3でも同様にA
s薄膜を堆積することができる。さらに、Asのハロゲン
化物に限るものではなく、Ｂ或いはＰのハロゲン化物を
用いることにより、B,Pの薄膜を形成することも可能で
ある。つまり、本発明はAsの拡散に限定されるものでは
なく、B,Pの拡散にも適用することができる。
また、前記As薄膜を形成した後で、前記フラッシュアニ
ールを行う前に、該薄膜上にSiO2膜等を薄く形成してお
くことにより、薄膜からの気相拡散を少なくすることが
でき、これにより更に効率的にAsをシリコン中に拡散す
ることが可能となる。また、CVDの原料ガスとしてのAs,
B或いはＰのハロゲン化物に添加ガスを混合する場合、
この添加ガスとしてはAr,N2,H2等の少なくとも１種を選
択すればよい。さらに、拡散マスクはシリコン酸化膜に
限るものではなく、シリコン窒化膜等の他の絶縁膜を用
いることが可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
ールを行う前に、該薄膜上にSiO2膜等を薄く形成してお
くことにより、薄膜からの気相拡散を少なくすることが
でき、これにより更に効率的にAsをシリコン中に拡散す
ることが可能となる。また、CVDの原料ガスとしてのAs,
B或いはＰのハロゲン化物に添加ガスを混合する場合、
この添加ガスとしてはAr,N2,H2等の少なくとも１種を選
択すればよい。さらに、拡散マスクはシリコン酸化膜に
限るものではなく、シリコン窒化膜等の他の絶縁膜を用
いることが可能である。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
［発明の効果］ 以上詳述したように本発明によれば、CVD法により形成
したAs,B或いはＰの薄膜からシリコン等の半導体基板に
不純物を直接固相拡散するため、低温でも十分な不純物
量となり、表面濃度が高く接合深さの浅い不純物拡散層
を制御性良く形成することができる。従って、半導体素
子の高密度化及び高集積化に有効である。
したAs,B或いはＰの薄膜からシリコン等の半導体基板に
不純物を直接固相拡散するため、低温でも十分な不純物
量となり、表面濃度が高く接合深さの浅い不純物拡散層
を制御性良く形成することができる。従って、半導体素
子の高密度化及び高集積化に有効である。
第１図は本発明の一実施例方法に使用したCVD装置を示
す概略図、第２図は本発明の一実施例方法に係わる不純
物拡散工程を示す断面図、第３図は上記実施例方法をMO
Sトランジスタの製造に適用した例を示す断面図、第４
図は本発明の他の実施例方法を説明するための断面図で
ある。 11……真空容器、12……基板ホルダー、13……被処理基
板、14……ヒータ、15……ガス導入口、16……ガス排気
口、17……フラッシュランプ、18……光導入窓、21……
シリコン基板（半導体基板）、22……素子分離用酸化膜
（拡散マスク）、23……As薄膜、24……As拡散層。
す概略図、第２図は本発明の一実施例方法に係わる不純
物拡散工程を示す断面図、第３図は上記実施例方法をMO
Sトランジスタの製造に適用した例を示す断面図、第４
図は本発明の他の実施例方法を説明するための断面図で
ある。 11……真空容器、12……基板ホルダー、13……被処理基
板、14……ヒータ、15……ガス導入口、16……ガス排気
口、17……フラッシュランプ、18……光導入窓、21……
シリコン基板（半導体基板）、22……素子分離用酸化膜
（拡散マスク）、23……As薄膜、24……As拡散層。
Claims (7)
- 【請求項１】半導体基板の表面に拡散層を形成すべき領
域を除いて拡散マスクを形成する工程と、次いで砒素，
硼素或いは燐のハロゲン化物を原料ガスとして化学気相
成長法により前記基板表面の露出部分に砒素，硼素或い
は燐の薄膜を選択的に形成する工程と、次いで熱処理に
より前記基板に上記薄膜から砒素，硼素或いは燐を拡散
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】前記半導体基板はシリコン基板であり、前
記拡散マスクはシリコン酸化膜であることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 - 【請求項３】前記砒素，硼素或いは燐の薄膜は、前記基
板表面に露出する単結晶或いは多結晶シリコン表面のみ
に形成されることを特徴とする特許請求の範囲第２項記
載の半導体装置の製造方法。 - 【請求項４】前記砒素，硼素或いは燐の薄膜を形成する
際に、前記基板を加熱しておくことを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 - 【請求項５】前記原料ガスに、アルゴン，窒素，水素の
少なくとも１種を添加ガスとして混合したことを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方
法。 - 【請求項６】前記砒素，硼素或いは燐の薄膜を形成した
のち、前記熱処理する前に、基板表面にシリコン酸化膜
を形成することを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 - 【請求項７】前記熱処理により拡散する工程として、前
記基板表面に光を照射することを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61315348A JPH07120635B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61315348A JPH07120635B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63166220A JPS63166220A (ja) | 1988-07-09 |
| JPH07120635B2 true JPH07120635B2 (ja) | 1995-12-20 |
Family
ID=18064331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61315348A Expired - Lifetime JPH07120635B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120635B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0417456A3 (en) * | 1989-08-11 | 1991-07-03 | Seiko Instruments Inc. | Method of producing semiconductor device |
| EP0417457A3 (en) * | 1989-08-11 | 1991-07-03 | Seiko Instruments Inc. | Method of producing field effect transistor |
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| CA2031254A1 (en) * | 1989-12-01 | 1991-06-02 | Kenji Aoki | Doping method of barrier region in semiconductor device |
| EP0430274A3 (en) * | 1989-12-01 | 1993-03-24 | Seiko Instruments Inc. | Method of producing bipolar transistor |
| JP2906260B2 (ja) * | 1989-12-01 | 1999-06-14 | セイコーインスツルメンツ株式会社 | Ｐｎ接合素子の製造方法 |
| US5366922A (en) * | 1989-12-06 | 1994-11-22 | Seiko Instruments Inc. | Method for producing CMOS transistor |
| JP2920546B2 (ja) * | 1989-12-06 | 1999-07-19 | セイコーインスツルメンツ株式会社 | 同極ゲートｍｉｓトランジスタの製造方法 |
| JPH03256368A (ja) * | 1990-03-06 | 1991-11-15 | Seiko Instr Inc | 光電気変換半導体装置及びその製造方法 |
| EP0491976B1 (de) * | 1990-12-21 | 2000-10-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen |
| EP0505877A2 (en) * | 1991-03-27 | 1992-09-30 | Seiko Instruments Inc. | Impurity doping method with adsorbed diffusion source |
| US5753530A (en) * | 1992-04-21 | 1998-05-19 | Seiko Instruments, Inc. | Impurity doping method with diffusion source of boron-silicide film |
| US5491107A (en) * | 1993-01-21 | 1996-02-13 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| EP2311072B1 (en) | 2008-07-06 | 2013-09-04 | Imec | Method for doping semiconductor structures |
| JP6076615B2 (ja) | 2012-04-27 | 2017-02-08 | 東京エレクトロン株式会社 | 不純物拡散方法、基板処理装置及び半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533171A (en) * | 1976-06-30 | 1978-01-12 | Nec Corp | Impurity diffusion method |
| JPS5961183A (ja) * | 1982-09-30 | 1984-04-07 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPS60138974A (ja) * | 1983-12-27 | 1985-07-23 | Fuji Electric Corp Res & Dev Ltd | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
| JPS61145827A (ja) * | 1984-12-20 | 1986-07-03 | Sanyo Electric Co Ltd | 選択拡散方法 |
| JPS61156858A (ja) * | 1984-12-28 | 1986-07-16 | Nec Corp | 相補型ｍｏｓ電界効果トランジスタの製造方法 |
| JPS61185922A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | リンのド−ピング方法 |
| JPS61248276A (ja) * | 1985-04-26 | 1986-11-05 | Nec Corp | フロツピイデイスクのクリ−ニング機構 |
-
1986
- 1986-12-26 JP JP61315348A patent/JPH07120635B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63166220A (ja) | 1988-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198387A (en) | Method and apparatus for in-situ doping of deposited silicon | |
| JPH07120635B2 (ja) | 半導体装置の製造方法 | |
| US5366922A (en) | Method for producing CMOS transistor | |
| US5338697A (en) | Doping method of barrier region in semiconductor device | |
| JPS6367730A (ja) | 半導体基板に作られた溝に対するド−ピング方法 | |
| JPS63166219A (ja) | 半導体装置の製造方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JP2599556B2 (ja) | 高濃度ドープ領域を有する半導体装置の製造方法 | |
| JPH11150249A (ja) | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス | |
| US5702529A (en) | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate and apparatus for making the same | |
| US5783257A (en) | Method for forming doped polysilicon films | |
| JPS63175418A (ja) | 半導体装置用のドープされた多結晶質シリコン層 | |
| JPH0693452B2 (ja) | 枚葉式薄膜形成法および薄膜形成装置 | |
| JPH05326411A (ja) | 半導体装置およびその製造方法 | |
| EP0429885B1 (en) | Method of in-situ doping of deposited silicon | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| US7008852B2 (en) | Discontinuous dielectric interface for bipolar transistors | |
| US4725564A (en) | Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body | |
| US4210473A (en) | Process for producing a semiconductor device | |
| JPS6155250B2 (ja) | ||
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JP2926344B2 (ja) | 電界効果トランジスタの製造方法 | |
| US6784117B2 (en) | Method for manufacturing a semiconductor device | |
| JPS5935426A (ja) | 半導体装置の高濃度不純物拡散法 | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |