[go: up one dir, main page]

DE68921559T2 - Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht. - Google Patents

Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.

Info

Publication number
DE68921559T2
DE68921559T2 DE68921559T DE68921559T DE68921559T2 DE 68921559 T2 DE68921559 T2 DE 68921559T2 DE 68921559 T DE68921559 T DE 68921559T DE 68921559 T DE68921559 T DE 68921559T DE 68921559 T2 DE68921559 T2 DE 68921559T2
Authority
DE
Germany
Prior art keywords
substrate
silicon substrate
layer
semiconductor layer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68921559T
Other languages
English (en)
Other versions
DE68921559D1 (de
Inventor
Takashi Eshita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE68921559D1 publication Critical patent/DE68921559D1/de
Application granted granted Critical
Publication of DE68921559T2 publication Critical patent/DE68921559T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/035—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon carbide [SiC] technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Ausbildung einer Halbleiterschicht für die Herstellung von Halbleiterschaltkreisen in dieser Schicht. Sie bezieht sich speziell auf ein Verfahren zur Ausbildung einer epitaktisch aufgewachsenen Halbleiterschicht, die gegenüber einem Trägersubstrat elektrisch isoliert ist.
  • In jüngerer Zeit wächst die Nachfrage nach Halbleiteranordnungen, die unter den strengen Bedingungen hoher Temperatur oder starker Radioaktivität eingesetzt werden können. In dieser Hinsicht stellt die Industrie für Raumfahrtausrüstungen, Atomreaktoren, Maschinensteuerungen usw. besonders strenge Anforderungen. Als geeignetes Halbleitermaterial für die Herstellung von Schaltkreisen für diese Zwecke kommt Siliziumkarbid (SiC) in Betracht. Es ist bekannt, daß Silizium seine Halbleitereigenschaft bei etwa 200 ºC verliert, während Siliziumkarbid seine Halbleitereigenschaft bis zu einer Temperatur von mehr als 600 ºC beibehält. Verglichen mit gewöhnlichen Halbleitermaterialien besitzt SiC größere Beständigkeit gegenüber Radioaktivität.
  • Das Züchten großer Einkristallblöcke aus Siliziumkarbid ist jedoch schwierig. Man läßt es deshalb heteroepitaktisch auf einem Substrat wie z.B. Silizium aufwachsen. Zur Herstellung von Halbleiterschaltkreisen muß das heteroepitaktisch aufgewachsene SiC jedoch gegenüber dem Substrat isoliert sein. Die Isolierung ist insbesondere für die Herstellung von planaren Anordnungen, z.B. Feldeffekttransistoren (FET) von besonderer Bedeutung.
  • Die Isolierung von heteroepitaktisch aufgewachsenem Siliziumkarbid gegenüber dem Substrat geschieht üblicherweise folgendermaßen: Fig. 1 zeigt schematisch eine übliche Struktur eines SiC-Substrats. Eine nichtdotierte SiC-Schicht 2 mit einer Dicke von 3 bis 6 um ist auf einem Siliziumsubstrat 1 aufgewachsen. Auf dieser nichtdotierten SiC-Schicht 2 ist eine SiC-Schicht 3 eines gewünschten Leitfähigkeitstyps aufgewachsen. Die SiC- Schicht 3 ist gegenüber dem Siliziumsubstrat 1 durch die nichtdotierte SiC-Schicht 2 isoliert, die einen sehr hohen spezifischen Widerstand hat. Dieses Verfahren hat jedoch einige Nachteile. Zunächst dauert das Aufwachsen der recht dicken nichtdotierten SiC- Schicht 2 sehr lange. Außerdem sinkt der spezifische Widerstand des nichtdotierten Siliziumkarbids bei Temperaturen über 300 ºC. Somit geht die wichtige Eigenschaft von Siliziumkarbidanordnungen verloren, nämlich die Möglichkeit des Betriebs bei hohen Temperaturen. Weitere Details einer solchen Anordnung finden sich in der Literaturstelle "Low-Temperature Heteroepitaxy of β-SiC on Si (111) Substrates" von T. Eshita et al, Mat. Res. Soc. Symp. Proc. Vol. 116, 1988, Materials Research Society.
  • Ein weiteres Verfahren zur Isolierung einer SiC-Schicht gegenüber ihrem Siliziumsubstrat sieht die Verwendung eines pn-Übergangs von SiC vor, wie dies in Fig. 2 dargestellt ist. Man läßt nacheinander eine SiC-Schicht 4 vom n-Typ und eine SiC-Schicht vom p-Typ auf einem Siliziumsubstrat 1 aufwachsen. Durch den zwischen den beiden SiC-Schichten 4 und 5 ausgebildeten pn-Übergang ist die obere SiC-Schicht 5 gegenüber dem Substrat 1 isoliert. Da die Isolierwirkung des pn-Übergangs erst bei Temperaturen von mehr als 300 ºC verloren geht, kann dieses Verfahren auch zur Herstellung von Schaltkreisen verwendet werden, die bei hohen Temperaturen betrieben werden können.
  • In JAPANESE JOURNAL OF APPLIED PHYSICS Band 23, Nr. 10, Teil 2, Oktober 1984, S. L815 bis L817 ist ein weiteres Verfahren zur Herstellung einer Halbleiterschicht beschrieben, die gegenüber einem Halbleitersubstrat elektrisch isoliert ist. Die auf einem Substrat ausgebildete Schicht wird zunächst mit einem stützenden Substrat versehen, das mit einem Klebstoff, z.B. Epoxydharz, auf der Halbleiterschicht befestigt ist. Als nächster Schritt wird das Substrat entfernt und stattdessen ein anderes stützendes Substrat mit Klebstoff befestigt. Schließlich wird das erste Stützsubstrat zusammen mit dem Klebstoff entfernt, so daß die Halbleiterschicht frei liegt. Die Verwendung von Klebstoff hat jedoch nachteilige Wirkungen im Hinblick auf die Herstellung von Halbleiterschaltkreisen, z.B. von ICs, da der Herstellungsprozeß zur Ausbildung von Verdrahtungsschichten, Lagenisolierschichten usw. in der Regel Temperaturen von mehr als 400 ºC benötigt und nach der Fertigstellung der Schichtstruktur erforderlich ist. Eine derartige Epoxydharzschicht ist bei solch hohen Temperaturen nicht beständig. Außerdem läßt sich eine Epoxydharzschicht anders als eine SiO&sub2;-Isolierschicht nicht mit einer Dicke von nur wenigen Mikrometern herstellen.
  • Fig. 3 zeigt noch ein anderes Isolierverfahren. Bei diesem Verfahren läßt man eine SiC- Schicht 6 und eine Siliziumdioxid-(SiO&sub2;)-Schicht 7 nacheinander auf einem Siliziumsubstrat 1 aufwachsen, wie dies in Fig. 3(a) dargestellt ist. Es wird ein zweites Si-Substrat 1' vorbereitet und auf diesem durch thermische Oxidation eine SiO&sub2;-Schicht 7' erzeugt, wie dies in Fig. 3(b) dargestellt ist. Die Substrate werden so gestapelt, daß die SiO&sub2;-Schichten 7 und 7' einander zugewandt sind. Sodann wird zwischen die beiden Substrate 1 und 1' eine Impulsspannung angelegt, wie dies in Fig. 3(c) dargestellt ist. Durch diesen Prozeß haften die beiden SiO&sub2;-Schichten 7 und 7' aneinander und werden zu einer einzigen SiO&sub2;-Schicht 7. Danach wird das obere SiO&sub2;-Substrat 1 durch Ätzen oder Polieren entfernt, wie dies in Fig. 3(d) dargestellt ist.
  • Durch das in Fig. 3 dargestellte Verfahren wird die SiC-Schicht 6 gegenüber der SiO&sub2;- Schicht 7 isoliert. Die Isolierung der SiC-Schicht gegenüber dem zweiten Substrat 1' bleibt bis zu sehr hohen Temperaturen aufrechterhalten. Aber auch dieses Verfahren hat einen Nachteil. Und zwar ist die obere Fläche 8 der SiC-Schicht 6 in Fig. 3(d) diejenige Fläche, die mit dem entfernten Si-Substrat 1 (siehe Fig. 3(a)) direkten Kontakt hatte. Der heteroepitaktisch gewachsene SiC-Kristall enthält jedoch in dem dem Substrat benachbartem Teil zahlreiche Kristallunregelmäßigkeiten. Die SiC-Schicht 6 besitzt deshalb in der Nähe ihrer oberen Fläche 8 zahlreiche Kristallunregelmäßigkeiten, z.B. Versetzungen. Es ist daher schwierig, gute elektrische Kennwerte für die Schaltkreise zu erzielen, die in einer solchen SiC-Schicht ausgebildet werden, so daß die Ausbeute bei der Herstellung der Schaltkreise kleiner wird.
  • Es ist bekannt, daß die Dichte von Kristallunregelmäßigkeiten schnell abnimmt, wenn die Position in dem Kristall von der Grenzfläche zwischen dem neu aufgewachsenen Kristall und dem Substrat verschoben wird. So beträgt beispielsweise in einem SiC-Kristall, der heteroepitaktisch auf einem Siliziumsubstrat aufgewachsen ist, die Dichte der Kristallunregelmäßigkeiten in einem Bereich im Abstand von 0,2 um von der Oberfläche des Substrats etwa 1 x 10¹&sup0;/cm², und nimmt in einem Bereich im Abstand von 1 um von der Grenzfläche auf etwa 10&sup8;/cm² ab. Wenn es also möglich ist, einen Kristall zu verwenden, der in einigem Abstand von der Oberfläche, die beim Aufwachsen des Kristalls Kontakt mit dem Substrat hatte, gewachsen ist, ist das Problem der Kristallunregelmäßigkeiten beseitigt.
  • Es ist deshalb ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Siliziumkarbid-Schicht zur Verfügung zu stellen, die gegenüber dem Substrat isoliert ist und diese Isolierung bis zu einer Temperatur von mehr als 400 ºC beibehalten wird.
  • Ein weiteres Ziel der Erfindung besteht darin, ein Verfahren zur Ausbildung einer gegenüber ihrem Substrat isolierten Siliziumkarbid-Schicht anzugeben, die in dem Bereich, in dem Halbleiterschaltkreise hergestellt werden sollen, keine Kristallunregelmäßigkeiten aufweist.
  • Ein weiteres Ziel der Erfindung besteht darin, eine Siliziumkarbid-Schicht zur Herstellung von Halbleiterschaltkreisen zur Verfügung zu stellen, die bei einer Temperatur von mehr als 400 ºC betrieben werden kann.
  • Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleiterschicht anzugeben, die sich nur schwer als großer Einkristall auf einem isolierten Substrat herstellen läßt.
  • Diese Ziele werden dadurch erreicht, daß man über einem Substrat eine SiC-Schicht aufwachsen läßt, das Substrat von seiner der SiC-Schicht entgegengesetzten unteren Fläche her wegätzt, auf der unteren Fläche der SiC-Schicht, die mit dem weggeätzten Substrat Kontakt hatte, eine Isolierschicht aufwachsen läßt und auf der Isolierschicht ein zweites Substrat anbringt.
  • Gemäß vorliegender Erfindung läßt man auf einem ersten Siliziumsubstrat mit einer Dicke von etwa 500 um eine SiC-Schicht eines gewünschten Halbleitertvps bis zu einer gewünschten Dicke heteroepitaktisch aufwachsen. Das Substrat wird von einer Spannvorrichtung gehalten, und das erste Siliziumsubstrat wird von der der SiC-Schicht entgegengesetzten Seite her weggeätzt. Durch dieses Ätzen wird die untere Fläche der SiC- Schicht, die mit dem ersten Substrat Kontakt hatte, freigelegt, wobei der periphere Teil des Siliziumsubstrats zurückbleibt. Der verbleibende periphere Teil des Siliziumsubstrats wird zu einem Schutzring, der die sehr dünne SiC-Schicht trägt. Dann läßt man eine Siliziumdioxid-(SiO&sub2;)-Schicht genügender Dicke, vorzugsweise mit einer Dicke von etwa 1 bis 3 um, auf der unteren Fläche der SiC-Schicht mit einem Verfahren der chemischen Ablagerung aus der Dampfphase (CVD-Verfahren) aufwachsen. Man stellt ein zweites Siliziumsubstrat her, auf das die SiC-Schicht so aufgelegt wird, daß die SiO&sub2;-Schicht dem zweiten Siliziumsubstrat gegenüberliegt. Durch Anlegen einer Impulsspannung werden die SiC-Schicht und das zweite Siliziumsubstrat miteinander verbunden. Vorzugsweise wird eine Impulsspannung von etwa 600 Volt mit einer Impulsbreite von 200 ms und einem Impulsintervall von 500 ms für etwa 30 Minuten bei einer Temperatur zwischen 600 und 900 ºC angelegt.
  • Durch dieses Verfahren wird derjenige Teil der SiC-Schicht, der in der Nähe des (bereits weggeätzten) ersten Siliziumsubstrats ausgebildet wurde und der Kristallunregelmäßigkeiten enthält, von der oberen Fläche der SiC-Schicht in deren Tiefe verlegt. Und die obere Fläche der SiC-Schicht, die im Abstand von dem ersten Siliziumsubstrat gewachsen ist, ist auf der oberen Fläche des verbundenen Substrats freigelegt. Deshalb ist der Teil in der Nähe der oberen Fläche der SiC-Schicht frei von Kristallunregelmäßigkeiten, so daß in ihm die Halbleiterschaltkreise ausgebildet werden können.
  • Dieses Verfahren zur Ausbildung einer Halbleiterschicht ist nicht auf eine SiC-Schicht beschränkt sondern auch bei irgendwelchen anderen Halbleitermaterialien anwendbar. Besonders effektiv ist die Anwendung des Verfahrens bei der Ausbildung eines Substrats aus einem Material, das sich nur schwer als großer Einkristallblock herstellen läßt, z.B. Verbundhalbleiter der III-V- und II-VI-Gruppe.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung, den anliegenden Ansprüchen und den Zeichnungen.
  • Fig. 1 zeigt einen schematischen Querschnitt durch ein bekanntes Halbleitersubstrat, bei dem die SiC-Schicht gegenüber dem Substrat durch eine nichtdotierte SiC- Schicht isoliert ist,
  • Fig. 2 zeigt einen schematischen Querschnitt durch ein anderes bekanntes Halbleitersubstrat, bei dem die SiC-Schicht gegenüber dem Substrat durch einen pn- Übergang isoliert ist,
  • Fig. 3 zeigt schematisch die Struktur und die Verfahrensschritte zur Herstellung eines Halbleitersubstrats nach einem weiteren bekannten Verfahren, bei dem die SiC- Schicht gegenüber dem Substrat durch eine Siliziumdioxidschicht isoliert ist; dabei zeigen im einzelnen
  • Fig. 3(a) eine SiC-Schicht, die auf einem ersten Si-Substrat aufgewachsen und von einer SiO&sub2;-Schicht abgedeckt ist,
  • Fig. 3(b) ein zweites Siliziumsubstrat, auf dem eine SiO&sub2;-Schicht ausgebildet ist,
  • Fig. 3(c) das Verbinden der beiden Substrate durch Anlegen einer Impulsspannung in schematischer Darstellung,
  • Fig. 3(d) den Zustand, in dem das erste Siliziumsubstrat weggeätzt und die SiC-Schicht freigelegt ist;
  • Fig. 4 zeigt schematisch einen Querschnitt durch die Grundstruktur eines erfindungsgemäß ausgebildeten Substrats,
  • Fig. 5 zeigt schematisch Verfahrensschritte zur Herstellung eines Halbleitersubstrats gemäß der vorliegenden Erfindung; dabei zeigen im einzelnen
  • Fig. 5(a) einen Querschnitt in einem Zustand, in dem über einem ersten Siliziumsubstrat eine SiC-Schicht ausgebildet ist,
  • Fig. 5(b) den Zustand, in dem das Substrat von einer Spannvorrichtung gehalten, das erste Siliziumsubstrat von seiner Unterseite her weggeätzt und die Unterseite der SiC-Schicht freigelegt ist,
  • Fig. 5(c) den Zustand, in dem eine SiO&sub2;-Schicht auf der unteren Fläche der SiC-Schicht abgelagert und das Substrat aus der Spannvorrichtung herausgenommen ist,
  • Fig. 5(d) schematisch den Zustand, in dem das Substrat auf einem zweiten Siliziumsubstrat angeordnet und durch Anlegen einer Impulsspannung mit diesem verbunden ist und
  • Fig. 5(e) einen schematischen Querschnitt in dem Zustand, in dem in dem SiC-Substrat ein komplementärer Feldeffekttransistor ausgebildet ist.
  • In den Zeichnungen sind gleiche oder einander entsprechende Teile durch gleiche oder ähnliche Bezugszeichen gekennzeichnet.
  • Fig. 4 zeigt eine schematische Querschnittsdarstellung, in der die Grundstruktur eines erfindungsgemäß hergestellten Substrats gezeigt ist. Die SiC-Schicht 6 ist von dem Siliziumsubstrat 1' durch eine Siliziumdioxidschicht 7 isoliert. Deshalb ist die Isolierung der SiC-Schicht 6 bis zu einer Temperatur von mehr als 1000 ºC stabil. Diese Konfiguration des Substrats gleicht derjenigen von Fig. 3(d). Es gibt jedoch ausgeprägte Unterschiede zwischen beiden Substraten.
  • Zunächst ist die obere Fläche 8' der SiC-Schicht 6 gemäß der Erfindung eine Fläche, die keinen Kontakt mit dem Siliziumsubstrat hatte, auf dem die SiC-Schicht 6 aufgewachsen ist. Das Aufwachsen des SiC beginnt nämlich, wie weiter unten näher beschrieben, von der unteren Fläche 9 der SiC-Schicht 6 aus, so daß die obere Fläche 8' eine Fläche ist, die bei dem heteroepitaktischen Wachstumsprozeß der SiC-Schicht 6 zuletzt aufgewachsen ist. Die Kristallunregelmäßigkeiten, die durch eine Ungleichmäßigkeit der Gitterkonstante zwischen dem Substrat und dem gewachsenen Kristall auftreten, konzentrieren sich deshalb hauptsächlich in einem Bereich in der Nähe der unteren Fläche 9 der SiC-Schicht. Der obere Teil der SiC-Schicht 6, der von der unteren Fläche 9 der SiC- Schicht 6 Abstand hat, ist von derartigen Kristallunregelmäßigkeiten fast völlig frei. Dies ist der wichtigste Vorteil der vorliegenden Erfindung im Vergleich zu dem bekannten Substrat von Fig. 3(d), das in dem oberen Teil des Kristalls, der sich in der Nähe der oberen Fläche 8 der SiC-Schicht 6 befindet, zahlreiche Kristallunregelmäßigkeiten aufweist. Deshalb ist das SiC-Substrat gemäß vorliegender Erfindung zur Herstellung verschiedener Halbleiterschaltkreise sehr viel besser geeignet als irgendeines der Substrate nach dem Stand der Technik.
  • Zweitens wird das Substrat, wie in Fig. 4 erkennbar ist, an seiner Peripherie von einem Schutzring 10 gestützt. Deshalb ist das Substrat in den verschiedenen Halbleiterprozessen sehr leicht zu handhaben. Ohne einen solchen Schutzring ist das Substrat für die Handhabung zu dünn und zu zerbrechlich. Im Randbereich der SiC-Schicht 6, die über dem Schutzring 10 liegt, werden keine Halbleiterschaltkreise ausgebildet, weil dieser Teil nicht durch die Siliziumdioxidschicht 7 isoliert ist. Für den Halbleiterherstellungsprozeß ist dieser Randbereich jedoch sehr nützlich. So sind beispielsweise für die Maskenausrichtung in den einzelnen Prozeßschritten bei der Herstellung von Halbleiterschaltkreise verschiedene Marken erforderlich. Solche Marken werden auf diesen peripheren Teil über dem Schutzring 10 angebracht, während die Halbleiterschaltkreise in dem zentralen Teil ausgebildet werden, in dem die SiC-Schicht durch die Siliziumdioxidschicht 7 von dem Silikonsubstrat 1' isoliert ist.
  • Nachdem alle Prozesse zur Herstellung der Schaltkreise in dem SiC-Substrat abgeschlossen sind, kann der Schutzring 10 durch Ätzen oder einfaches Abbrechen des schmalen Zwischenteils 11 zwischen dem zentralen Teils des Substrats und dem Schutzring 10 entfernt werden. Das Abbrechen ist leicht möglich, indem man einfach den Schutzring 10 gegen das Siliziumsubstrat 1' nach unten drückt. Der zentrale Teil der SiC-Schicht wird durch dieses Brechen niemals beeinträchtigt, da die SiC-Schicht 6 und die SiO&sub2;-Schicht 7 nur eine Dicke von beispielsweise 1 bis 2 um haben, also sehr dünn sind und der Lückenbereich eine Breite von weniger als 1 mm hat, also sehr schmal ist und die SiC-Schicht fest an dem Siliziumsubstrat 1 haftet.
  • Als nächstes sei die erfindungsgemäße Herstellung eines solchen SiC-Substrats beschrieben. Zunächst stellt man ein erstes Siliziumsubstrat 1 z.B. mit einer Dicke von 500 um und einem Durchmesser von 10 cm her. Wie in Fig. 5(a) dargestellt, wird eine SiC- Schicht 6 eines gewünschten Leitfähigkeitstyps und einer Dicke von beispielsweise 300 nm bis 1 um heteroepitaktisch durch chemische Ablagerung aus der Dampfphase (CVD) aufgebracht. Der Leitfähigkeitstyp und der spezifische Widerstand der aufgewachsenen SiC-Schicht 6 wird gesteuert durch das Einstellen der Gehalte an PH&sub3;, B&sub2;H&sub6;, Al(CH&sub3;) usw., die während des CVD-Prozesses zugeführt werden. Da es sich hier um einen herkömmlichen Prozeß ohne explizite Relevanz für die Erfindung handelt, wird zur Vereinfachung der Darstellung auf eine weitere Beschreibung verzichtet. Eine nähere Erläuterung findet sich beispielsweise in der oben erwähnten Literaturstelle von Eshita et al oder in "Heteroepitaktisch β-SiC on Si" von Y. Furumura et al, S. 1255-1260, Solid-state Science and Technology, Mai 1988. Jour. Electrochem. Soc.
  • Aufgrund der Tatsache, daß die SiC-Schicht 6 auf dem ersten Siliziumsubstrat 1 aufgewachsen ist, weist der Teil in der Nähe der unteren Fläche 9, die mit dem ersten Siliziumsubstrat 1 Kontakt hatte, zahlreiche Kristallunregelmäßigkeiten auf, während der obere Teil der SiC-Schicht 6, der sich in der Nähe der oberen Fläche 8' befindet, von solchen Kristallunregelmäßigkeiten frei ist. Das in Fig. 5(a) dargestellte Substrat wird in eine Spannvorrichtung 12 eingesetzt, wie sie in Fig. 5(b) dargestellt ist. Fig. 5(b) zeigt einen schematischen Querschnitt durch die Spannvorrichtung, die das Substrat hält. Die Spannvorrichtung 12 ist aus Teflon (Polyterafluorethylen-Harz) hergestellt und besteht aus einer Kappe 12a, einer Bodenschraube 12b und einem Maskierring 12c. Die Kappe 12a hat die Form eines flachen Zylinders mit einem ebenen Boden, dessen Durchmesser groß genug ist, um das Substrat darin zu halten. Die Höhe der Kappe beträgt beispielsweise 10 mm, ihr Außendurchmesser 12 cm und ihr Innendurchmesser 11 cm. Der flache Boden 13 der Kappe ist etwa 5 mm dick. Die Innenfläche der Zylinderkappe 12a ist mit einem Gewinde versehen, mit dem die Bodenschraube 12b in Eingriff steht. Die Bodenschraube 12b hat ebenfalls die Form eines flachen Zylinders mit einem ebenen Boden, dessen Höhe etwa 10 mm beträgt. Im Zentrum des ebenen Bodens der Bodenschraube 12b befindet sich ein Loch. Die Dicke des Bodens der Bodenschraube beträgt etwa 8 mm. Der Durchmesser des Loches ist beispielsweise 8 cm groß. Deshalb hat die Bodenschraube 12b L-förmigen Querschnitt, wie dies in Fig. 5(b) dargestellt ist. Der Maskierring 12c besteht aus einer Scheibe mit einer Dicke von etwa 3 mm. Ihr Außen- und Innendurchmesser entsprechen dem Innendurchmesser der Bodenschraube 12b bzw. dem Durchmesser des Lochs in der Bodenschraube.
  • Das Substrat wird von der Spannvorrichtung 12 so gehalten, daß die obere Fläche 8' der SiC-Schicht 6 der inneren Bodenfläche der Kappe 12a gegenüberliegt und von der Bodenschraube 12b und dem Maskierring 12c gegen diese gedrückt wird, wie dies in Fig. 5(b) dargestellt ist. Wenn das Substrat in der Spannvorrichtung 12 gehalten wird, verdeckt der Maskierring 12c den peripheren Teil des ersten Siliziumsubstrats, und die Oberfläche des Substrats ist mit Ausnahme der Bodenfläche des ersten Siliziumsubstrats 1, die von dem Loch des Maskierrings 12c freigegeben wird, gegenüber der Umgebung abgeschirmt.
  • Die Spannvorrichtung, die das Substrat trägt, wird dann in ein Ätzmittel eingetaucht, und das erste Siliziumsubstrat 1 wird von seiner Bodenfläche her weggeätzt, bis die untere Fläche 9 der SiC-Schicht 6 freigelegt ist. Fig. 5(b) zeigt den Zustand, in dem das erste Siliziumsubstrat 1 bis auf den von dem Maskierring 12c abgedeckten peripheren Teil weggeätzt ist. Als wirksames Ätzmittel für diesen Ätzprozeß wird eine Mischung aus Flußsäure (HF), Salpetersäure (HNO&sub3;) und Essigsäure (CH&sub3;COOH) verwendet.
  • Wenn die Spannvorrichtung 12 herausgenommen wird, ist von dem ersten Siliziumsubstrat 1 der periphere Teil übrig und bildet den Schutzring 10. Anschließend wird die untere Fläche 9 der SiC-Schicht 6 mit einer Siliciumdioxidschicht abgedeckt. Es empfiehlt sich, eine erste SiO&sub2;-Schicht 14a mit einer Dicke von 50 bis 500 nm durch thermische Oxidation über der gesamten Oberfläche des Substrats auszubilden und dann eine zweite SiO&sub2;-Schicht 14b mit einer Dicke von 1 bis 3 um auf der Unterseite des ersten Siliziumsubstrats 1 durch einen CVD-Prozeß abzulagern. Das Aufwachsen der zweiten SiO&sub2;- Schicht 14b kann auch durch irgendein anderes Verfahren, z.B. durch Plasmagasablagerung erfolgen. Dadurch wird die SiO&sub2;-Schicht 14 dicht auf der unteren Fläche der SiC- Schicht 6 ausgebildet, wie dies in Fig. 5(c) dargestellt ist. Die SiO&sub2;-Schicht 14a' über der oberen Fläche 8' der SiC-Schicht 6 kann in diesem Stadium entfernt werden, besser ist es jedoch, sie als Schutz für die SiC-Schicht 6 zu belassen, bis in der SiC-Schicht in einem späteren Prozeß ein Schaltkreis ausgebildet wird. In den Darstellungen der folgenden Verfahrensschritte in Fig. 5(d) und 5(e) ist die obere SiO&sub2;-Schicht 14a' zur Vereinfachung der Darstellung weggelassen.
  • Es wird ein zweites Siliziumsubstrat 1' mit einer Dicke von etwa 500 um hergestellt, dessen Durchmesser geringfügig kleiner ist als der Innendurchmesser des Schutzrings 10. Auf dieses zweite Substrat 1' wird das in Fig. 5(c) dargestellte Substrat so aufgelegt, daß die SiO&sub2;-Schicht 14 das zweite Siliziumsubstrat 1' berührt. Anschließend wird für etwa 30 Minuten bei einer Temperatur von 600 bis 900 ºC zwischen der SiC-Schicht 6 und dem zweiten Siliziumsubstrat 1' eine Impulsspannung von etwa 600 Volt mit einer Impulsbreite von 200 ms und einem Impulsintervall von 500 ms angelegt, wie dies in Fig. 5(d) dargestellt ist. Hierdurch werden das zweite Siliziumsubstrat 1' und das SiC- Substrat 6, zwischen denen sich die Siliziumdioxidschicht 14 befindet, fest verbunden. Anschließend wurde das Substrat für etwa 30 Minuten bei etwa 1100 C getempert. Ein solcher Verbindungsprozeß ist heute allgemein bekannt, so daß sich eine nähere Beschreibung erübrigt. Weitere Einzelheiten sind jedoch beispielsweise in "Soft Error Rate of 64 K SOI-DRAM" von H. Gotou et al, 870 IEDM 87, IEEE, 1987. Damit ist das in Fig. 4 dargestellte SiC-Substrat fertiggestellt.
  • In Fig. 5(e) ist eine Anwendung des erfindungsgemäß hergestellten SiC-Substrats dargestellt. Die Zeichnungsfigur zeigt schematisch einen Querschnitt durch eine Anzahl von komplementären Feldeffekttransistoren, die in einer SiC-Schicht 15 gemäß vorliegender Erfindung ausgebildet sind. In einer p-SiC-Schicht 15, die nach dem Verfahren gemäß vorliegender Erfindung hergestellt ist, wird ein n-Graben 16 ausgebildet. Dieser n-Graben 16 ist von dem p-Substrat 1 durch eine SiO&sub2;-Schicht 17 isoliert. Mit 18 und 19 sind Gate- Oxidschichten bezeichnet, die an entsprechenden Positionen von n-Kanal- und p-Kanal- Feldeffekttransistoren ausgebildet sind. Mit 20, 21 und 22, 23 sind Source- bzw. Drain- Regionen der n-Kanal- und p-Kanal-Feldeffekttransistoren bezeichnet, mit 24, 25 die jeweiligen auf den Gate-Oxidschichten ausgebildeten Gate-Elektroden. Diese Struktur entspricht herkömmlichen Strukturen, so daß eine weitere Beschreibung entfallen kann. Fig. 5(e) stellt lediglich ein Anwendungsbeispiel dar und besitzt für die vorliegende Erfindung keine explizite Relevanz.
  • Feldeffekttransistoren, die unter Verwendung eines erfindungsgemäß ausgebildeten SiC-Substrats hergestellt sind, arbeiteten bis zu einer Temperatur von mehr als 400 ºC zufriedenstellend. Mit irgendeinem SiC-Substrat, das nach einem Verfahren nach dem Stand der Technik hergestellt ist, wäre die Herstellung solche Schaltkreise nicht möglich.
  • Die vorangehende Offenbarung bezog sich auf eine Anwendung zur Herstellung einer SiC-Schicht auf einem isolierten Siliziumsubstrat. Für den einschlägigen Fachmann ist jedoch ohne weiteres erkennbar, daß das Verfahren auch dann anwendbar ist, wenn auf einem isolierten Substrat eine Schicht aus anderen Materialien ausgebildet werden soll, die sich nur schwer als große Kristalle herstellen lassen, z.B. Galliumarsenid und III-IV- oder II-VI-Verbindungen. Die Siliziumdioxidschicht, die die Haftung des zweiten Siliziumsubstrats und der SiC-Schicht vermittelt, kann auf dem zweiten Siliziumsubstrat ausgebildet werden, das Substrat, das die SiC-Schicht trägt, kann durch irgendein anderes Material, z.B. Polysilizium ersetzt werden, und das Material und die Form der Spannvorrichtung, die das Substrat zum Wegätzen des ersten Substrats halten, kann durch ein anderes Material oder eine andere Form ersetzt werden.

Claims (5)

1. Verfahren zur Herstellung einer Halbleiterschicht (6) aus Siliziumkarbid (SiC), die von einem die Halbleiterschicht (6) tragenden Halbleitersubstrat (1') elektrisch isoliert ist, mit den Verfahrensschritten:
a) Herstellen eines ersten Siliziumsubstrats (1),
b) heteroepitaktisches Aufwachsen der Halbleiterschicht (6) auf diesem Siliziumsubstrat (1),
c) Wegätzen des ersten Siliziumsubstrats (1) von der Seite des ersten Siliziumsubstrats (1) her, bis die untere Fläche (9) der Halbleiterschicht (6) frei liegt, wobei die untere Fläche (9) die Fläche bedeutet, die mit dem ersten Siliziumsubstrat (1) Kontakt hatte, bis das erste Siliziumsubstrat (1) weggeätzt wurde,
d) Ausbilden einer Isolierschicht (7, 14) aus Siliziumdioxid (SiO&sub2;) mit einer Dicke von etwa 1 bis 3 um auf der unteren Fläche (9) der Halbleiterschicht (6),
e) Herstellen eines zweiten Siliziumsubstrats (1') und
f) Anbringen des zweiten Siliziumsubstrats (1') auf der Halbleiterschicht (6), wobei die Isolierschicht (7) sandwichartig zwischen ihnen angeordnet wird, bei einer Temperatur zwischen 600 und 900ºC, während für die Dauer von etwa 30 Minuten eine Impulsspannung von etwa 600 V mit einer Impulsbreite von 200 ms und einem Impulsintervall von 500 ms angelegt wird.
2. Verfahren nach Anspruch 1, bei dem der Prozeß c) die Schritte umfaßt:
c1) Einsetzen des in dem Verfahrensschritt b) bearbeiteten ersten Substrats (1) in eine Spannvorrichtung, die das erste Substrat (1) in einem Randbereich festhält und nur seine Unterseite freigibt, wobei die Unterseite die Fläche bedeutet, die der Seite entgegengesetzt ist, die die Halbleiterschicht berührt, und
c2) Eintauchen der Spannvorrichtung, die das erste Substrat (1) hält, in ein Ätzmittel.
3. Verfahren nach Anspruch 1 oder 2, bei dem der Prozeß d) aufeinanderfolgend die Schritte umfaßt:
d1) Oxidieren der unteren Fläche der Halbleiterschicht (6) durch einen thermischen Oxidationsprozeß und
d2) Ablagern der Siliziumdioxic-Schicht (7) durch einen Prozeß der Ablagerung aus der Dampfphase.
4. Verfahren nach Anspruch 3, bei dem der Schritt d2)
einen Prozeß der chemischen Ablagerung aus der Dampfphase oder
einen Prozeß der Plasmagas-Ablagerung umfaßt.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Prozeß f) folgende Schritte umfaßt:
f1) Aufeinanderstapeln des zweiten Siliziumsubstrats (1') und der durch Prozeß d) gewonnenen Halbleiterschicht (6), die der Isolierschicht (7) und dem zweiten Siliziumsubstrat (1') zugewandt ist, und
f2) Anlegen der Impulsspannung zwischen der Halbleiterschicht (6) und dem zweiten Siliziumsubstrat (1').
DE68921559T 1988-12-06 1989-12-01 Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht. Expired - Fee Related DE68921559T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63309070A JP2680083B2 (ja) 1988-12-06 1988-12-06 半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
DE68921559D1 DE68921559D1 (de) 1995-04-13
DE68921559T2 true DE68921559T2 (de) 1995-11-02

Family

ID=17988521

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68921559T Expired - Fee Related DE68921559T2 (de) 1988-12-06 1989-12-01 Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.

Country Status (5)

Country Link
US (1) US4997787A (de)
EP (1) EP0372412B1 (de)
JP (1) JP2680083B2 (de)
KR (1) KR930004714B1 (de)
DE (1) DE68921559T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574669A (ja) * 1991-09-18 1993-03-26 Rohm Co Ltd 半導体装置の製造方法
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5581712A (en) * 1994-11-17 1996-12-03 Intel Corporation Method and apparatus for managing live insertion of CPU and I/O boards into a computer system
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
EP2088627B1 (de) * 2001-05-25 2012-07-04 Mitsubishi Denki Kabushiki Kaisha Leistungshalbleiterbauelement
JP4317550B2 (ja) * 2003-08-22 2009-08-19 関西電力株式会社 半導体装置及びこの半導体装置を用いた電力変換装置
JP2006237125A (ja) * 2005-02-23 2006-09-07 Kansai Electric Power Co Inc:The バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
JP5306193B2 (ja) 2006-06-29 2013-10-02 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
JP5645404B2 (ja) 2006-08-17 2014-12-24 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電力絶縁ゲート・バイポーラ・トランジスタ
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US10120424B2 (en) * 2017-01-19 2018-11-06 Intel Corporation Conductive stress-relief washers in microelectronic assemblies

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1439822A (en) * 1973-02-06 1976-06-16 Standard Telephones Cables Ltd Gallium arsenide photocathodes
US4142925A (en) * 1978-04-13 1979-03-06 The United States Of America As Represented By The Secretary Of The Army Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching
US4512825A (en) * 1983-04-12 1985-04-23 The United States Of America As Represented By The Secretary Of The Navy Recovery of fragile layers produced on substrates by chemical vapor deposition
WO1987006060A1 (en) * 1986-03-28 1987-10-08 Fairchild Semiconductor Corporation Method for joining two or more wafers and the resulting structure
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure

Also Published As

Publication number Publication date
KR930004714B1 (ko) 1993-06-03
EP0372412B1 (de) 1995-03-08
US4997787A (en) 1991-03-05
JPH02154417A (ja) 1990-06-13
KR900010950A (ko) 1990-07-11
DE68921559D1 (de) 1995-04-13
JP2680083B2 (ja) 1997-11-19
EP0372412A1 (de) 1990-06-13

Similar Documents

Publication Publication Date Title
DE68921559T2 (de) Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
DE69836451T2 (de) Mikroelektronische Struktur von einem schwierig zu ätzenden Material und metallisierte Löcher
DE3855249T2 (de) Verfahren zur Herstellung eines Siliciumcarbidsubstrats
DE3888885T2 (de) Halbleiteranordnung und verfahren zur herstellung.
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE3119886C2 (de)
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2253702A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE69420944T2 (de) Halbleitervorrichtung und herstellungsverfahren
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
EP0001574A1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE69022832T2 (de) Verfahren zur Bildung einer Germanium-Schicht und durch diese Schicht hergestellter Heteroübergangs-Bipolartransistor.
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE3932277C2 (de)
DE3831264C2 (de) Verfahren zur Herstellung einer BiCMOS-Halbleiterschaltungsanordnung
DE2517049A1 (de) Sperrschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3146779A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee