[go: up one dir, main page]

DE60033901T2 - Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren - Google Patents

Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren Download PDF

Info

Publication number
DE60033901T2
DE60033901T2 DE60033901T DE60033901T DE60033901T2 DE 60033901 T2 DE60033901 T2 DE 60033901T2 DE 60033901 T DE60033901 T DE 60033901T DE 60033901 T DE60033901 T DE 60033901T DE 60033901 T2 DE60033901 T2 DE 60033901T2
Authority
DE
Germany
Prior art keywords
metal layer
thin metal
mounting
pattern
recessed area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60033901T
Other languages
English (en)
Other versions
DE60033901D1 (de
Inventor
Yoshio Nagano-shi Furuhata
Tsuyoshi Nagano-shi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Application granted granted Critical
Publication of DE60033901D1 publication Critical patent/DE60033901D1/de
Publication of DE60033901T2 publication Critical patent/DE60033901T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Trägersubstrates sowie auf ein Verfahren zur Herstellung eines Halbleiterbausteins.
  • Da kleinformatige elektronische Geräte wie Handys oder dergleichen inzwischen weit verbreitet sind, besteht der Bedarf, die Größe von Halbleiterbausteinen, die in diese elektronischen Geräte eingebaut werden müssen, zu minimieren und ihre Produktionskosten zu reduzieren. Bei einem herkömmlichen Halbleiterbaustein, bei dem ein auf einer Leiterplatine montierter Halbleiterchip mit Harz abgeschirmt wird, besteht das Problem, dass ein Bereich, der sich zwischen inneren und äußeren Anschlussdrähten oder einem Montagebereich erstreckt, relativ groß ist. Außerdem besteht bei einem BGA-Halbleiterbaustein darüber hinaus das Problem, dass die Herstellungskosten hoch sind, weil er für die Montage eines Halbleiterchips ein Substrat benötigt.
  • Um die Größe eines Halbleiterbausteins zu minimieren und den für ihn vorgesehenen Montagebereich sowie die Herstellungskosten zu reduzieren, wurde beispielsweise in JP9-162348 ein Halbleiterbaustein vorgeschlagen. Der Halbleiterbaustein, der in JP9-162348 offengelegt wird, umfasst einen Halbleiterchip, der auf einem chipklebenden Harz montiert ist, ein Harz-Package, in der der Halbleiterchip mit Epoxydharz abgeschirmt wird, und eine dünne Metallschicht, die einen harzhaltigen Vorsprung bedeckt, der auf einer Montagefläche des Harz-Packages gebildet wird, wobei die dünne Metallschicht durch Drahtkontaktierung (Drahtbonden) mit einem Elektrodenabschnitt des Halbleiterchips elektrisch verbunden ist. Dieser Halbleiterbaustein ist insofern vorteilhaft, da innere und äußere Anschlussdrähte im Gegensatz zu dem Fall, wo eine Leiterplatine verwendet wird, unnötig sind, kein Substrat für die Montage des Halbleiterchips erforderlich ist, wie bei den BGA-Packages, und die dünne Metallschicht die Wärmeabstrahlung erleichtert und die Montage des Chips auf dem Substrat vereinfacht, weil die dünne Metallschicht dieselbe Funktion wie die Anschlussklemmen besitzt.
  • Bei dem oben genannten Halbleiterbaustein der Art, bei dem ein Hochfrequenz-Halbleiterchip montiert wurde, wird die dünne Metallschicht des Montageteils, auf der der Halbleiterchip montiert ist, vorzugsweise als Masseklemme verwendet, um zu verhindern, dass Geräusche eintreten, so dass die elektrischen Eigenschaften stabilisiert werden. Demzufolge muss die Masseklemme mit der dünnen Metallschicht des Montageteils elektrisch verbunden werden.
  • In einem in 6 gezeigten Halbleiterbaustein 51 verlaufen beispielsweise eine dünne Metallschicht des Montageteils 53, auf der ein Halbleiterchip 52 montiert ist, und eine dünne Metallschicht des Verbindungsteils 54, die mit dem Halbleiterchip 52 elektrisch verbunden ist, teilweise an der Seite der Montagefläche. Ein Masseverbindungsteil 55 erstreckt sich von einer Umfangskante der dünnen Metallschicht des Montageteils 53 nach außen. Eine Masseelektrode des Halbleiterchips 52 und des Masseverbindungsteils 55 sind mit einem Draht 56 elektrisch miteinander verbunden und eine Signalelektrode und die dünne Metallschicht des Verbindungsteils 54 sind mit einem Draht 58 elektrisch miteinander verbunden.
  • Um die dünne Metallschicht des Montageteils 53 so kompakt wie möglich auszuführen und den Draht 56 so kurz wie möglich zu machen, wird das Masseverbindungsteil 55 vorzugsweise so nahe wie möglich an dem Halbleiterchip 52 angeordnet. Daraus ergab sich die Notwendigkeit, die dünne Schicht des Montageteils 53 in einer stufenweisen Konfiguration herzustellen. Um die dünne Schicht des Montageteils 53 in einer stufenweisen Konfiguration herzustellen, wird unter Bezugnahme auf die 7(a) bis 7(h), 8(a) und 8(b) ein Verfahren zur Herstellung eines Trägersubstrates zur Herstellung des Halbleiterbausteins 51 beschrieben. Dabei wird in erster Linie ein Verfahren zur Herstellung der dünnen Metallschicht des Montageteils 53 beschrieben, während eher darauf verzichtet wird, die dünne Metallschicht des Verbindungsteils 54 in den 7(a) bis 7(b) zu veranschaulichen.
  • In 7(a) werden die jeweiligen Oberflächen eines metallischen Substrates 60 wie einer Kupferplatte mit einem Ätzresist (lichtempfindliches Resist) 62 überzogen. Wie in 7(b) gezeigt, werden die Belichtung und Entwicklung sodann durchgeführt, während man das Ätzresist mit einer Photomaske überlagert, so dass sich ein Muster 62 mit einem leeren Raum der erforderlichen Größe in der Mitte ergibt (siehe 8(a)). Danach wird, wie in 7(c) gezeigt, eine halbe Ätzung durchgeführt (um ungefähr ein Viertel der Stärke der Metallplatte 60 zu entfernen), so dass eine Vertiefung im Verbinder 63 gebildet wird. Wenn es sich bei der Metallplatte 60 um eine Kupferplatte handelt, wird dabei vorzugsweise Eisenchlorid als Ätzflüssigkeit verwendet. Anschließend wird das Ätzresist 61, wie in 7(d) gezeigt, abgezogen, und führt zu der Vertiefung im Verbinder 63 in dem metallischen Substrat 60.
  • In 7(e) wird das metallische Substrat 60, an dem die Vertiefung im Verbinder 63 gebildet wurde, erneut mit einem Ätzresist (lichtempfindliches Resist) 61 überzogen, und die Belichtung und Entwicklung werden durchgeführt, während man das Ätzresist mit einer fluchtenden Photomaske überlagert, so dass sich ein Muster 64 mit einem leeren Raum der erforderlichen Größe in der Mitte ergibt (siehe 8(b)). Sodann wird die zweite Hälfte der Ätzung durchgeführt (um ungefähr ein Viertel der Stärke des metallischen Substrates 60 in 7(f) zu entfernen), so dass eine Montagevertiefung 65 gebildet wird. Als nächstes wird das Ätzresist 61, wie in 7(g) zu sehen, abgezogen, und bildet die Vertiefung im Verbinder 63, wobei die Vertiefung im Verbinder 63 und die Montagevertiefung 65 in einer stufenweisen Konfiguration unterschiedliche Stärken aufweisen. Somit können ein Bereich und eine Stärke der halben Ätzung ungehindert angepasst werden, indem die Konstruktion des Musters in einem leeren Raum in der Mitte in der Photomaske verändert wird.
  • Als nächstes wird, wie in 7(h) zu sehen ist, ein mehrschichtiger Metallfilm gebildet, während der Rest des metallischen Substrates 60 außer der Vertiefung im Verbinder 63 und der Montagevertiefung 65 mit einem nicht gezeigten Resist überzogen wird, und zwar durch Galvanisieren, Bedampfen oder Sputtern. Somit wird ein Trägersubstrat 66 hergestellt, bei dem die dünne Metallschicht des Montageteils 53 in einer stufenweisen Konfiguration gebildet wird.
  • Die Wiederholung der Schritte des Überziehens des metallischen Substrats 60 mit dem Ätzresist 61 und des halben Ätzens des metallischen Substrates, nachdem es belichtet und entwickelt wurde, verkompliziert das Herstellungsverfahren und erhöht die Herstellungskosten. Um das erste leere Muster 62 in der Mitte und das zweite leere Muster in der Mitte 64 in verschiedenen Größen und in einer zueinander fluchtenden Position zu bilden, ist eine äußerst präzise Ausrichtung erforderlich, was zu viel Ausschussprodukten führt und die Ergiebigkeit reduziert.
  • In JP-A-11191602 wird ein Halbleiter-Package beschrieben, das eine elektrisch leitende Basisfläche mit abgestufter Anordnung besitzt. Ein Chip befindet sich in einem unteren Bereich der Basisfläche und Klemmen des Chips sind durch Drähte mit Leitungsdrähten und Erdungsdrähten, die an oberen Bereichen der Basisfläche angeordnet sind, verbunden. Der Chip und die Drähte sind harzversiegelt.
  • JP-A-11067838 beschreibt ein Herstellungsverfahren für einen Halbleiterbaustein, bei dem vertiefte Abschnitte an einem Basismaterial durch Ätzen gebildet werden, und sodann Elektroden an den Oberflächen der vertieften Abschnitte durch Plattieren hergestellt werden. Anschließend wird ein Chip an einer der Elektroden montiert und eine Anschlussklemme des Chips und eine Anschlussklemme der Elektrode werden durch einen Draht miteinander verbunden. Danach werden der Chip und der Draht mit Harz versiegelt, bevor das Basismaterial entfernt wird.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Trägersubstrates bereitgestellt, das die nachfolgenden Schritte umfasst:
    Beschichten jeweiliger Oberflächen, einschließlich einer Bezugsoberfläche einer metallischen Basisfläche mit einem Ätzresist;
    teilweises Entfernen des Ätzresist von der Bezugsoberfläche der metallischen Basisfläche, so dass in der Mitte ein leeres Muster, an einem Umfang des leeren Musters in der Mitte ein ringförmiges, leeres Muster, und in einem Abstand zu dem ringförmigen, leeren Muster ein leeres Verbindungsmuster gebildet wird;
    Halbes Ätzen der metallischen Basisfläche durch Verwendung des Ätzresist als Maske und seitliches Ätzen eines Teils der metallischen Basisfläche zwischen dem leeren Muster in der Mitte und dem ringförmigen, leeren Muster, so dass ein montierter, vertiefter Bereich gebildet wird, einschließlich eines vertieften Bereichs in der Mitte und eines abgestuften, vertieften Bereichs an einem Umfang des vertieften Bereichs in der Mitte, wobei der vertiefte Bereich in der Mitte von der Bezugsoberfläche aus tiefer ist als der abgestufte, vertiefte Bereich von der Bezugsoberfläche aus, und auch am Umfang ein vertiefter Bereich gebildet wird, der zu dem abgestuften, vertieften Bereich beabstandet ist und an seinem Umfangsbereich angeordnet ist:
    Bilden einer dünnen Metallschicht des Montageteils und einer dünnen Metallschicht des Verbindungsteils an dem montierten, vertieften Bereich bzw. an dem vertieften Umfangsbereich; und
    Entfernen des Ätzresist von der metallischen Basisfläche.
  • Nach einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbausteins bereitgestellt, das die nachfolgenden Schritte umfasst:
    • (a) Herstellung eines Trägersubstrates nach dem Verfahren des ersten Aspektes der vorliegenden Erfindung, wobei die dünne Metallschicht des Montageteils einen unteren Bereich und einen abgestuften Bereich umfasst, der an einem Umfang des unteren Bereichs angeordnet ist;
    • (b) Montage eines Halbleiterelementes mit mindestens einer Signalelektrode und mindestens einer Masseelektrode an dem unteren Bereich der dünnen Metallschicht des Montageteils;
    • (c) Elektrische Verbindung der Signalelektrode des Halbleiterelementes mit der dünnen Metallschicht des Verbindungsteils und elektrische Verbindung der Masseelektrode des Halbleiterelementes mit dem abgestuften Bereich der dünnen Metallschicht des Montageteils;
    • (d) Abschirmung mit einem Harz zum Abschirmen des Halbleiterelementes, der elektrischen Verbindungselemente, und mindestens der Montage-/Verbindungsseiten der dünnen Metallschicht des Montageteils und der dünnen Metallschicht des Verbindungsteils, um einen abgeschirmten Teil zu bilden; und
    • (e) Entfernung des abgeschirmten Teils von dem Trägersubstrat zusammen mit der dünnen Metallschicht des Montageteils und der dünnen Metallschicht des Verbindungsteils.
  • Das Verfahren zur Herstellung eines Halbleiterbausteins kann weiterhin einen Schritt zur Herstellung eines Stiftschraubenhöckers an mindestens der dünnen Metallschicht des Montageteils und der dünnen Metallschicht des Verbindungsteils des Trägersubstrates umfassen, nachdem das Halbleiterelement an dem unteren Bereich der dünnen Metallschicht des Montageteils montiert worden ist.
  • Der Abschirmungsteil kann durch Ätzen der metallischen Basisfläche von dem Trägersubstrat entfernt werden. Ansonsten kann der Abschirmungsteil durch Ablösen des Abschirmungsteils von dem Trägersubstrat entfernt werden.
  • Eine besondere Ausführungsart gemäß dieser Erfindung wird nun unter Bezugnahme auf die Begleitzeichnungen beschrieben. Es zeigen:
  • 1(a) bis 1(j) ein Verfahren zur Herstellung eines Halbleiterbausteins;
  • 2 eine Schnittansicht eines Beispiels einer dünnen Metallschicht;
  • 3 eine Ansicht in Pfeilrichtung C-C von 1(b);
  • 4(a) bis 4(c) einige Abwandlungen des Ätzresistmusters;
  • 5 Ätzbedingungen in einer Ausführungsart der vorliegenden Erfindung;
  • 6 eine Schnittansicht eines Halbleiterbausteins im Stand der Technik;
  • 7(a) bis 7(h) ein herkömmliches Verfahren zur Herstellung eines Trägersubstrates; und
  • 8(a) und 8(b) jeweils ein Ätzresist im Stand der Technik.
  • In diesem Ausführungsbeispiel wird ein Halbleiterbaustein beschrieben, auf dem sich ein analoger Hochfrequenz-IC (integrierten Schaltkreis) befindet, welcher für ein elektronisches Gerät wie ein Handy verwendet wird, sowie ein Verfahren für dessen Herstellung. In den 1(a) bis 1(j) wird ein Verfahren zur Herstellung des Halbleiterbausteins veranschaulicht; 2 ist eine Schnittansicht eines Beispiels einer dünnen Metallschicht, und 3 ist eine Ansicht in Pfeilrichtung C-C von 1(b).
  • Zunächst wird eine Struktur des Halbleiterbausteins erläutert. Unter Bezugnahme auf 1(j) bezeichnet die Bezugsziffer 1 einen Halbleiterbaustein, der wie folgt aufgebaut ist. Ein Halbleiterchip 2 wird an der Unterseite einer dünnen Metallschicht eines Montageteils, die in stufenförmiger Konfiguration angeordnet ist, mit einer Haftschicht 3 angebracht. Ein Material mit ausgezeichneten Wärmeabstrahlungseigenschaften und elektrischer Leitfähigkeit, wie ein elektrisch leitfähiges Epoxydharz, das Silberpartikel enthält, wird für die Bildung dieser Haftschicht 3 vorzugsweise verwendet. Eine Masseelektrode in einem Elektrodenabschnitt 2a des Halbleiterchips 2 ist mit einem Bund 4a, der um die Unterseite der dünnen Metallschicht des Montageteils 4 herum höher angeordnet ist als die Unterseite, mit einem Golddraht 6 oder dergleichen elektrisch verbunden. Auch eine Signalelektrode in dem Elektrodenabschnitt 2a des Halbleiterchips 2 ist mit einer dünnen Metallschicht eines Verbindungsteils 5, die um die dünne Metallschicht des Montageteils 4 herum an einer Stelle zwischen beiden angeordnet ist, mit einem Golddraht 6 oder dergleichen verbunden. Der Halbleiterchip 2, die dünne Metallschicht des Montageteils 4, an der sich der Halbleiterchip 2 befindet, und die dünne Metallschicht des Verbindungsteils 5, sind in ein Abschirmteil 7 aus Epoxydharz eingebettet. Die dünne Metallschicht des Montageteils 4 und die dünne Metallschicht des Verbindungsteils 5 werden auf einer Montagefläche des Abschirmteils aus Harz 7 belichtet. Gemäß dieser Ausführungsart wird die dünne Metallschicht des Montageteils 4 auch als Plättchenunterbau, Kühlkörper oder Masseelektrode verwendet, während die dünne Metallschicht des Verbindungsteils 5 als Anschlussklemme fungiert, die als Signalleitung verwendet wird.
  • Die dünne Metallschicht des Montageteils 4 und die dünne Metallschicht des Verbindungsteils 5 werden auf einem mehrschichtigen Metallfilm gebildet. In dem in 2 gezeigten Ausführungsbeispiel besteht der mehrschichtige Metallfilm aus vier Schichten, nämlich einer Goldschicht 9, einer Palladiumschicht 10, einer Nickelschicht 11 und einer Palladiumschicht 12, die sich nacheinander überlagern, wobei die äußere Schicht die Montagefläche bildet. Es können verschiedene Kombinationen von Metallschichten verwendet werden, wobei die Haftfähigkeit des Lötmetalles der Außenschicht an der Substratklemme und die der Innenschicht an dem Draht 6 zu berücksichtigen ist.
  • Unter Bezugnahme auf die 1(a) bis 1(j) und 3 wird als nächstes ein Verfahren zur Herstellung des Halbleiterbausteins 1 wie folgt beschrieben:
    In 1(a) werden jeweils die Oberseite und Unterseite eines metallischen Substrates 13 wie eine Kupferplatte mit einem Ätzresist 14 überzogen. Die Stärke (t) des metallischen Substrats beträgt vorzugsweise ungefähr 0,125 mm. Ein lichtempfindliches Harz wird zum Beispiel vorzugsweise als Ätzresist 14 verwendet. Nachdem das Ätzresist 14 mit einer nicht gezeigten Photomaske überlagert wurde, wird ein Teil des Ätzresist 14, der einem Bereich entspricht, in dem durch die Belichtung und Entwicklung des Ätzresist eine dünne Metallschicht gebildet werden soll, entfernt, was zu einem in 1(b) gezeigten Resistmuster 15 führt. Genauer gesagt, wie in 3 gezeigt, werden entsprechend einem Bereich, in dem eine Montagevertiefung 16 des metallischen Substrates 13 gebildet werden soll, ein quadratisches, leeres Muster in der Mitte 20 bzw. ein quadratisches, ringförmiges leeres Muster 21, das das leere Muster in der Mitte 20 umgibt, gebildet. Auch ein in 3 nicht gezeigtes, leeres Verbindungsmuster 22 wird entsprechend einem Bereich gebildet (wie in 1(b) gezeigt), in dem eine Verbindungsvertiefung 17 des metallischen Substrates 13 gebildet werden soll. Wie in 3 gezeigt, ist das ringförmige, leere Muster 21 vorzugsweise 0,03 mm bis 0,06 mm breit und die Breite des Ätzresist 14 zwischen dem leeren Muster in der Mitte und dem ringförmigen Muster 20, 21 beträgt vorzugsweise 0,04 mm bis 0,06 mm.
  • Wie in 1(c) gezeigt, wird das metallische Substrat 13 zur Hälfte geätzt, während das Ätzresist als Maske verwendet wird und die Montagevertiefung 16 und die Verbindungsvertiefung 17 bildet. Genauer gesagt, ein Teil des metallischen Substrates 13 wird zwischen dem ringförmigen, leeren Muster 21 und dem leeren Muster in der Mitte 20 durch das seitliche Ätzen entfernt, so dass die Montagevertiefung 16 gebildet wird, deren Absatz oder abgestufter Bereich höher liegt als das Mittelteil, und gleichzeitig damit wird die Verbindungsvertiefung 17 um die Montagevertiefung 16 herum und in einem Abstand zu ihr gebildet.
  • Auf diese Art und Weise werden die Montagevertiefung 16 und die Verbindungsvertiefung 17, welche die Montagevertiefung in einem Abstand zur Verbindungsvertiefung umgibt, durch ein einzelnes Belichtungs-Ätzverfahren mit halber Ätzung und seitlicher Ätzung gebildet. Somit kann ein Bereich bzw. die Tiefe der halben Ätzung ungehindert angepasst werden, indem man die Konstruktion der Maske für das ringförmige, leere Muster 21 und das leere Muster in der Mitte 20, wie beispielsweise die Größe und/oder die Form, anpasst. Wenn eine Kupferplatte als metallisches Substrat 13 verwendet wird, wird Eisenchlorid oder dergleichen vorzugsweise als Ätzflüssigkeit verwendet. Die Tiefe der Montagevertiefung 16 (ihres Mittelteils) und die Tiefe der Verbindungsvertiefung sind im wesentlichen die gleiche und betragen vorzugsweise ungefähr ½t ≈ 0,06 mm bis 0,08 mm.
  • Wie in 1(d) zu sehen ist, wird anschließend in der Montagevertiefung 16 und in der Verbindungsvertiefung 17 durch Galvanisieren ein mehrschichtiger Metallfilm gebildet, während das Ätzresist 14 als Maske verwendet wird, die zu der dünnen Metallschicht des Montageteils 4 bzw. zu der dünnen Metallschicht des Verbindungsteils 5 führt. Bei dem mehrschichtigen Metallfilm handelt es sich um einen Metallfilm aus vier Schichten, wie er oben beschrieben wurde, der aus einer Goldschicht 9, einer Palladiumschicht 10, einer Nickelschicht 11 und einer Palladiumschicht 12 besteht, die sich nacheinander an der Außenschicht überlagern, und die Montagefläche bilden. So können die Montagevertiefung 16 und die Verbindungsvertiefung 17 galvanisiert werden, nachdem das Ätzresist 14 entfernt wurde, und stattdessen ein separates Resistmuster für das Galvanisieren gebildet wurde, wobei das Galvanisieren in der Montagevertiefung 16 und in der Verbindungsvertiefung 17 durchgeführt werden kann.
  • Die dünne Metallschicht kann nicht nur durch Galvanisieren, sondern auch durch Bedampfen oder Sputtern hergestellt werden. Um die Trennung der dünnen Metallschicht von dem metallischen Substrat 13 zu verbessern, können die Montagevertiefung 16 und die Verbindungsvertiefung 17 mit Material zur Verbesserung der Trennung, wie mit einer elektrisch leitenden Paste, überzogen werden.
  • Als nächstes erhält man, wie in 1(e) gezeigt, ein Trägersubstrat 18, indem der Ätzresistüberzug von den entsprechenden Oberflächen des metallischen Substrates 13 entfernt wird. Die dünne Metallschicht der Montagevertiefung 4 wird in einer stufenweisen Konfiguration (als zweistufiger Absatz in diesem Ausführungsbeispiel) im Mittelteil des Trägersubstrates 18 hergestellt und die dünne Metallschicht des Verbindungsteils 5 wird an einer Vielzahl von Positionen um das erstere herum gebildet.
  • Wie in 1(f) zu sehen ist, wird der Halbleiterchip 2 mit der Haftschicht 3 auf der dünnen Metallschicht des Montageteils 4 montiert, die in dem Trägersubstrat 18 gebildet wird.
  • Wie in 1(g) gezeigt wird, werden anschließend Stiftschraubenhöcker 19 wie Goldhöcker an dem Absatz 4a der dünnen Metallschicht des Montageteils 4 und an der dünnen Metallschicht des Verbindungsteils 5 gebildet. Wie beispielsweise in JP10-79448 beschrieben, kann der Stiftschraubenhöcker 19 hergestellt werden, indem eine Goldkugel durch Ultraschallbonden mit Golddraht mit der Palladiumschicht 12 verbunden wird. Dabei wird eine Kapillare verwendet, wobei die Goldkugel durch die Abwärtsbewegung der Kapillare zusammengedrückt wird und ein Golddraht durch die Aufwärtsbewegung der Kapillare abgeschnitten wird. Dadurch, dass die Goldkugel auf diese Art und Weise zusammengedrückt wird, kann sie fest mit der Palladiumschicht 12 verbunden werden. Da der Stiftschraubenhöcker 19 und der Draht 6 aus demselben Material bestehen, wird die Haftfähigkeit zwischen beiden auch erleichtert. Der Stiftschraubenhöcker 19 kann weggelassen werden, wenn der Draht 6 direkt an die dünne Metallschicht des Verbindungsteils 5 und den Absatz 4a angeheftet werden kann.
  • Wie in 1(h) zu sehen ist, wird der Elektrodenabschnitt des Halbleiterchips 2 sodann durch den Draht 6 elektrisch mit dem Stiftschraubenhöcker 19 verbunden, der in der dünnen Metallschicht des Montageteils und in der dünnen Metallschicht des Verbindungsteils 5 gebildet wird. Dabei wird die Drahtkontaktierung (Drahtbonden) derart durchgeführt, dass ein Ende des Drahtes 6 mit dem Elektrodenabschnitt 2a verbunden wird und anschließend das andere Ende mit dem Stiftschraubenhöcker 19 verbunden wird, oder ein Endes des Drahtes 6 kann zunächst mit dem Stiftschraubenhöcker 19 verbunden werden und sodann wird das andere Ende mit dem Elektrodenabschnitt 2a verbunden. Im letzteren Fall kann man die Höhe der Drahtschleife reduzieren. Auf diese Art und Weise kann es sich bei dem Golddraht 6 um einen mit einem Isoliermaterial überzogenen Draht handeln.
  • Wie in 1(i) zu sehen ist, wird das Trägersubstrat 18 als nächstes in eine nicht gezeigte, mit einem Harz abgeschirmte Vorrichtung eingeführt, die mit Epoxydharz abgeschirmt wird. Der Halbleiterchip 2 und die Oberfläche der dünnen Metallschicht des Montageteils 4 und der dünnen Metallschicht des Verbindungsteils 5, auf der der Halbleiterchip montiert werden soll, sind mit dem Abschirmteil aus Harz 7 bedeckt.
  • Wie in 1(j) zu sehen ist, wird das Abschirmteil aus Harz 7 sodann zusammen mit der dünnen Metallschicht des Montageteils 4 und der dünnen Metallschicht des Verbindungsteils 5 von dem Trägersubstrat 18 getrennt. Das Trennverfahren kann entweder durch Entfernen des metallischen Substrates 13 durch Ätzen – außer in Bereichen, die der dünnen Metallschicht des Montageteils 4 und der dünnen Metallschicht des Verbindungsteils 5 entsprechen – oder durch mechanisches Abziehen des Abschirmteils aus Harz 7 von dem Trägersubstrat 18 durchgeführt werden.
  • Da die dünne Metallschicht des Montageteils 4 des Halbleiterbausteins 1 durch das halbe Ätzen in einer stufenweisen Konfiguration hergestellt wird, kann der Absatz 4a, der in unmittelbarer Nähe des Halbleiterchips 2 gebildet wird, mit der Masseelektrode des Halbleiterchips 2 verbunden werden, und zwar mittels des kürzesten Drahtes 6. Dadurch kann die dünne Metallschicht des Montageteils 4 in dem Abschnitt der Masseklemme hergestellt werden, so dass keine Geräusche in den Halbleiterchip 2 eintreten können, was wiederum den Abschirmeffekt erhöht.
  • Da die dünne Metallschicht des Montageteils 4 in einer schrittweisen Konfiguration durch ein einzelnes Belichtungsätzverfahren hergestellt werden kann, ist es auch möglich, das Herstellungsverfahren für den Halbleiterbaustein 1 in hohem Maße zu vereinfachen, so dass der Halbleiterbaustein in Massenproduktion zu niedrigen Kosten hergestellt werden kann.
  • Gemäß dem Trägersubstrat 18, das in dem Halbleiterbaustein 1 verwendet wird, und dem Herstellungsverfahren für den Halbleiterbaustein – und da die dünne Metallschicht des Montageteils 4 in einer schrittweisen Konfiguration durch ein einzelnes Belichtungsätzverfahren hergestellt werden kann – muss kein zweites oder weiteres Belichtungsätzverfahren durchgeführt werden, was eine hochpräzise Ausrichtung einer Photomaske erfordert, wobei durch ein erstes Belichtungsätzverfahren, wie im Stand der Technik, ein Ätzmuster gebildet wird, was zu einer Reduzierung von Ausschuss und verbesserter Ergiebigkeit führt.
  • In den 4(a) bis 4(c) werden einige Abwandlungen des Ätzresistmusters 14 veranschaulicht, wie es auch in 3 zu sehen ist. In 4(a) ist ein quadratisches, leeres Muster in der Mitte 20 ähnlich dem von 3 zu sehen und es sind drei quadratische, ringförmige leere Muster 21, d.h. ein inneres, ein mittleres und ein äußeres leeres Muster 21 zu sehen. Folglich gibt es drei quadratische, ringförmige Ätzresistmuster 14, d.h. ein inneres, ein mittleres und ein äußeres Ätzresistmuster 14. Die Breite A dieser quadratischen, ringförmigen, leeren Muster 21 beträgt vorzugsweise 0,044 mm. Die Breite B des äußeren und mittleren Ätzresistmusters 14 zwischen dem ringförmigen, leeren Muster 21 beträgt vorzugsweise 0,036 mm. Die Breite C des inneren Resistmusters 14 zwischen dem inneren, ringförmigen, leeren Muster 21 und dem quadratischen leeren Muster in der Mitte 20 beträgt vorzugsweise 0,040 mm.
  • Das Ätzresistmuster 14, das in 4(b) gezeigt wird, ist ähnlich dem von 4(a), außer dass das äußere und das mittlere Resistmuster regelmäßig unterbrochen sind. Die Breite F des leeren Musters 21 beträgt vorzugsweise 0,030 mm. Die Breite G des unterbrochenen Ätzresistmusters 21 beträgt vorzugsweise 0,050 mm. Die Breite H des inneren, kontinuierlichen Ätzresistmusters 21 beträgt vorzugsweise 0,040 mm.
  • Das in 4(c) gezeigte Ätzresistmuster ist auch ähnlich dem in 4(a) gezeigten Ätzresistmuster, außer dass das innere, das mittlere und das äußere, quadratische, ringförmige leere Muster 21 regelmäßig unterbrochen ist. Die Breite G des unterbrochenen leeren Musters 21 beträgt vorzugsweise 0,030 mm. Die Breite F des äußeren und mittleren Ätzresistmusters 14 beträgt vorzugsweise 0,050 mm. Die Breite H des inneren Ätzresistmusters 14 beträgt vorzugsweise 0,040 mm.
  • 5 ist eine schematische Querschnittsansicht entlang X-X' von 4(a), die auch die Ätzbedingungen zeigt, wenn das in 4(a) gezeigte Ätzresistmuster verwendet wird. D gibt eine Abmessung von der Oberseite des metallischen Substrates 13 bis zum oberen Ende des Absatzbereiches der Montagevertiefung 16 und E gibt eine Abmessung von der Unterseite des Absatzbereichs bis zum Mittelteil der Montagevertiefung 16 an. Wenn die Ätzzeit zu kurz ist, ist die Abmessung D (D ≥ 0,010 mm) inakzeptabel, so dass das Ätzen in dem leeren Muster 21 nicht vollständig ist. Wenn die Ätzzeit andererseits zu lang ist, ist die Abmessung E (E ≥ 0,015 mm) inakzeptabel, so dass der Bereich der Montagevertiefung 16, der dem leeren Muster in der Mitte 20 entspricht, übermäßig geätzt wird. Dies ist auf die unterschiedliche Ätzgeschwindigkeit zurückzuführen. Deshalb muss die Ätzzeit so reguliert werden, dass die beiden Abmessungen D und E erfüllt werden.
  • Gemäß der vorliegenden Erfindung wird es möglich, den Absatz, der in unmittelbarer Nähe des Halbleiterchips gebildet wird, mit der Masseelektrode des Halbleiterchips zu verbinden, und zwar mittels eines Drahtes, der so kurz wie möglich ist, weil die dünne Metallschicht des Montageteils durch halbes Ätzen in einer stufenweisen Konfiguration hergestellt wird. Dadurch kann die dünne Metallschicht des Montageteils in dem Abschnitt der Masseklemme hergestellt werden, so dass kein Geräusch in den Halbleiterchip eindringt, und der Abschirmeffekt erhöht wird.
  • Da die dünne Metallschicht des Montageteils in einer stufenweisen Konfiguration durch ein einzelnes Belichtungsätzverfahren hergestellt werden kann, ist es auch möglich, das Herstellungsverfahren für den Halbleiterbaustein in hohem Maße zu vereinfachen, so dass der Halbleiterbaustein in Massenproduktion zu niedrigen Kosten hergestellt werden kann.
  • Da die dünne Metallschicht des Montageteils in einer schrittweisen Konfiguration durch ein einzelnes Belichtungsätzverfahren hergestellt werden kann, muss kein zweites oder weiteres Belichtungsätzverfahren durchgeführt werden, was eine hochpräzise Ausrichtung einer Photomaske erfordert, wobei durch ein erstes Belichtungsätzverfahren wie im Stand der Technik ein Ätzmuster gebildet wird, was zu einer Reduzierung von Ausschuss und verbesserter Ergiebigkeit führt.
  • Die Beschreibung wurde zwar anhand der obigen, bevorzugten Ausführungsarten durchgeführt, doch die vorliegende Erfindung sollte nicht auf die obigen Ausführungsbeispiele beschränkt werden. Sie umfasst selbstverständlich auch die verschiedenen Änderungen und Modifikationen, ohne dass man sich dadurch aus dem Geltungsbereich der Erfindung entfernt. Die Konstruktionen und/oder Materialien des mehrschichtigen Metallfilms können beispielsweise verändert werden und auch die Anzahl der Absätze 4a der dünnen Metallschicht des Montageteils 4 ist frei wählbar.

Claims (6)

  1. Verfahren zur Herstellung eines Trägersubstrates (18), das die nachfolgenden Schritte umfasst: Beschichten jeweiliger Oberflächen, einschließlich einer Bezugsoberfläche einer metallischen Basisfläche (13) mit einem Ätzresist (14); teilweises Entfernen des Ätzresist von der Bezugsoberfläche der metallischen Basisfläche, so dass in der Mitte ein leeres Muster (20), an einem Umfang des leeren Musters in der Mitte ein ringförmiges, leeres Muster (21), und in einem Abstand zu dem ringförmigen, leeren Muster ein leeres Verbindungsmuster (22) gebildet wird; Halbes Ätznen der metallischen Basisfläche durch Verwendung des Ätzresist als Maske und seitliches Ätzen eines Teils der metallischen Basisfläche zwischen dem leeren Muster in der Mitte und dem ringförmigen, leeren Muster, so dass ein montierter, vertiefter Bereich (16) gebildet wird, einschließlich eines vertieften Bereichs in der Mitte und eines abgestuften, vertieften Bereichs an einem Umfang des vertieften Bereichs in der Mitte, wobei der vertiefte Bereich in der Mitte von der Bezugsoberfläche aus tiefer ist als der abgestufte, vertiefte Bereich von der Bezugsoberfläche aus, und auch am Umfang ein vertiefter Bereich (17) gebildet wird, der zu dem abgestuften, vertieften Bereich beabstandet ist und an seinem Umfangsbereich angeordnet ist: Bilden einer dünnen Metallschicht des Montageteils (4) und einer dünnen Metallschicht des Verbindungsteils (5) an dem montierten, vertieften Bereich (16) bzw. an dem vertieften Umfangsbereich (17); und Entfernen des Ätzresist von der metallischen Basisfläche.
  2. Verfahren nach Anspruch 1, wobei das leere Muster in der Mitte und das ringförmige, leere Muster eine quadratische oder rechteckige Form haben.
  3. Verfahren zur Herstellung eines Halbleiterbausteins (1), das die folgenden Schritte umfasst: (a) Herstellung eines Trägersubstrates (18) nach dem Verfahren von Anspruch 1, wobei die dünne Metallschicht des Montageteils (4) einen unteren Bereich und einen abgestuften Bereich (4a) umfasst, der an einem Umfang des unteren Bereichs angeordnet ist; (b) Montage eines Halbleiterelementes (2) mit mindestens einer Signalelektrode (2a) und mindestens einer Masseelektrode (2a) an dem unteren Bereich der dünnen Metallschicht des Montageteils (4); (c) Elektrische Verbindung der Signalelektrode des Halbleiterelementes mit der dünnen Metallschicht des Verbindungsteils (5) und elektrische Verbindung der Masseelektrode des Halbleiterelementes mit dem abgestuften Bereich (4a) der dünnen Metallschicht des Montageteils (4); (d) Abschirmung mit einem Harz zum Abschirmen des Halbleiterelementes, der elektrischen Verbindungselemente, und mindestens der Montage-/Verbindungsseiten der dünnen Metallschicht des Montageteils und der dünnen Metallschicht des Verbindungsteils, um einen abgeschirmten Teil (7) zu bilden; und (e) Entfernung des abgeschirmten Teils von dem Trägersubstrat zusammen mit der dünnen Metallschicht des Montageteils und der dünnen Metallschicht des Verbindungsteils.
  4. Verfahren nach Anspruch 3, weiterhin umfassend einen Schritt zur Herstellung eines Stiftschraubenhöckers (19) an mindestens der dünnen Metallschicht des Montageteils und der dünnen Metallschicht des Verbindungsteils des Trägersubstrates, nachdem das Halbleiterelement an dem unteren Bereich der dünnen Metallschicht des Montageteils montiert worden ist.
  5. Verfahren nach Anspruch 3, wobei der Abschirmungsteil durch Ätzen der metallischen Basisfläche von dem Trägersubstrat entfernt worden ist.
  6. Verfahren nach Anspruch 3, wobei das Abschirmungsteil durch Ablösen des Abschirmungsteils von dem Trägersubstrat entfernt wird.
DE60033901T 1999-10-01 2000-09-27 Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren Expired - Lifetime DE60033901T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28095099 1999-10-01
JP28095099A JP3691993B2 (ja) 1999-10-01 1999-10-01 半導体装置及びその製造方法並びにキャリア基板及びその製造方法

Publications (2)

Publication Number Publication Date
DE60033901D1 DE60033901D1 (de) 2007-04-26
DE60033901T2 true DE60033901T2 (de) 2007-07-12

Family

ID=17632174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60033901T Expired - Lifetime DE60033901T2 (de) 1999-10-01 2000-09-27 Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren

Country Status (6)

Country Link
US (1) US6423643B1 (de)
EP (1) EP1091401B1 (de)
JP (1) JP3691993B2 (de)
KR (1) KR100721839B1 (de)
DE (1) DE60033901T2 (de)
TW (1) TW471149B (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP4054188B2 (ja) * 2001-11-30 2008-02-27 富士通株式会社 半導体装置
US7368391B2 (en) * 2002-04-10 2008-05-06 Micron Technology, Inc. Methods for designing carrier substrates with raised terminals
JP3783648B2 (ja) * 2002-04-10 2006-06-07 日立電線株式会社 配線板及びそれを用いた半導体装置の製造方法
JP2004103860A (ja) 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
TW586677U (en) * 2003-01-22 2004-05-01 Via Tech Inc Stack structure of chip package
US6894382B1 (en) * 2004-01-08 2005-05-17 International Business Machines Corporation Optimized electronic package
US7009286B1 (en) * 2004-01-15 2006-03-07 Asat Ltd. Thin leadless plastic chip carrier
KR101091889B1 (ko) * 2004-01-17 2011-12-08 삼성테크윈 주식회사 연성회로기판
US20060087010A1 (en) * 2004-10-26 2006-04-27 Shinn-Gwo Hong IC substrate and manufacturing method thereof and semiconductor element package thereby
US8163604B2 (en) * 2005-10-13 2012-04-24 Stats Chippac Ltd. Integrated circuit package system using etched leadframe
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5051421B2 (ja) * 2006-06-30 2012-10-17 日立化成工業株式会社 実装基板
US8014154B2 (en) * 2006-09-27 2011-09-06 Samsung Electronics Co., Ltd. Circuit substrate for preventing warpage and package using the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
JP2009141054A (ja) * 2007-12-05 2009-06-25 Furukawa Electric Co Ltd:The 半導体装置
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8176628B1 (en) 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN103346140A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用镀银技术的封装件及其制作工艺
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6149072B2 (ja) 2015-07-07 2017-06-14 アオイ電子株式会社 半導体装置およびその製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP6927634B2 (ja) * 2017-09-20 2021-09-01 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
CN113791030B (zh) * 2021-09-13 2024-05-31 国网山东省电力公司电力科学研究院 一种埋地金属构件土壤腐蚀原位检测传感器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3181229B2 (ja) * 1996-07-12 2001-07-03 富士通株式会社 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JPH1167838A (ja) * 1997-08-22 1999-03-09 Matsushita Electric Ind Co Ltd バンプ付電子部品の製造方法
JP3031323B2 (ja) * 1997-12-26 2000-04-10 日本電気株式会社 半導体装置とその製造方法
JP2000195984A (ja) * 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1091401A2 (de) 2001-04-11
KR100721839B1 (ko) 2007-05-28
TW471149B (en) 2002-01-01
DE60033901D1 (de) 2007-04-26
EP1091401B1 (de) 2007-03-14
JP3691993B2 (ja) 2005-09-07
JP2001102484A (ja) 2001-04-13
EP1091401A3 (de) 2003-07-02
US6423643B1 (en) 2002-07-23
KR20010070117A (ko) 2001-07-25

Similar Documents

Publication Publication Date Title
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE19728183B4 (de) Herstellungsverfahren für leitende Drähte eines Halbleitergehäuses in Chipgrösse
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19940633A1 (de) IC-Gehäuse
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE3152603T (de) Mehrschicht-Leiterplatte
DE10295940T5 (de) Plattenförmiger Schaltungsblock und Verfahren zu dessen Herstellung
DE4113954A1 (de) Matrix-verbindungsglied
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102013203919A1 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE69417651T2 (de) Verfahren und anordnung zur verbindung einer durchkontaktierung.
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE19819217A1 (de) Befestigungsgrundplatte für eine elektronische Komponente
DE4415375A1 (de) Filmträger und Verfahren zu dessen Herstellung
DE102005026229B4 (de) Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE19705745C2 (de) Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer

Legal Events

Date Code Title Description
8364 No opposition during term of opposition