[go: up one dir, main page]

CN103346140A - 一种基于框架采用镀银技术的封装件及其制作工艺 - Google Patents

一种基于框架采用镀银技术的封装件及其制作工艺 Download PDF

Info

Publication number
CN103346140A
CN103346140A CN2013102305809A CN201310230580A CN103346140A CN 103346140 A CN103346140 A CN 103346140A CN 2013102305809 A CN2013102305809 A CN 2013102305809A CN 201310230580 A CN201310230580 A CN 201310230580A CN 103346140 A CN103346140 A CN 103346140A
Authority
CN
China
Prior art keywords
chip
silver
salient point
metal salient
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102305809A
Other languages
English (en)
Inventor
孙青秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA CHIPPACKING TECHNOLOGY Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2013102305809A priority Critical patent/CN103346140A/zh
Publication of CN103346140A publication Critical patent/CN103346140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种基于框架采用镀银技术的封装件及其制作工艺，封装件主要由金属凸点、芯片、塑封体和镀银层组成；所述镀银层为相互独立的镀银层段，所述芯片上植有金属凸点，所述金属凸点与镀银层连接；所述塑封体包围了金属凸点、芯片和镀银层，金属凸点、芯片和镀银层构成了电路的电源和信号通道。所述制作工艺：框架镀银→晶圆减薄→划片→芯片做金属凸点→上芯→塑封→腐蚀框架→切割→包装。本发明缩短了产品制作周期，更好实现芯片与载体的互联，使I/O更加密集，成本更低。

Description

一种基于框架采用镀银技术的封装件及其制作工艺
 
技术领域
本发明属于集成电路封装技术领域，具体涉及一种基于框架采用镀银技术的封装件及其制作工艺。
背景技术
集成电路扁平无引脚封装是在近几年随着通讯及便携式小型数码电子产品的产生(数码相机、手机、PC、MP3)而发展起来的，适用于高频、宽带、低噪声、高导热、小体积、高速度等电性要求的中小规模集成电路的封装。集成电路扁平无引脚封装有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。该封装由于引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30%-50%。所以它能提供卓越的电性能，同时还提供了出色的散热性能。
普通的集成电路扁平无引脚封装封装主要存在以下不足：框架载体的集成电路扁平无引脚封装产品需要根据芯片尺寸及电路连通设计框架图形，再用腐蚀等方法将框架加工成设计好的图形，设计及制作周期长，成本比较高。并且目前的集成电路扁平无引脚封装系列封装件在凸点的排布以及I/O的密集程度上也由于框架设计及框架制造工艺而有所限制。
发明内容
为了克服上述现有技术存在的问题，本发明提供了一种基于框架采用镀银技术的封装件及其制作工艺，生产产品前不再需要根据芯片尺寸及电路连通设计框架图形及加工框架，在引线框架制作过程中即可设计图形，使用普通的金属板即可制作产品，无需对金属板进行过多加工，制作周期短，极大降低成本。在很大程度上使目前集成电路扁平无引脚系列封装件不再被框架设计及制作工艺所局限，使得产品凸点的排布以及I/O的密集程度上得到极大的提升。
一种基于框架采用镀银技术的封装件主要由金属凸点、芯片、塑封体和镀银层组成；所述镀银层为相互独立的镀银层段，所述芯片上植有金属凸点，所述金属凸点与镀银层连接；所述塑封体包围了金属凸点、芯片和镀银层，金属凸点、芯片和镀银层构成了电路的电源和信号通道。
一种基于框架采用镀银技术的封装件的制作工艺：框架镀银→晶圆减薄→划片→芯片做金属凸点→上芯→塑封→腐蚀框架→切割→包装。
附图说明
图1为引线框架剖面图；
图2为引线框架镀银后剖面图；
图3为芯片减薄划片后剖面图；
图4为芯片植金属凸点后剖面图；
图5为倒装上芯后剖面图；
图6为产品塑封后剖面图；
图7为产品腐蚀框架后剖面图；
图8为产品成品剖面图。
图中，1为引线框架，2为金属凸点，3为芯片，4为塑封体，5为镀银层。
具体实施方式
下面结合附图对本发明做进一步的说明。
如图8所示，一种基于框架采用镀银技术的封装件，所述封装件主要由金属凸点2、芯片3、塑封体4和镀银层5组成；所述镀银层5为相互独立的镀银层段，所述芯片3上植有金属凸点2，所述金属凸点2与镀银层5连接；所述塑封体4包围了金属凸点2、芯片3和镀银层5，金属凸点2、芯片3和镀银层5构成了电路的电源和信号通道。
一种基于框架采用镀银技术的封装件的主要流程：框架镀银→晶圆减薄→划片→芯片做金属凸点→上芯→塑封→腐蚀框架→切割→包装。
如图1至图8所示，一种基于框架采用镀银技术的封装件的制作工艺，按照以下步骤进行：
1、框架镀银：在引线框架1的图形部分镀一层3~20um的镀银层5。在框架制作厂家制作过程中，先设计好框架的图形，然后镀银层5形成图形，采用普通框架镀银即可进行产品制作流程，无需过多加工框架载体，即可实现电路连通，缩短设计及制作周期，降低成本。
2、晶圆减薄：减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm。
3、划片：150μm以上晶圆同普通集成电路扁平封装件划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺。
4、芯片上做金属凸点、上芯：在芯片3上用植球的方式作出金属凸点2，倒装上芯后直接和引线框架1连通。
5、塑封同常规方法。 
6、框架腐蚀：产品塑封后使用化学溶液腐蚀掉全部引线框架1，露出的镀银层5即可实现线路导通。此法可缩短设计及制作周期，降低成本。
7、切割、包装同常规方法。
在凸点排布及I/O数不受框架设计及制作限制的前提下，本发明通过电镀银之后倒装上芯的方法，实现了框架图形设计可在框架制作时期就完成，缩短了制作周期，更好得实现芯片与载体的互联，使I/O更加密集，成本更低。

Claims (2)

1.一种基于框架采用镀银技术的封装件，其特征在于：所述封装件主要由金属凸点（2）、芯片（3）、塑封体（4）和镀银层（5）组成；所述镀银层（5）为相互独立的镀银层段，所述芯片（3）上植有金属凸点（2），所述金属凸点（2）与镀银层（5）连接；所述塑封体（4）包围了金属凸点（2）、芯片（3）和镀银层（5），金属凸点（2）、芯片（3）和镀银层（5）构成了电路的电源和信号通道。
2.一种基于框架采用镀银技术的封装件的制作工艺，其特征在于：按照以下步骤进行：
第一步、框架镀银：在引线框架（1）的图形部分镀一层3~20um的镀银层（5）；
第二步、晶圆减薄：减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm；
第三步、划片：150μm以上晶圆同普通集成电路扁平封装件划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
第四步、芯片上做金属凸点、上芯：在芯片（3）上用植球的方式作出金属凸点（2），倒装上芯后直接和引线框架（1）连通；
第五步、塑封同常规方法； 
第六步、框架腐蚀：用化学溶液腐蚀掉全部引线框架（1），露出镀银层（5）；
第七步、切割、包装同常规方法。
CN2013102305809A 2013-06-10 2013-06-10 一种基于框架采用镀银技术的封装件及其制作工艺 Pending CN103346140A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102305809A CN103346140A (zh) 2013-06-10 2013-06-10 一种基于框架采用镀银技术的封装件及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102305809A CN103346140A (zh) 2013-06-10 2013-06-10 一种基于框架采用镀银技术的封装件及其制作工艺

Publications (1)

Publication Number Publication Date
CN103346140A true CN103346140A (zh) 2013-10-09

Family

ID=49280926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102305809A Pending CN103346140A (zh) 2013-06-10 2013-06-10 一种基于框架采用镀银技术的封装件及其制作工艺

Country Status (1)

Country Link
CN (1) CN103346140A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105551971A (zh) * 2015-12-08 2016-05-04 广东气派科技有限公司 基于Flip-chip连接的集成电路封装结构及封装工艺
CN105895615A (zh) * 2015-01-05 2016-08-24 广东气派科技有限公司 一种超薄封装元件及其制作工艺

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423643B1 (en) * 1999-10-01 2002-07-23 Shinko Electric Industries Co., Ltd Process of making carrier substrate and semiconductor device
US20030155638A1 (en) * 2002-02-01 2003-08-21 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
US20090001603A1 (en) * 2007-06-30 2009-01-01 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
KR20100033247A (ko) * 2008-09-19 2010-03-29 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR20100034157A (ko) * 2008-09-23 2010-04-01 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
US20110129965A1 (en) * 2008-09-22 2011-06-02 Zigmund Ramirez Camacho Method for manufacturing semiconductor package system with die support pad
CN102386105A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN102832141A (zh) * 2012-08-18 2012-12-19 孙青秀 一种基于框架的无载体式封装件的制作工艺
CN203690287U (zh) * 2013-06-10 2014-07-02 孙青秀 一种基于框架采用镀银技术的封装件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423643B1 (en) * 1999-10-01 2002-07-23 Shinko Electric Industries Co., Ltd Process of making carrier substrate and semiconductor device
US20030155638A1 (en) * 2002-02-01 2003-08-21 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
US20090001603A1 (en) * 2007-06-30 2009-01-01 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
KR20100033247A (ko) * 2008-09-19 2010-03-29 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
US20110129965A1 (en) * 2008-09-22 2011-06-02 Zigmund Ramirez Camacho Method for manufacturing semiconductor package system with die support pad
KR20100034157A (ko) * 2008-09-23 2010-04-01 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN102386105A (zh) * 2010-09-01 2012-03-21 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
CN102832141A (zh) * 2012-08-18 2012-12-19 孙青秀 一种基于框架的无载体式封装件的制作工艺
CN203690287U (zh) * 2013-06-10 2014-07-02 孙青秀 一种基于框架采用镀银技术的封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895615A (zh) * 2015-01-05 2016-08-24 广东气派科技有限公司 一种超薄封装元件及其制作工艺
CN105551971A (zh) * 2015-12-08 2016-05-04 广东气派科技有限公司 基于Flip-chip连接的集成电路封装结构及封装工艺

Similar Documents

Publication Publication Date Title
CN103346135A (zh) 一种基于框架采用键合线连接技术的封装件及其制作工艺
CN105720034B (zh) 引线框架、半导体装置
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN105514079A (zh) 集成电路封装结构及其生产工艺
CN104217967A (zh) 半导体器件及其制作方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN103346140A (zh) 一种基于框架采用镀银技术的封装件及其制作工艺
CN105514057B (zh) 高密度集成电路封装结构以及集成电路
CN203690287U (zh) 一种基于框架采用镀银技术的封装件
CN203481213U (zh) 一种基于框架采用键合线连接技术的封装件
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN105870100A (zh) 一种超薄封装件及其制作工艺
CN204348715U (zh) 一种超薄封装件
CN112349673A (zh) 一种基于键合线连接的超薄封装件及其制作工艺
CN103050451A (zh) 一种双排引脚四面扁平无引脚封装件及其绝缘处理方法
CN103021996A (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法
CN103400806A (zh) 一种基于框架采用切割道优化技术的扁平封装件的制作工艺
CN103094234A (zh) 一种扩展引脚的Fan-out Panel Level BGA封装件及其制作工艺
CN102832141A (zh) 一种基于框架的无载体式封装件的制作工艺
CN202633291U (zh) 一种芯片上芯片封装结构
CN105551971A (zh) 基于Flip-chip连接的集成电路封装结构及封装工艺
CN203103287U (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件
CN202111082U (zh) 多圈排列ic芯片封装件
CN203481221U (zh) 一种采用植球优化技术的框架csp封装件
CN210040190U (zh) 一种封装模块天线的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHINA CHIPPACKING TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SUN QINGXIU

Effective date: 20141104

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 710018 XI'AN, SHAANXI PROVINCE TO: 518111 SHENZHEN, GUANGDONG PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20141104

Address after: Longgang District of Shenzhen City, Guangdong province 518111 Pinghu Street Community Ping Wo Flower New Street No. 165 Building 1 floor 105 Hengshun Factory 1, 2-5 floor

Applicant after: CHINA CHIPPACKING TECHNOLOGY CO., LTD.

Address before: The essence of the door No. 50 Wenjing road 710018 Shaanxi province Weiyang District of Xi'an city 6-2206 room

Applicant before: Sun Qingxiu

RJ01 Rejection of invention patent application after publication

Application publication date: 20131009

RJ01 Rejection of invention patent application after publication