[go: up one dir, main page]

JP2006093575A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006093575A
JP2006093575A JP2004279644A JP2004279644A JP2006093575A JP 2006093575 A JP2006093575 A JP 2006093575A JP 2004279644 A JP2004279644 A JP 2004279644A JP 2004279644 A JP2004279644 A JP 2004279644A JP 2006093575 A JP2006093575 A JP 2006093575A
Authority
JP
Japan
Prior art keywords
plating
substrate
metal
semiconductor
temporary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004279644A
Other languages
English (en)
Inventor
Satoshi Chinda
聡 珍田
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004279644A priority Critical patent/JP2006093575A/ja
Publication of JP2006093575A publication Critical patent/JP2006093575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半田接続信頼性を向上させ、製造コストの安価なコアレス基板を用いた半導体装置及びその製造方法を提供する。
【解決手段】 ステンレス合金などめっき密着力の弱い金属仮基板上１１に、半導体パッケージの埋め込みめっき外部接続端子２１を形成する凹部１２を設け、その金属仮基板１１上に、フォトレジスト１３とめっき１４により半導体素子２搭載のためのダイパット２ｂ、配線パターン８、９、１０ｂを形成すると共に、上記凹部１２に配線パターン８、９、１０ｂに接続する埋め込みめっき外部接続端子２１を形成し、その後ダイパット２ｂに半導体素子２を搭載すると共に、その半導体素子２と上記配線パターン８、９、１０ｂとを接続し、さらに金属仮基板１１上の半導体素子２を樹脂５により封止して金属仮基板１１上に半導体パッケージを形成し、しかる後半導体パッケージから金属仮基板１１を剥離した半導体装置である。
【選択図】 図１

Description

本発明は、半導体素子を搭載し樹脂封止してなる半導体パッケージに係り、特に、半導体装置およびその製造方法に関するものである。
従来の半導体パッケージは、半導体素子を搭載するためのダイパット、半導体素子の電極からの電気的信号を取り出すための導電性の内部接続端子、内部配線パターン、外部接続用パット、外部接続端子等を有し、これらを保持する支持基板には、ガラスエポキシ樹脂、ポリイミドテープなどによる電気絶縁性の基板を用いていた。この半導体パッケージ用の支持基板は、通称モジュール基板と呼ばれている。従来のモジュール基板を用いた半導体パッケージを図３に示す。
図３（ａ）は、従来構造のモジュール基板（配線基板）を用いた半導体パッケージの横断面図である。図３（ｂ）は、図３（ａ）に示した半導体パッケージの平面図である。
従来のモジュール基板を用いた半導体パッケージを形成するには、先ず電気絶縁性基板であるガラスエポキシ樹脂、ポリイミドなどの樹脂基板４ａを用いた配線基板４を用意する。配線基板４には、銅箔などによるダイパット２ｂ、内部接続端子８、内部配線パターン９、外部接続用パット１０ｂ、スルーホール７、外部端子用パット１０ａがフォトケミカルエッチングにより形成されている。図には示していないが、ダイパット２ｂ、内部接続端子８、内部配線パターン９、外部接続用パット１０ｂ、スルーホール７、外部端子用パット１０ａには、その表面に電気めっき或いは、無電解方式によるニッケル下地めっき、電気金めっきなどが通常施されている。
このモジュール基板の上に半導体素子２を導電性ペーストなどを用いて接着搭載し、更に半導体素子電極部２ａと内部接続端子８とをボンディングワイヤ３で接続してから、エポキシ樹脂などの封止樹脂５を用いて封止して半導体パッケージ１が完成する。通常は、最後に半田ボールなどの球形の外部接続端子６を外部端子用パット１０ａに取り付ける。
また、最近モジュール基板を用いないコアレス基板を用いた半導体パッケージ構造（コアレス半導体パッケージ）も提案されていて、既に量産化されている。代表的なコアレス基板を用いた半導体パッケージの断面構造を図４に示す。
図４のコアレス半導体パッケージ４５では、半導体パッケージの底部に銅箔などからなる配線パターンなどの導電性配線部分を有するのみで、電気絶縁性基板を有しないのが特徴である。すなわち、ダイパット２ｂ、内部接続端子８、内部配線パターン９、外部接続用パット１０ｂなどの裏面がパッケージ底面から露出する構造になっている。
このコアレス半導体パッケージには例えば、特許文献１に記載されたものがある。このコアレス半導体パッケージ構造の製造工程を図５（ａ）〜（ｄ）に示す。
これは、金属基板１８上の外部接続端子となる部分に凹部１７を形成し、この凹部１７にケミカルエッチング液に溶解しない金属膜１９を形成（図５（ａ））した後、半導体素子２を金属基板１８上に搭載して半導体素子２と金属膜１９をボンディングワイヤ３により接続（図５（ｂ））し、次に、封止樹脂５により樹脂封止（図５（ｃ））してから、最終的に金属基板１８をケミカルエッチング液で溶解除去してコアレス半導体パッケージ４６を製造（図５（ｄ））する方法である。
さらにまた、別のコアレス半導体パッケージの製法と構造に関しては、金属基板１８を溶解しない方式がある（特許文献２参照）。
このコアレス半導体パッケージ構造の製造工程を図６（ａ）〜（ｅ）に示す。
この方式では、ステンレスなどの仮基板３１を用いて、その仮基板３１の上に内部接続端子８、内部配線パターン９、外部接続用パット１０ｂなどの導電性パターンをめっき法によって形成（図６（ａ））し、半導体素子２を搭載（図６（ｂ））し、ボンディングワイヤ３によりワイヤボンディング接続（図６（ｃ））し、封止樹脂５による樹脂封止を行った（図６（ｄ））後、ステンレスなどの仮基板３１を剥離除去してコアレス半導体パッケージ４５を製造（図６（ｅ））する方法である。
これらの公知例の方法はいずれも、電気絶縁性基板を用いないので、半導体パッケージを薄くでき、また高価な基板を必要としないのでコアレス半導体パッケージ４５、４６を安価に製造できるメリットがある。
特開２００１−３５８２５４号公報 特許第２７８１０２０号公報
従来技術で記述した特許文献１では、金属基板１８をケミカルエッチング液により化学溶解しなければならず、化学溶解する工程を含むことと、そのための化学薬品を必要とすること、並びにその溶解液からの金属の回収、廃液処理が必要であることなど多くの問題がある。このため、半導体パッケージの製造コストが高くなる。
また、ケミカルエッチング液に溶解しない金属には金やパラジュウムなどがあるが、これらの金属は高価であること、また化学溶解するには金属基板１８を薄くしなければならないが、薄くすると工程での変形が起こり、機械的強度が弱くなり搬送が難しいことなどの問題がある。
さらにまた、外部接続端子となる凹部１７に形成した金属膜１９は薄いため、外部接続端子を半田接続するときに、金属膜１９が半田に溶解し金属膜１９が消失し、半田接続信頼性が低下するなどの問題がある。
また、特許文献２では、ステンレスなどの仮基板３１に直接に内部接続端子８、内部配線パターン９、外部接続用パット１０ｂなどを形成するのみで、外部接続端子の部分にはあらかじめ凹部を形成しない。このため、半導体パッケージの外部接続端子は平坦であり、外部接続端子を配線基板に半田接続したとき、配線基板との高さ（スタンドオフ高さ）が得られず、配線基板と半導体パッケージとの線膨張係数差に起因する熱応力が吸収できない。したがって、半田接続部の温度サイクル信頼性が低下するなどの問題がある。
この問題を解決するために、平坦な外部接続端子の部分に球形の半田ボールを別工程で取り付けるなどを通常行っているが、半田ボールは高価であり、また半田ボール搭載、溶融、凝固などを行う特殊な装置が必要になる。
以上のように従来技術は、高価な配線基板を必要とすること、また基板を用いない場合には、化学薬品が必要であること、工程が長くなること、特殊な装置が必要になるなど多くの問題がある。
したがって、本発明の課題はこれらの問題を解決することにあるが、具体的には下記の課題を解決し、新規のコアレス基板の製造方法とそれを用いた半導体装置（コアレス半導体パッケージ）を提供するものである。
１）化学溶解などを必要とすることなく、仮基板からの剥離によって半導体装置（コアレス半導体パッケージ）を製造すること。
２）電気めっきによって埋め込みめっき外部接続端子を凸型に形成し、半田接続信頼性を向上させること。
３）工程削減により、安価な半導体装置（コアレス半導体パッケージ）の製造方法を提供すること。
４）リサイクル可能な仮基板の使用によって、基板材料費を零にし、さらに安価な半導体装置（コアレス半導体パッケージ）の製造方法を提供すること。
本発明は上記目的を達成するために創案されたものであり、第１の発明は、ステンレス合金などめっき密着力の弱い金属仮基板上に、半導体パッケージの埋め込みめっき外部接続端子を形成する凹部を設け、その金属仮基板上に、フォトレジストとめっきにより半導体素子搭載のためのダイパット、配線パターンを形成すると共に、上記凹部に上記配線パターンに接続する埋め込みめっき外部接続端子を形成し、その後上記半導体素子搭載のためのダイパットに半導体素子を搭載すると共に、その半導体素子と上記配線パターンとを接続し、さらに上記金属仮基板上の上記半導体素子を樹脂により封止して上記金属仮基板上に半導体パッケージを形成し、しかる後該半導体パッケージから上記金属仮基板を剥離した半導体装置である。
第２の発明は、ステンレス合金などめっき密着力の弱い金属仮基板上に、半導体パッケージの埋め込みめっき外部接続端子を形成する凹部を設け、その金属仮基板上に、フォトレジストとめっきにより半導体素子搭載のためのダイパット、配線パターンを形成すると共に、上記凹部に上記配線パターンに接続する埋め込みめっき外部接続端子を形成し、その後上記半導体素子搭載のためのダイパットに半導体素子を搭載すると共に、その半導体素子と上記配線パターンとを接続し、さらに上記金属仮基板上の上記半導体素子を樹脂により封止して上記金属仮基板上に半導体パッケージを形成し、しかる後該半導体パッケージから上記金属仮基板を剥離した半導体装置の製造方法である。
第３の発明は、上記めっきは、電気半田めっき、電気銅めっき、電気ニッケルめっき、電気金めっきなどのめっき法により行う製造方法である。
第４の発明は、上記半導体素子と上記配線パターンとの接続は、ワイヤボンディング法、フリップチップ法などの接続法による製造方法である。
第５の発明は、上記金属仮基板は、板状、シート状、箔状、または長尺のテープ状に形成される製造方法である。
第６の発明は、上記金属仮基板は、絶縁性のセラミック、合成樹脂などの無機、有機絶縁フィルム若しくはテープなどのシート表面に、ステンレス合金、アルミニウム、アルミニウム合金、チタン、チタン合金などのめっき密着力の弱い金属の薄膜を、無電解めっきまたは蒸着、スパッタリングなどの気相法で形成した製造方法である。
第７の発明は、上記金属仮基板剥離後の上記半導体パッケージの底部は、上記埋め込みめっき外部接続端子の裏面部分を除き、電気絶縁性のソルダーレジストで上記裏面全体を覆った製造方法である。
本発明によれば、次に示すような優れた効果を発揮する。
１）化学溶解などを必要とすることなく、金属仮基板からの剥離によって半導体装置であるコアレス半導体パッケージを製造できる。
２）電気めっきによって埋め込みめっき外部接続端子を凸型に形成し、半田接続信頼性を向上させることができる。
３）工程削減により、安価な半導体装置（コアレス半導体パッケージ）の製造方法を提供することができる。
４）リサイクル可能な仮基板の使用によって、基板材料費を零にし、さらに安価な半導体装置（コアレス半導体パッケージ）の製造方法を提供することができる。
以下、本発明の好適実施の形態を添付図面にしたがって説明する。
図１（ａ）〜（ｈ）は、本発明のコアレス基板を用いた半導体装置（コアレス半導体パッケージ）の製造方法を示す工程図である。
まず、図１（ａ）に示すようにステンレス合金、アルミニウム、アルミニウム合金、チタン、チタン合金などのめっき密着力の弱い材料を用いた金属仮基板１１を用意する。この金属仮基板１１の表面は、後述の封止樹脂５が剥離しやすいように機械研磨若しくは化学研磨などをあらかじめ行うとよい。
なお、この金属仮基板１１は、板状、シート状、箔状、長尺のテープ状であってもよい。
次に、この金属仮基板１１に後述するめっき外部接続端子２１を形成するための凹部（以下、外部端子用穴と称する）１２を設ける。この外部端子用穴１２の形成は、フォトケミカルエッチング法若しくは金型による圧造成形加工などで行う。
フォトケミカルエッチング法では、形成される外部端子用穴１２の大きさ、深さのほか、外部端子用穴１２の形状も矩形、円形など自由に設計が可能である。
また、金型による圧造成形加工では、押し付け金型の凸部の大きさ、高さなどのほか、矩形、円形などの凸部形状の選定が可能であるため、フォトケミカルエッチング法と同様に形成される外部端子用穴１２の大きさ、深さのほか、外部端子用穴１２の形状も矩形、円形など自由に設計が可能である。
この外部端子用穴１２には、後述の電気銅めっきなどとの密着を弱くするために、あらかじめ外部端子用穴１２の底部及び側壁などに機械研磨、化学研磨などを行うとよい。
この後、フォトレジスト１３を施して、後述する半導体素子２搭載用のダイパット２ｂ、配線パターンとして内部接続端子８、内部配線パターン９及び外部接続用パット１０ｂ、外部端子となる埋め込みめっき外部接続端子２１をそれぞれ形成するためのレジスト開口部１６を設ける（図１（ｂ））。
次に、このレジスト開口部１６に対してめっき処理を行って、埋め込みめっき１４を形成する。
この埋め込みめっき１４は、電気銅めっき、電気銅合金めっきなどの高導電性の金属を用いて行うめっき処理により形成することが好ましい。
この電気銅めっきには、通常高密度配線基板やビルドアップ配線基板で用いられている穴埋め込み用電気銅めっき液（ビアフィリング液）を用いると便利である。この電気銅めっき液は、硫酸銅電気めっき液などであるが、めっき液中に外部端子用穴１２の底部により電気めっきが析出しやすい添加剤が微量含まれている。通常この添加物の代表的なものとして、ポリビニルアルコール（ＰＶＡ）がある。このＰＶＡは、外部端子用穴１２の底部に吸着しにくく、金属仮基板１１の表面により吸着しやすいので、めっき電流が外部端子用穴１２を形成している凹部に集中して凹部のめっきが厚くなる。
このことによって、後述する埋め込みめっき外部接続端子２１（図１（ｈ）参照）となる凹部に電気銅めっきがより厚く成長し、同時に半導体素子搭載用のダイパット２ｂ、内部接続端子８、内部配線パターン９、外部接続用パット１０ｂが電気銅めっきによりレジスト開口部１６に埋め込まれて形成される（図１（ｃ））。
次に、図１（ｃ）には示していないが、電気銅めっきによって形成された埋め込みめっき１４の上に電気ニッケルめっき及び電気金めっきを順次行う。
電気ニッケルめっきは、銅の金中への熱拡散バリア膜として用いる。また、電気金めっきは、金線による超音波ワイヤボンディング（図１（ｆ）参照）のために施す。
この後、金属仮基板１１からフォトレジスト１３を剥離・除去することで、従来のような電気絶縁性基板を必要としないコアレス基板が得られる（図１（ｄ））。
このようにして、図１（ａ）〜（ｄ）までの工程で、コアレス基板２０が完成する。
なお説明した工程では、電気ニッケルめっきを代表として説明したが、ニッケル／錫などの合金めっきでも構わない。
また、電気銅めっきを行う前に半田めっきを行うと、埋め込みめっき外部接続端子２１が露出（図１（ｈ）参照）したときに図示しないマザーボードへの半田付けを短時間に良好に行うことができ、搭載接続が容易になる。半田めっきを行わない場合には、埋め込みめっき外部接続端子２１が露出（図１（ｈ）参照）したときに表面の銅めっきが露出するが、この場合フラックス性を有するプリコート剤を薄く銅めっき面に塗布することにより、半田付けを良好に行うことができる。
この半田めっきは、Ｐｂ−Ｓｎ系の鉛を含む半田、または最近の鉛フリー半田であるＳｎ−Ｃｕ、Ｓｎ−Ｚｎ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ系などの二元系のほか、Ｓｎ−Ｚｎ−Ｂｉ系などの三元系の電気半田めっきでも構わない。
また、めっき接着性の弱い金属としてステンレス合金、アルミニウム、アルミニウム合金、チタン、チタン合金などを例示したが、めっき接着性の弱い金属であれば例示に限定されず本実施の形態の範囲であり構わない。
次に続けて、コアレス基板２０を用いた半導体装置（コアレス半導体パッケージ）の組立の工程を、図１（ｅ）〜（ｈ）により説明する。
まず、コアレス基板２０のダイパット２ｂ上に半導体素子２を搭載する。半導体素子２には、半導体素子電極部２ａが設けられている。半導体素子２の搭載には、導電性銀ペーストなど接着性のある樹脂ペーストを用いる（図１（ｅ））。
半導体素子２の搭載の後、半導体素子電極部２ａと、埋め込みめっき１４で形成された内部接続端子８とをボンディングワイヤ３で超音波接続する（図１（ｆ））。
その後、半導体素子２が搭載されたコアレス基板２０の表面をエポキシ樹脂などの専用の封止樹脂５で封止して半導体パッケージを形成する（図１（ｇ））。
この樹脂封止により、後述する金属仮基板１１の剥離後（図１（ｈ）参照）にも、図１（ａ）〜（ｄ）で形成されたダイパット２ｂ、配線パターンとして内部接続端子８、内部配線パターン９及び外部接続用パット１０ｂ、外部端子となる埋め込みめっき外部接続端子２１や図１（ｅ）で搭載された半導体素子２、図１（ｆ）で接続されたボンディングワイヤ３などが封止樹脂５により確実に固定される。
最後に、この半導体パッケージから金属仮基板１１を剥離する。
剥離の方法は、金属仮基板１１を機械的に反らせて剥離する方法や、超音波振動を加えて剥離する方法がある。これらの剥離方法により、めっき密着力の弱い金属仮基板１１に形成された埋め込みめっき１４と、金属仮基板１１とは容易に剥離することができる。
また、あらかじめ外部端子用穴１２の底部及び側壁などに機械研磨、化学研磨などを行ってあるため、この底部及び側壁はめっき密着力が一層弱くなっており、外部端子用穴１２に埋め込まれた埋め込みめっき１４と、金属仮基板１１とは容易に剥離することができる。
さらには、金属仮基板１１の表面には、あらかじめ機械研磨若しくは化学研磨などを施されているため、金属仮基板１１の表面と封止樹脂５とが接する部分においては、封止樹脂５から金属仮基板１１が剥離しやすいようになっている。
この金属仮基板１１の剥離後に、埋め込みめっき１４により形成された半導体素子搭載用のダイパット２ｂ、内部接続端子８、内部配線パターン９、外部接続用パット１０ｂがコアレス半導体パッケージ１５の裏面に露出するほか、埋め込みめっき１４により凸状（凸型）に形成された埋め込みめっき外部接続端子２１が露出する。このようにして、コアレス半導体パッケージ１５が完成する（図１（ｈ））。
以上説明したような本発明の実施の形態によれば、次に示すような優れた効果を発揮する。
１）従来技術のような金属仮基板を化学溶解することなどが不要であり、金属仮基板を剥離することによって半導体装置（コアレス半導体パッケージ）を製造できる。
２）電気めっきによって埋め込みめっき外部接続端子を凸型に形成し、従来技術と比較して半田接続信頼性を向上させることができる。
３）工程削減により、安価な半導体装置（コアレス半導体パッケージ）の製造方法を提供することができる。
４）リサイクル可能な金属仮基板の繰り返しの使用によって、基板材料費を零にすることが可能となり、さらに安価な半導体装置（コアレス半導体パッケージ）の製造方法を提供することができる。
次に、実施例１を図１及び図２を用いて説明する。
まず、厚さ０．３ｍｍで大きさが１００ｍｍ×１００ｍｍのＳＵＳ３０４（３０４ステンレススチール）製の金属仮基板１１を用意する。
この金属仮基板１１の表面を封止樹脂５が剥離しやすいようにバフ研磨機などによる機械研磨を行う。研磨後の表面の粗さは、平均粗さで０．２μｍ以下が好ましい。研磨加工によりステンレスの表面に均一な不働態化被膜が形成される。
この不働態化被膜は、電気銅めっきなどとの密着が弱く、図１（ｈ）の剥離工程で銅めっき界面からの金属仮基板１１の剥離を容易に行うことが可能になる。
次に、この金属仮基板１１に外部端子用穴１２を形成する。外部端子用穴１２の形成は、フォトケミカルエッチング法により行う。外部端子用穴１２の形状は円形とし、寸法は直径０．５ｍｍ、深さは０．２ｍｍとする。
フォトケミカルエッチング法には、塩化第二鉄水溶液を用いる。この塩化第二鉄水溶液は、銅合金系、鉄合金系のエッチング液として通常用いられている（図１（ａ））。
次に、金属仮基板１１の全面にフォトレジストをローラーコート法で塗布し、フォトマスクを用いて露光及び現像により電気銅めっきのレジスト開口部１６を形成する（図１（ｂ））。
レジスト開口部１６の形状を、図２に示す。
図２は、半導体素子搭載用のダイパット２ｂ、配線パターンである内部接続端子８、内部配線パターン９及び外部接続用パット１０ｂ、外部端子となる埋め込みめっき外部接続端子２１を形成するためのレジスト開口部１６を示している。
埋め込みめっき外部接続端子２１の円形パットは図中破線で示している。埋め込みめっき外部接続端子２１のピッチＰは、１．２７ｍｍ、０．８ｍｍ、０．７５ｍｍ、０．６５ｍｍ、０．５ｍｍなどのＪＥＩＴＡ（Japan Electronics & Information Technology Industries Association：社団法人電子情報技術産業協会、旧ＥＩＡＪ（Electronic Industries Association of Japan：社団法人日本電子機械工業会））、ＪＥＤＥＣ（Joint Electron Device Engineering Council：合同電子デバイス委員会）などで標準化されたピッチを選定する。埋め込みめっき外部接続端子２１の数は半導体素子２の半導体素子電極部２ａの数に合わせて選定するか、またはＪＥＩＴＡ、ＪＥＤＥＣなどで標準化された端子数に合わせた数に設計する（図１（ｂ））。
レジスト開口部１６を形成した後、ビアフィリングに用いられている穴埋め用硫酸銅めっき液を用いて銅めっきを行う。深さ０．２ｍｍの外部端子用穴１２を埋め込むためのめっき時間は、通常４時間程度である（図１（ｃ））。
次に電気銅めっきの上に電気ニッケルめっきをワット浴、スルファミン酸浴などにより、２μｍ程度の厚さでめっきする。電気ニッケルめっきは、前述のように銅の金中への熱拡散バリア膜として用いる。
次に、電気ニッケルめっきの上に、低シアン金めっき浴などにより、電気金めっきを０．５μｍの厚さでめっきする。
また、金めっきは、金線による超音波によるワイヤボンディング（図１（ｆ）参照）のために施すが、ワイヤボンディング用の専用の高純度電気金めっき浴を用いる。
次に、コアレス基板２０を用いて、ダイパット２ｂ上に半導体素子２を搭載する。搭載にはエポキシ樹脂ベースに導電性銀粒子を分散させた接着性の樹脂ペーストを用いる（図１（ｅ））。その後、半導体素子電極部２ａと、埋め込みめっき１４で形成された内部接続端子８とをボンディングワイヤ３で超音波接続する（図１（ｆ））。
その後、エポキシ樹脂などの専用封止樹脂で封止する（図１（ｇ））。最後に、金属仮基板１１を剥離する（図１（ｈ））。この剥離工程で埋め込みめっき１４が露出するほかに、凸状（凸型）に形成された埋め込みめっき外部接続端子２１が露出したコアレス半導体パッケージ１５が完成する。
上記実施例１の電気銅めっきを実施（図１（ｃ））する前に、３７ｍａｓｓ％Ｐｂ−６３ｍａｓｓ％Ｓｎ組成の電気半田めっきを行う。このことにより、金属仮基板１１の剥離（図１（ｈ））後、埋め込みめっき外部接続端子２１の表面（図では、下面に当たる）は半田めっきとなり、図示しないマザーボードへの半田接続が容易になる。
上記実施例１を実施するにあたり、金属仮基板１１（図１（ａ））にステンレス製の長尺テープを用いる。このことによって、巻き取り式のめっき装置などによる連続加工が可能になる。
上記実施例３を実施するにあたり、長尺テープに絶縁性のセラミック、合成樹脂などの無機絶縁フィルム、テープ若しくは有機絶縁フィルム、テープの表面に、無電解めっき、蒸着、スパッタリングなどの気相法で金属薄膜を形成したものを用いる。
例えばステンレス合金、アルミニウム、アルミニウム合金、チタン、チタン合金などのめっき接着力の弱い金属を、ＰＥＴ（Polyethylene Terephthalate：ポリエチレンテレフタレート）樹脂テープの表面に蒸着した長尺のテープを金属仮基板１１（図１（ｃ））に用いる。
使用するＰＥＴ樹脂テープの厚さは、巻き取り搬送を考慮して、０．１ｍｍ程度が適する。アルミニウムの蒸着膜の厚さは、１．０μｍ程度がよい。アルミニウム蒸着のＰＥＴフィルムは広幅で長尺品が市販されているので、これを用いてもよい。この蒸着ＰＥＴフィルムを用いる場合は、蒸着膜厚が薄いので、埋め込みめっき外部接続端子２１を形成できないが、これを除けば図１と同様の工程でコアレス半導体パッケージの製造が可能である。本実施例では、アルミニウム蒸着としたが、ほかにチタン、チタン合金などめっき密着性の弱い金属の蒸着またはスパッタリングでも構わない。
実施例４において、蒸着した長尺のテープの代わりに０．３ｍｍ厚さのアルミニウム箔をＰＥＴフィルム上にエポキシ樹脂系の接着剤で貼り合わせたテープを金属仮基板１１（図１（ｃ））に用いる。このことによって、０．２ｍｍ高さ程度の埋め込みめっき外部接続端子２１の形成が可能となる。
実施例１において、電気銅めっきにビアフィリング用のめっき液ではなく、通常の電気銅めっき液を用いる。この電気銅めっき液では、外部端子用穴１２も内部接続端子８、内部配線パターン９などと同じ厚さの電気銅めっき厚さになるが、銅めっき厚さを１０μｍ程度に薄くすることができるので、銅めっき時間は１０分程度で完了する。このことにより、コアレス基板２０の製造時間を短縮できる。
実施例１において、電気銅めっきの配線パターンを内部接続端子８、内部配線パターン９、及び外部接続用パット１０ｂが一体になった構造とする。すなわち、例えば直径０．５ｍｍの円形で深さが０．２ｍｍの外部端子用穴１２の部分のみまたは、その上の外部接続用パット１０ｂを含めた構造とする。ワイヤボンディングは、内部接続端子８と行う代わりに埋め込みめっき外部接続端子２１の上部または、外部接続用パット１０ｂに直接行う。この構造では、配線パターンである内部接続端子８、内部配線パターン９、及び外部端子用パット１０ａを図２に示すように形成していたのに比べて、占める面積が狭くこのためコアレス半導体パッケージを小型化することができる。
実施例１において、半導体素子２を１個設ける（図１（ｅ））のではなく、２乃至３個の半導体素子２を１枚のコアレス基板２０上に搭載して、パッケージモジュール構造（別名、ＳＩＰ：システムインパッケージ）とする。
この場合、各半導体素子２間相互の電気的接合は、コアレス半導体パッケージ１５を搭載する図示しないマザーボード上で互いに接続するか、またはコアレス半導体パッケージ１５内部の外部接続用パット１０ｂ間を互いにボンディングワイヤ３によりワイヤボンディング接続して実施する。
実施例１において、フォトレジスト１３（図１（ｂ））の代わりに非感光性の熱硬化型のエポキシ樹脂をめっきレジストとして塗布し、エキシマレーザビーム、または炭酸ガスレーザビームなどを用いて、レジスト開口部１６を形成する。
この場合は、レーザ加工マスクとして、半導体素子搭載用のダイパット２ｂ、内部接続端子８、内部配線パターン９、外部接続用パット１０ｂ及び埋め込みめっき外部接続端子２１の部分に該当する位置を開口したメタルマスクを用いる。
このことによって、フォトレジスト１３によって形成したレジスト開口部１６と同様のレジスト開口部を形成することができる。
実施例１において、電気銅めっきのためのレジスト開口部１６を形成したフォトレジスト１３（めっき用レジスト）の代わりに、ＰＳＲ（Photo Solder Resist：フォトソルダーレジスト）を用いて、レジスト開口部を形成する。
この場合には、図１（ｄ）においてＰＳＲを剥離せずにコアレス基板とし、このコアレス基板にそのまま半導体素子２を搭載し（図１（ｅ））、封止樹脂５により樹脂封止した後、金属仮基板１１を剥離してコアレス半導体パッケージ１５が形成される。
すなわち、ここでフォトレジストにＰＳＲを用いていることで、ＰＳＲは耐熱性を有しているので、図１（ｃ）に示す電気銅めっき後にＰＳＲを溶解剥離（剥膜）せずに残存させることができる。
そして、樹脂封止した後には、ＰＳＲと金属仮基板１１（ＳＵＳ３０４ステンレス基板）との界面は密着性が悪いので、弱い力で仮基板を容易に剥離することができる。これにより、フォトレジスト（ＰＳＲ）の剥離工程を省くことができ、短工程でコアレス半導体パッケージを容易に実現できる。
実施例１において、半導体素子の搭載及び接続をワイヤボンディング方式の代わりにフリップチップ方式とする。
このフリップチップ方式では、半導体素子電極部２ａに例えば３０μｍ高さの金めっきのバンプ（突起電極）が形成された半導体素子２を用い、超音波接合法で内部接続端子８と接続する。接続後、半導体素子２とコアレス基板２０との間をエポキシ樹脂系の液状アンダーフィル樹脂で封止してから、コアレス基板２０上面全体を封止樹脂５により樹脂封止するとコアレス半導体パッケージが完成する。
この構造では、ワイヤボンディングを用いないので、ボンディングワイヤ３の接続長さを短縮でき、例えばＲＦ（Radio Frequency）モジュールなどの高周波伝送デバイスの信号伝送特性を向上することができる。
実施例１において、金属仮基板１１を剥離した（図１（ｈ））後に、凸状（凸型）に形成された埋め込みめっき外部接続端子２１が露出した部分を除き、電気絶縁性のソルダーレジストなどで半導体パッケージの裏面全体を覆った。
このことにより、図示しないマザーボードへの半田接続が容易になる。
図１（ａ）〜（ｈ）は、本発明のコアレス基板を用いた半導体装置（コアレス半導体パッケージ）の製造方法を示す工程図である。 本発明のコアレス基板を示す部分平面図である。 図３（ａ）は、従来構造のモジュール基板（配線基板）を用いた半導体パッケージの横断面図である。図３（ｂ）は、図３（ａ）に示した半導体パッケージの平面図である。 従来のコアレス基板を用いたコアレス半導体パッケージを示す断面図である。 図５（ａ）〜（ｄ）は、従来技術のコアレス基板を用いたコアレス半導体パッケージの製造方法を示す工程図である。 図６（ａ）〜（ｅ）は、従来技術のコアレス基板を用いたコアレス半導体パッケージの製造方法を示す工程図である。
符号の説明
１ コアレス半導体パッケージ（半導体装置）
２ 半導体素子
２ａ 半導体素子電極部
２ｂ ダイパット
３ ボンディングワイヤ
４ 配線基板
４ａ 樹脂基板
５ 封止樹脂
６ 外部接続端子
７ スルーホール
８ 内部接続端子
９ 内部配線パターン
１０ａ 外部端子用パット
１０ｂ 外部接続用パット
１１ 金属仮基板
１２ 外部端子用穴
１３ フォトレジスト
１４ 埋め込みめっき
１５ コアレス半導体パッケージ
１６ レジスト開口部
１７ 凹部
１８ 金属基板
１９ 金属膜
２０ コアレス基板
２１ 埋め込みめっき外部接続端子
３１ 仮基板
４５ コアレス半導体パッケージ
Ｐ 端子ピッチ

Claims (7)

  1. ステンレス合金などめっき密着力の弱い金属仮基板上に、半導体パッケージの埋め込みめっき外部接続端子を形成する凹部を設け、その金属仮基板上に、フォトレジストとめっきにより半導体素子搭載のためのダイパット、配線パターンを形成すると共に、上記凹部に上記配線パターンに接続する埋め込みめっき外部接続端子を形成し、その後上記半導体素子搭載のためのダイパットに半導体素子を搭載すると共に、その半導体素子と上記配線パターンとを接続し、さらに上記金属仮基板上の上記半導体素子を樹脂により封止して上記金属仮基板上に半導体パッケージを形成し、しかる後該半導体パッケージから上記金属仮基板を剥離したことを特徴とする半導体装置。
  2. ステンレス合金などめっき密着力の弱い金属仮基板上に、半導体パッケージの埋め込みめっき外部接続端子を形成する凹部を設け、その金属仮基板上に、フォトレジストとめっきにより半導体素子搭載のためのダイパット、配線パターンを形成すると共に、上記凹部に上記配線パターンに接続する埋め込みめっき外部接続端子を形成し、その後上記半導体素子搭載のためのダイパットに半導体素子を搭載すると共に、その半導体素子と上記配線パターンとを接続し、さらに上記金属仮基板上の上記半導体素子を樹脂により封止して上記金属仮基板上に半導体パッケージを形成し、しかる後該半導体パッケージから上記金属仮基板を剥離したことを特徴とする半導体装置の製造方法。
  3. 上記めっきは、電気半田めっき、電気銅めっき、電気ニッケルめっき、電気金めっきなどのめっき法により行う請求項２記載の半導体装置の製造方法。
  4. 上記半導体素子と上記配線パターンとの接続は、ワイヤボンディング法、フリップチップ法などの接続法による請求項２記載の半導体装置の製造方法。
  5. 上記金属仮基板は、板状、シート状、箔状、または長尺のテープ状に形成される請求項２記載の半導体装置の製造方法。
  6. 上記金属仮基板は、絶縁性のセラミック、合成樹脂などの無機、有機絶縁フィルム若しくはテープなどのシート表面に、ステンレス合金、アルミニウム、アルミニウム合金、チタン、チタン合金などのめっき密着力の弱い金属の薄膜を、無電解めっきまたは蒸着、スパッタリングなどの気相法で形成した請求項２または５記載の半導体装置の製造方法。
  7. 上記金属仮基板剥離後の上記半導体パッケージの底部は、上記埋め込みめっき外部接続端子の裏面部分を除き、電気絶縁性のソルダーレジストで上記裏面全体を覆った請求項２〜６記載の半導体装置の製造方法。
JP2004279644A 2004-09-27 2004-09-27 半導体装置およびその製造方法 Pending JP2006093575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004279644A JP2006093575A (ja) 2004-09-27 2004-09-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004279644A JP2006093575A (ja) 2004-09-27 2004-09-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006093575A true JP2006093575A (ja) 2006-04-06

Family

ID=36234230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279644A Pending JP2006093575A (ja) 2004-09-27 2004-09-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006093575A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016469A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP2010260206A (ja) * 2009-04-30 2010-11-18 Nitto Denko Corp 積層体およびそれを用いた配線回路基板
KR101040136B1 (ko) * 2008-09-23 2011-06-09 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP2011124381A (ja) * 2009-12-10 2011-06-23 Nitto Denko Corp 半導体装置の製造方法
CN103346140A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用镀银技术的封装件及其制作工艺
JP2014053638A (ja) * 2013-11-15 2014-03-20 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2017045945A (ja) * 2015-08-28 2017-03-02 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017098315A (ja) * 2015-11-19 2017-06-01 日立マクセル株式会社 半導体装置用基板とその製造方法、および半導体装置
JP2017112176A (ja) * 2015-12-15 2017-06-22 Ｓｈマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2018152390A (ja) * 2017-03-10 2018-09-27 日本電気株式会社 電子部品および電子部品の製造方法
CN109285823A (zh) * 2017-07-19 2019-01-29 大口电材株式会社 半导体元件搭载用基板以及其制造方法
JP2019212649A (ja) * 2018-05-31 2019-12-12 マクセルホールディングス株式会社 半導体装置用基板とその製造方法、および半導体装置
JP2021028996A (ja) * 2015-11-19 2021-02-25 マクセルホールディングス株式会社 半導体装置用基板、半導体装置
JP2022189979A (ja) * 2020-11-30 2022-12-22 マクセル株式会社 半導体装置用基板、半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781020B2 (ja) * 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP2000021919A (ja) * 1998-06-30 2000-01-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2001358254A (ja) * 2000-06-15 2001-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
JP2003258007A (ja) * 2002-02-27 2003-09-12 Nec Kansai Ltd 電子部品及びその製造方法
JP2004103860A (ja) * 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
JP2004221399A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781020B2 (ja) * 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP2000021919A (ja) * 1998-06-30 2000-01-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2002016181A (ja) * 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2001358254A (ja) * 2000-06-15 2001-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
JP2003258007A (ja) * 2002-02-27 2003-09-12 Nec Kansai Ltd 電子部品及びその製造方法
JP2004103860A (ja) * 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
JP2004221399A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016469A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
KR101040136B1 (ko) * 2008-09-23 2011-06-09 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
JP2010260206A (ja) * 2009-04-30 2010-11-18 Nitto Denko Corp 積層体およびそれを用いた配線回路基板
JP2011124381A (ja) * 2009-12-10 2011-06-23 Nitto Denko Corp 半導体装置の製造方法
US8298872B2 (en) 2009-12-10 2012-10-30 Nitto Denko Corporation Manufacturing method for semiconductor device
CN103346140A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用镀银技术的封装件及其制作工艺
JP2014053638A (ja) * 2013-11-15 2014-03-20 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2017045945A (ja) * 2015-08-28 2017-03-02 Ｓｈマテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017098315A (ja) * 2015-11-19 2017-06-01 日立マクセル株式会社 半導体装置用基板とその製造方法、および半導体装置
JP2021028996A (ja) * 2015-11-19 2021-02-25 マクセルホールディングス株式会社 半導体装置用基板、半導体装置
JP7339231B2 (ja) 2015-11-19 2023-09-05 マクセル株式会社 半導体装置用基板、半導体装置
JP2017112176A (ja) * 2015-12-15 2017-06-22 Ｓｈマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2018152390A (ja) * 2017-03-10 2018-09-27 日本電気株式会社 電子部品および電子部品の製造方法
CN109285823A (zh) * 2017-07-19 2019-01-29 大口电材株式会社 半导体元件搭载用基板以及其制造方法
JP2019212649A (ja) * 2018-05-31 2019-12-12 マクセルホールディングス株式会社 半導体装置用基板とその製造方法、および半導体装置
JP2022189979A (ja) * 2020-11-30 2022-12-22 マクセル株式会社 半導体装置用基板、半導体装置

Similar Documents

Publication Publication Date Title
JP5101169B2 (ja) 配線基板とその製造方法
US6492252B1 (en) Method of connecting a bumped conductive trace to a semiconductor chip
US6291271B1 (en) Method of making semiconductor chip package
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6576539B1 (en) Semiconductor chip assembly with interlocked conductive trace
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP2006093575A (ja) 半導体装置およびその製造方法
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6548393B1 (en) Semiconductor chip assembly with hardened connection joint
US6537851B1 (en) Method of connecting a bumped compliant conductive trace to a semiconductor chip
JP3297177B2 (ja) 半導体装置の製造方法
JP7382170B2 (ja) 半導体装置
JP2001223287A (ja) インターポーザーの製造方法
JP4112872B2 (ja) Ｐｇａパッケージのピン表面実装方法
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
US6949408B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP4067027B2 (ja) プリント配線板及びその製造方法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JP2006086209A (ja) Ｂｇａテープキャリア及びｂｇａ型半導体装置
JP4396770B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518