[go: up one dir, main page]

JP2006086209A - Bgaテープキャリア及びbga型半導体装置 - Google Patents

Bgaテープキャリア及びbga型半導体装置 Download PDF

Info

Publication number
JP2006086209A
JP2006086209A JP2004267164A JP2004267164A JP2006086209A JP 2006086209 A JP2006086209 A JP 2006086209A JP 2004267164 A JP2004267164 A JP 2004267164A JP 2004267164 A JP2004267164 A JP 2004267164A JP 2006086209 A JP2006086209 A JP 2006086209A
Authority
JP
Japan
Prior art keywords
opening
bga
tape carrier
conductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004267164A
Other languages
English (en)
Inventor
Hidekazu Kojima
英一 小島
Teruyuki Omori
輝行 大森
Hiroaki Hiratsuka
裕章 平塚
Masahiko Saeki
雅彦 佐伯
Kazuhisa Kishino
和久 岸野
Fumiya Isaka
文哉 伊坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004267164A priority Critical patent/JP2006086209A/ja
Publication of JP2006086209A publication Critical patent/JP2006086209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 はんだボールの接合強度が確保できるBGAテープキャリア及びBGA型半導体装置を提供する。
【解決手段】 半導体チップを搭載するためのBGAテープキャリアであって、絶縁性フィルム2に開口部6が設けられ、この開口部6の片面側がランド3で覆われ、そのランド3の開口部6内の面に導体膜7が設けられ、絶縁性フィルム2の反対面から見える導体膜7の表面が粗化面である。
【選択図】 図4

Description

本発明は、半導体チップを外部の部材に接続するための媒体に係り、はんだボールの接合強度が確保できるBGAテープキャリア及びBGA型半導体装置に関する。
半導体チップを外部の部材に接続するための媒体として、絶縁性フィルムからなるBGAテープキャリアに半導体チップを搭載したBGA型半導体装置が知られている。
図5に示されるように、BGAテープキャリア51は、絶縁性フィルム52上に適宜な配列で設けられた複数のランド(はんだボール形成用ランド53及びダミーパッド54)と、いくつかのランドに繋がる複数のプリント配線55とを有する。はんだボール形成用ランド53は、絶縁性フィルム52の片面と反対面とを通じるように絶縁性フィルム52に開けた開口部(図示せず)を絶縁性フィルム52の片面側において導電性の部材で覆ったものである。ダミーパッド54は、開口部を開けずに絶縁性フィルム52を導電性の部材で覆ったものである。以下では、はんだボール形成用ランド53を単にランド53と呼ぶ。
図6に示されるように、BGAテープキャリア51は、絶縁性フィルム52の反対面から見ると、図5ではランド53で覆われていた開口部56を有する。その開口部56内にランド53の反対面が見える。ただし、このランド53の開口部56内の面には導体膜57が付加されている場合もある(図7参照)。
図7に示されるように、BGA型半導体装置71は、前述のBGAテープキャリア51と、このBGAテープキャリア51の絶縁性フィルム52の片面に搭載された半導体チップ72と、この半導体チップ72からランド53へ配線されたワイヤ73と、開口部56内で絶縁性フィルム52の反対面側から導体膜57に接合されたはんだボール74と、BGAテープキャリア51を搭載するためのリジッドな実装基板75と、この実装基板75の片面に適宜配置された複数の電極端子76とを備え、はんだボール74は電極端子76にも接合されている。実装基板75は、リジッドな絶縁基板77の片面に電極端子76を設け、電極端子76以外の部分をソルダレジスト78で覆ったものである。電極端子76には、はんだボール74との接合を良好にするために、予め図示しないはんだめっきが施されている。半導体チップ72は接着剤により絶縁性フィルム52に接合されている。半導体チップ72とランド53とを連絡するワイヤ73を保護するために、絶縁性フィルム52の片面はモールド79で固めてある。
図8に示されるように、はんだボール74は、接合する以前は球状である。はんだボール74は、絶縁性フィルム52の開口部56に合わせて置かれ、開口部56内で絶縁性フィルム52の反対面側から導体膜57に臨む。はんだボール74の径と開口部56の径の兼ね合いにより、はんだボール74の一部は開口部56内に入る。導体膜57は所定の厚さを有することにより、開口部56の径に対して開口部56の深さを相対的に浅くするものである。
この状態ではんだリフロー処理を行うと、はんだボール74が溶融し、溶融したはんだボール74は表面張力により変形しつつ、開口部56内を完全に埋めて導体膜57及び電極端子76(図7参照)に融着する。これにより、はんだボール74は図7に示した形状となり、導体膜57を介してランド53と電極端子76との電気的導通が達成される。電極端子76は、半導体チップ72に対する外部接続端子としての役割を持つことになる。
BGA型半導体装置の小型化に伴い、はんだボール配置の狭ピッチ化、はんだボールの小径化が進み、これに合わせて開口部の径も小さくする必要がある。絶縁性フィルムの厚さは変えないとすると、絶縁性フィルムの厚さ(=開口部の深さ)に比して開口部の径が相対的に小さくなる。導体膜が無い場合、溶融したはんだはランドの反対面に接触して融着するが、開口部の深さに比して開口部の径が小さいと、溶融したはんだがランドに接触しにくくなる。これを解決するために、ランドの開口部内の面に導体膜を設け、開口部の深さを実質的に浅くしている。
特許文献1では、開口部を傾斜穴にすると共に、ドーム状に形成した導体膜を開口部に埋め込んで、開口部の深さを相対的且つ実質的に浅くしている。
特表2002−524857号公報
しかしながら、背景技術のBGA型半導体装置は、小型化に伴う開口部の面積減少により、はんだボールが接合する導体膜の面積が十分に確保できなくなりつつある。このため、はんだボールの接合強度が十分に強くできないという問題が生じている。
特許文献1の技術では、開口部を傾斜穴にしなければならず、開口部の加工が困難であると共に、導体膜をドーム状に形成するのも困難である。
そこで、本発明の目的は、上記課題を解決し、はんだボールの接合強度が確保できるBGAテープキャリア及びBGA型半導体装置を提供することにある。
上記目的を達成するために本発明のBGAテープキャリアは、半導体チップを搭載するためのBGAテープキャリアであって、絶縁性フィルムに開口部が設けられ、この開口部の片面側がランドで覆われ、そのランドの開口部内の面に導体膜が設けられ、上記絶縁性フィルムの反対面から見える該導体膜の表面が粗化面であるものである。
上記ランドの開口部内の面が粗化面からなり、この粗化面の上に上記導体膜が重なることで上記導体膜の表面が粗化面となっていてもよい。
上記導体膜の表面の粗化面が予め平滑に形成された導体膜の表面を粗化加工してなってもよい。
また、本発明のBGA型半導体装置は、上記いずれかのBGAテープキャリアと、このBGAテープキャリアの上記絶縁性フィルムの片面に接合された半導体チップと、この半導体チップと上記ランドとを電気的に接続するワイヤと、上記開口部内で上記絶縁性フィルムの反対面側から上記導体膜上に搭載されたはんだボールとを備えたものである。
本発明は次の如き優れた効果を発揮する。
(1)導体膜の表面が粗化面であるため、はんだボールが導体膜に融着する面積が大きくなり、はんだボールの接合強度が十分に強くできる。
以下、本発明の一実施形態を添付図面に基づいて詳述する。
図1に示されるように、本発明に係るBGAテープキャリア1は、絶縁性フィルム2上に適宜な配列で設けられた複数のランド(はんだボール形成用ランド3及びダミーパッド4)と、いくつかのランドに繋がる複数のプリント配線5とを有する。はんだボール形成用ランド3は、絶縁性フィルム2の片面と反対面とを通じるように絶縁性フィルム2に開けた開口部(図示せず)を絶縁性フィルム2の片面側において導電性の部材で覆ったものである。ダミーパッド4は、開口部を開けずに絶縁性フィルム2を導電性の部材で覆ったものである。以下では、はんだボール形成用ランド3を単にランド3と呼ぶ。
図2に示されるように、本発明に係るBGAテープキャリア1は、絶縁性フィルム2の反対面から見ると、図1ではランド3で覆われていた開口部6を有する。その開口部6内にランドの反対面に設けられた導体膜7が見える。
ここで、BGAテープキャリア1の製造方法を説明しておく。
まず、素材となるシート状の絶縁性フィルム2をプレス加工することにより、グリッド状、即ち、縦横等間隔に配置した複数の開口部6を形成する。次に、この絶縁性フィルム2の片面全面に銅箔(図示せず)をラミネートする。さらに、この銅箔の表面にマスキングテープ(図示せず)をラミネートする。マスキングテープは、開口部6内に見えている銅箔の反対面にだけ次工程で導体膜7が形成されるようにするためのものである。この絶縁性フィルム2をめっき液中に入れて銅箔に通電し、開口部6内の銅箔の反対面にめっき(導体膜7)を析出させる。めっきとしては、銅めっき、ニッケルめっき、スズめっき、金めっき、銀めっき等の単体金属めっき或いははんだめっき等の合金めっきを使用する。
マスキングテープを剥離した後、銅箔の表面にエッチング用レジスト(図示せず)を形成する。そのエッチング用レジストを露光、現像し、ランド3(ダミーパッド4を含む)及びプリント配線5を形成したい部分にのみエッチング用レジストを残すようにする。次いで、銅箔をエッチングすることにより、ランド3及びプリント配線5を形成する。
この後、エッチング用レジストを剥離すると、BGAテープキャリア1が完成する。ただし、ここでは導体膜7の表面を粗化する工程については記載を省略してあり、この工程は後に詳しく説明する。
なお、上記製造方法では、絶縁性フィルム2をプレス加工することにより開口部6を形成したが、絶縁性フィルム2に銅箔をラミネートした後にレーザ加工により開口部6を形成することもできる。
また、上記製造方法では、電解めっきの工程で、導体膜が開口部の内部を凹型状に埋めるように導体膜を形成したが、導体膜が開口部の内部を凸型状に埋めるように導体膜を形成してもよい。
図3に示されるように、本発明に係るBGA型半導体装置31は、前述したように絶縁性フィルム2に開口部6を形成してランド3の反対面に導体膜7を設けたBGAテープキャリア1と、このBGAテープキャリア1の絶縁性フィルム2の片面に搭載された半導体チップ32と、この半導体チップ32からランド3へ配線されたワイヤ33と、開口部6内で絶縁性フィルム2の反対面側から導体膜7に接合されたはんだボール34と、BGAテープキャリア1を搭載するためのリジッドな実装基板35と、この実装基板35の片面に適宜配置された複数の電極端子36とを備え、はんだボール34は電極端子36にも接合されている。実装基板35は、リジッドな絶縁基板37の片面に電極端子36を設け、電極端子36以外の絶縁基板37面をソルダレジスト38で覆ったものである。電極端子36には、はんだボール34との接合を良好にするために、予め図示しないはんだめっきが施されている。半導体チップ32は接着剤により絶縁性フィルム2に接合されている。半導体チップ32とランド3とを連絡するワイヤ33を保護するために、絶縁性フィルム2の片面は半導体チップ32を覆うモールド39で固めてある。
図4に示されるように、はんだボール34は、接合する以前は球状である。はんだボール34は、絶縁性フィルム2の開口部6に合わせて置かれ、開口部6内で絶縁性フィルム2の反対面側から導体膜7に臨む。はんだボール34の径と開口部6の径の兼ね合いにより、はんだボール34の一部は開口部6内に入る。導体膜7は所定の厚さを有することにより、開口部6の径に対して開口部6の深さを相対的に浅くするものである。そして、本発明にあっては、導体膜7の表面が粗化面である。具体的には、導体膜7の表面には、深さ及び幅がともに10〜100μm程度の微小な凹凸が周期的或いは非周期的な配列で形成されている。このような表面を粗化面という。
この状態ではんだリフロー処理を行うと、はんだボール34が溶融し、溶融したはんだボール34は表面張力により変形しつつ、開口部6内を完全に埋めて導体膜7及び電極端子36(図3参照)に融着する。これにより、はんだボール34は図3に示した形状となり、導体膜7を介してランド3と電極端子36との電気的導通が達成される。電極端子36は、半導体チップ32に対する外部接続端子としての役割を持つことになる。
図4及び背景技術の図8において開口部内の導体膜に着目すると、背景技術では導体膜57の表面が平坦か或いは滑らかであるのに対し、本発明にあっては導体膜7の表面が粗化面である。
粗化の方法として、前述しためっき析出の工程以前に、開口部内の銅箔の表面を粗化処理し、その後、その粗化された銅箔の表面に一様な厚さでめっきを析出させることで表面に微小な凹凸のある導体膜を形成する方法がある。
或いはまた、凹凸のない導体膜を形成した後、この導体膜の表面を粗化処理して微小な凹凸を形成する方法もある。上記2つの粗化処理の方法としては、硫酸または塩酸をベースとする粗化処理剤(メック株式会社のCPE等)を使用することができる。
このように、本発明にあっては導体膜の表面が粗化面であるため、はんだリフロー処理において、溶融したはんだボールが導体膜に融着する面積が大きくなる。これをアンカー効果という。BGA型半導体装置の小型化に伴って開口部の面積(断面積)が減少しても、本発明はアンカー効果により、はんだボールが接合する導体膜の面積が粗化によって十分に大きく確保でき、はんだボールの接合強度が十分に強くできる。また、特許文献1の技術に比べると、本発明の開口部は直線的な貫通穴でよいため傾斜穴よりも加工しやすく、導体膜の表面粗化は導体膜をドーム状に形成するよりも容易である。
本発明の一実施形態を示すBGAテープキャリアの片面の平面図である。 本発明の一実施形態を示すBGAテープキャリアの反対面の平面図である。 本発明の一実施形態を示すBGA型半導体装置の側断面図である。 本発明の一実施形態を示すBGAテープキャリアとはんだボールの拡大断面図である。 背景技術におけるBGAテープキャリアの片面の平面図である。 背景技術におけるBGAテープキャリアの反対面の平面図である。 背景技術におけるBGA型半導体装置の側断面図である。 背景技術におけるBGAテープキャリアとはんだボールの拡大断面図である。
符号の説明
1 BGAテープキャリア
2 絶縁性フィルム
3 ランド(はんだボール形成用ランド)
6 開口部
7 導体膜
31 BGA型半導体装置
32 半導体チップ
33 ワイヤ
34 はんだボール

Claims (4)

  1. 半導体チップを搭載するためのBGAテープキャリアであって、絶縁性フィルムに開口部が設けられ、この開口部の片面側がランドで覆われ、そのランドの開口部内の面に導体膜が設けられ、上記絶縁性フィルムの反対面から見える該導体膜の表面が粗化面であることを特徴とするBGAテープキャリア。
  2. 上記ランドの開口部内の面が粗化面からなり、この粗化面の上に上記導体膜が重なることで上記導体膜の表面が粗化面となっていることを特徴とする請求項1記載のBGAテープキャリア。
  3. 上記導体膜の表面の粗化面が予め平滑に形成された導体膜の表面を粗化加工してなることを特徴とする請求項1記載のBGAテープキャリア。
  4. 請求項1〜3いずれか記載のBGAテープキャリアと、このBGAテープキャリアの上記絶縁性フィルムの片面に接合された半導体チップと、この半導体チップと上記ランドとを電気的に接続するワイヤと、上記開口部内で上記絶縁性フィルムの反対面側から上記導体膜上に搭載されたボールとを備えたことを特徴とするBGA型半導体装置。
JP2004267164A 2004-09-14 2004-09-14 Bgaテープキャリア及びbga型半導体装置 Pending JP2006086209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004267164A JP2006086209A (ja) 2004-09-14 2004-09-14 Bgaテープキャリア及びbga型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004267164A JP2006086209A (ja) 2004-09-14 2004-09-14 Bgaテープキャリア及びbga型半導体装置

Publications (1)

Publication Number Publication Date
JP2006086209A true JP2006086209A (ja) 2006-03-30

Family

ID=36164482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004267164A Pending JP2006086209A (ja) 2004-09-14 2004-09-14 Bgaテープキャリア及びbga型半導体装置

Country Status (1)

Country Link
JP (1) JP2006086209A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111225A1 (ja) 2006-03-27 2007-10-04 Konami Digital Entertainment Co., Ltd. ゲーム装置、ゲーム処理方法、情報記録媒体、ならびに、プログラム
US8446008B2 (en) * 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111225A1 (ja) 2006-03-27 2007-10-04 Konami Digital Entertainment Co., Ltd. ゲーム装置、ゲーム処理方法、情報記録媒体、ならびに、プログラム
US8446008B2 (en) * 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
US9018762B2 (en) 2006-12-25 2015-04-28 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads

Similar Documents

Publication Publication Date Title
JP5101169B2 (ja) 配線基板とその製造方法
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
TWI479626B (zh) 導線架基板及其製造方法以及半導體裝置
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010140990A (ja) 配線基板、配線基板の製造方法、半導体装置
JP3937993B2 (ja) 配線板の製造方法
JP2006093575A (ja) 半導体装置およびその製造方法
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP2020188209A (ja) プリント配線板とプリント配線板の製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP2006086209A (ja) Bgaテープキャリア及びbga型半導体装置
JP2001156121A (ja) バンプ付き二層回路テープキャリアおよびその製造方法
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
JP3656590B2 (ja) 半導体装置用テープキャリアの製造方法
JP5121544B2 (ja) 半導体発光装置
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JP4419656B2 (ja) 半導体装置用基板及びその製造方法
JPS6350862B2 (ja)
JPH10335388A (ja) ボールグリッドアレイ
JP4390908B2 (ja) 配線部材の製造方法
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same
JP5511922B2 (ja) 配線基板とその製造方法
JP2003303859A (ja) 半導体装置用テープキャリアおよびその製造方法