[go: up one dir, main page]

JP2009141054A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009141054A
JP2009141054A JP2007314652A JP2007314652A JP2009141054A JP 2009141054 A JP2009141054 A JP 2009141054A JP 2007314652 A JP2007314652 A JP 2007314652A JP 2007314652 A JP2007314652 A JP 2007314652A JP 2009141054 A JP2009141054 A JP 2009141054A
Authority
JP
Japan
Prior art keywords
external terminal
terminal electrode
semiconductor device
resin layer
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007314652A
Other languages
English (en)
Inventor
Toshiaki Asada
敏明 浅田
Toshiaki Amano
俊昭 天野
Kazuto Hikasa
和人 日笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2007314652A priority Critical patent/JP2009141054A/ja
Publication of JP2009141054A publication Critical patent/JP2009141054A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】クラックの基点となる屈曲部を有しないはんだ接合で実装基板に実装できる半導体装置を提供する
【解決手段】外部端子電極140の周縁部の高さが絶縁樹脂層130の表面の高さと略等しくなるようにし、外部端子電極140の中央部の高さが絶縁樹脂層130の表面の高さより低くなるようにすることで、外部端子電極140の端面141が凹形状に形成されている。これにより、縁樹脂層130の表面から端面141にかけて段差が形成されず、外部端子電極140の端面141上に載置したはんだボール10を溶融させたはんだ11には、クラックの基点となるような屈曲部は形成されない。
【選択図】図1

Description

本発明は、はんだボールで実装基板に実装される電子部品に係り、特にBGA(Ball Grid Array)、CSP(Chip Size Package)、WLCSP(Wafer Level Chip Size Package)の半導体装置に関するものである。
半導体パッケージの小型化、軽量化、高機能化等の要求に対応するために、パッケージの大きさがウェハレベルのチップの大きさに近いWLCSP(Wafer Level Chip Size Package)の半導体装置の開発が進められている(例えば、特許文献1)。
一般にBGA(Ball Grid Array)と呼ばれる半導体パッケージは、パッケージの下面に設置されている外部端子電極上にはんだボールを配置し、これに実装基板の電極を位置合わせしてはんだ接続させることによって実装基板に実装される。外部端子電極上にはんだボールを配置しやすくするために、外部端子電極を取り囲む絶縁樹脂層が外部端子電極の端部より高くなるように形成されている。すなわち、絶縁樹脂層の表面から段差を形成して窪んだ位置に外部端子電極の端部が設置されており、はんだボールがこの窪みに位置しやすいようにしている。
特開2007−214563号公報
しかしながら、はんだボールを溶融して実装基板に実装したとき、絶縁樹脂層の表面と外部端子電極の端部との段差に対応する屈曲部がはんだ接合部に形成される。平面状態からの折れ曲がり角度を屈曲角度としたとき、この屈曲部の屈曲角度は90°程度の比較的小さな角度となるため、この部分を基点としてクラックが発生しやすくなり、実装した半導体装置の信頼性を低下させるといった問題があった。特に、溶融接続時の温度変化や、使用中の電源のオン/オフに伴う温度変化の繰り返しにより、屈曲部を基点にはんだ接合部にクラックが発生しやすくなるといった問題があった。
そこで、本発明は上記問題を解決するためになされたものであり、クラックの基点となる屈曲部を有しないはんだ接合で実装基板に実装できる半導体装置を提供することを目的とする。
本発明の半導体装置の第1の態様は、半導体素子と、前記半導体素子の電極に接続される配線層と、前記配線層を一方の面で覆う絶縁樹脂層と、前記絶縁樹脂層を貫通して一方の端部が前記配線層に接続される外部端子電極と、を備える半導体装置であって、前記外部端子電極の他方の端部は、中央部が窪んだ凹形状で周縁部が前記絶縁樹脂層の他方の面と略等しい高さに形成された端面を有していることを特徴とする。
本発明の半導体装置の他の態様は、前記外部端子電極は、樹脂製突起の表面に金属めっきが施されてなる樹脂突起電極であることを特徴とする。
本発明の半導体装置の他の態様は、前記外部端子電極の周縁部における前記端面と前記絶縁樹脂層の他方の面とで形成される角度が120°より大きく、180°より小さいことを特徴とする。
本発明の半導体装置の他の態様は、前記絶縁樹脂層の他方の面からの前記端面の最深部の深さをDとし、前記外部端子電極の他方の端部に実装されるはんだボールの直径をRとしたとき、
(1/30)R<D<(1/3)R
の関係を有していることを特徴とする。
本発明によれば、外部端子電極のはんだ接合される側の端面を凹形状で、周縁部が絶縁樹脂層の端面と略等しい高さに形成することにより、クラックの基点となる屈曲部を有しないはんだ接合で実装基板に実装できる半導体装置を提供することが可能となる。
本発明の好ましい実施の形態における半導体装置について、図面を参照して詳細に説明する。なお、同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。
本発明の第1の実施の形態に係る半導体装置を、図2に示す断面図及び下面図を用いて説明する。図2(a)は、外部端子電極140が配置されている位置で厚さ方向に半導体装置100を切断したときの断面図であり、図2(b)は、半導体装置100の下面図である。同図に示す本実施形態の半導体装置100は、BGAタイプの半導体装置である。半導体装置100は、半導体素子110、配線層120、絶縁樹脂層130、および外部端子電極140を備えている。
配線層120は、半導体素子110の電極と金ワイヤ111で接続されており、半導体素子110と反対側の面が絶縁樹脂層130で覆われている。絶縁樹脂層130には、複数の貫通孔131が形成されている。本実施形態では、絶縁樹脂層130が図2(b)に示すような格子状に形成されており、複数の貫通孔131が縦横に配列されているものとしている。
外部端子電極140は、絶縁樹脂層130に形成された貫通孔131の内部に形成されている。外部端子電極140を絶縁樹脂層130の厚さ方向に切断したときの断面図を図3に示す。同図では、外部端子電極140の上部にはんだボール10が載置された状態を示しており、はんだ接続される前の状態を示している。
図3に示すように、本実施形態の半導体装置100では、外部端子電極140の周縁部の高さ、すなわち絶縁樹脂層130の貫通孔131に接する面の高さが、絶縁樹脂層130の表面の高さ(厚さ方向に見たときの表面の高さ)と略等しくなるようにし、外部端子電極140の中央部の高さが、絶縁樹脂層130の表面の高さより低くなるようにすることで、外部端子電極140の端面141が凹形状に形成されている。
外部端子電極140の端面141を上記のように形成することにより、図3の断面図に示すように、両端が絶縁樹脂層130の表面と略等しい高さで中心に向かって滑らかに窪んだ凹形状となっており、絶縁樹脂層130の表面から端面141にかけて段差が形成されていない。外部端子電極140の端面141をこのような凹形状とすることで、はんだボール10を外部端子電極140の中央部に配置しやすくしている。
従来の半導体装置における外部端子電極の一例を図4に示す。図4は、図3と同様に、従来の半導体装置に備えられた外部端子電極940の断面図を示している。同図でも、外部端子電極940の上部にはんだボール90が配置された状態を示しており、はんだ接続される前の状態を示している。
従来の半導体装置に備えられた外部端子電極940は、その端面941が絶縁樹脂層930の表面高さより低くなるように形成されていた。これにより、絶縁樹脂層930と外部端子電極940との間で段差が形成されていた。このような段差を形成することで、はんだボール90が外部端子電極940の端面941上に配置されやすくしている。
図3と図4とを比較して明らかなように、本実施形態の外部端子電極140では、端面141の外周を絶縁樹脂層130の表面と略等しい高さとし中央部を滑らかに窪ませて断面を凹形状とすることで、はんだボール10を外部端子電極140の中央部に配置しやすくしている。これに対し、従来の外部端子電極940では、絶縁樹脂層930と外部端子電極940との間で段差を形成することで、はんだボール90を外部端子電極940の上部に配置しやすくしている。
次に、本実施形態の半導体装置100を所定の実装基板に実装するために、はんだボール10を溶融してはんだ接続したときの外部端子電極140の断面図を図1に示す。図1は、図3と同様に、外部端子電極140を絶縁樹脂層130の厚さ方向に切断したときの断面図を示している。図1(a)は、はんだボール10で溶融接続した状態の外部端子電極140の断面図を示しており、図1(b)は図1(a)に示す断面図の領域Aを拡大して示したものである。
図1に示すように、外部端子電極140の端面141上ではんだボール10を溶融させると、端面141から周囲の絶縁樹脂層130まではんだ11が拡がって実装基板の電極(図示せず)と接続される。本実施形態では、外部端子電極140と絶縁樹脂層130との境界で段差が形成されていないことから、はんだ11に屈曲部が形成されないか、形成されたとしても屈曲角度の大きい屈曲部しか形成されない。
図1(b)において、外部端子電極140と絶縁樹脂層130との境界における端面141と絶縁樹脂層130の表面とのなす角度をθ1としたとき、この角度θ1がはんだ11に形成される屈曲部12の屈曲角度となる。屈曲角度θ1は、120°より大きく180°より小さくするのがよい。屈曲角度θ1を120°より大きくすることで、はんだのクラック発生を防止して信頼性を向上させることができる。
図1(c)において、絶縁樹脂層130の他方の面から、端面の最深部の深さをDとし、外部端子電極140の他方の端部に実装されるはんだボール10の直径をRとしたとき、
(1/30)R<D<(1/3)R
の関係を有していることにより、はんだのクラック発生を防止して信頼性を向上させることができる。
図1と比較して、従来の半導体装置を所定の実装基板に実装するために、はんだボール90を溶融して外部端子電極940と実装基板の電極(図示せず)とをはんだ接続したときの外部端子電極940の断面図を図5に示す。図5は、図4と同様に外部端子電極940を絶縁樹脂層930の厚さ方向に切断したときの断面図を示している。図5(a)は、はんだボール90で溶融接続した状態の外部端子電極940の断面図を示しており、図5(b)は図5(a)に示す断面図の領域Bを拡大して示したものである。
図5に示すように、従来の半導体装置では、外部端子電極940と絶縁樹脂層930との境界で段差が形成されていることから、はんだ91には略90°の屈曲角度を有する屈曲部92が形成される。外部端子電極940と絶縁樹脂層930との境界における屈曲角度をθ2としたとき、θ2は略90°となる。
従来の半導体装置では、はんだ接続したはんだ91に図5に示すような屈曲角度の小さな(鋭い)屈曲部92が形成されることから、これを基点にクラックが発生しやすいといった問題があった。これに対し本実施形態では、はんだ接続したはんだ11には、図1に示すように、屈曲角度θ1の極めて大きい屈曲部12が形成される。
上記のように、本実施形態の半導体装置100では、屈曲角度θ1が大きいことから、はんだ11にクラックが発生する基点となる鋭い屈曲部が形成されないことになる。その結果、本実施形態の半導体装置100では、信頼性の高い実装を実現することができる。
上記実施形態の半導体装置100は、BGAタイプの半導体装置であるが、これに限らずCSP(Chip Size Package)やWLCSP(Wafer Level Chip Size Package)の半導体装置においても、上記と同様のはんだ接続を用いて実装基板に実装することができる。一例として、WLCSPタイプの半導体装置を図6に示す。図6に示す半導体装置150は、導電性配線層162と金属製バンプ電極152とを接合することで、半導体素子151と配線基板161とを接合している。
半導体装置150では、はんだボールを実装するはんだ用ポスト164が凹の形状に形成されている。このはんだ用ポストの凹の形状部にはんだボールを載置し、これを溶融することで信頼性の高い実装を実現することができる。
本発明の第2の実施の形態に係る半導体装置を、図7に示す断面図を用いて説明する。図7(a)は、半導体装置200を、外部端子電極240が配置されている位置で厚さ方向に切断したときの断面図であり、図7(b)は、外部端子電極240を絶縁樹脂層230の厚さ方向に切断したときの断面図を示している。
本実施形態の半導体装置200では、外部端子電極240が図7(b)に示すような樹脂を内包する樹脂突起電極で形成されている。樹脂突起電極は、樹脂で形成された突起部の表面に銅をめっきするなどして電極を形成したものである。本実施形態の外部端子電極240は、樹脂で形成された突起部242の表面に銅をめっきして電極導体243を形成して、端面241が凹形状となるように溶解処理を施している。
電極導体243で形成された外部端子電極240の端面241は、第1の実施形態の外部端子電極140と同様に、周縁部の高さを絶縁樹脂層230の表面の高さと略等しくし、中央部の高さを絶縁樹脂層230の表面の高さより低くすることで、断面が滑らかな凹形状になるように形成されている。これにより、外部端子電極240と絶縁樹脂層230との境界を覆うはんだ11には、クラックの基点となるような屈曲部が形成されることはなく、信頼性の高いはんだ接合を実現することができる。
樹脂突起電極の別の実施形態を図8に示す。図8は、別の実施形態である外部端子電極340を絶縁樹脂層330の厚さ方向に切断したときの断面図を示している。本実施形態の外部端子電極340では、樹脂で形成された突起部342の先端の形状を凹形状に形成している。これにより、突起部342の表面上に銅めっきを均一の厚さで形成することで、外部端子電極340の周縁部が絶縁樹脂層330の表面の高さと略等しく、中央部が絶縁樹脂層230の表面の高さより低くなるような凹形状に形成することができる。
なお、本実施の形態における記述は、本発明に係る半導体装置およびその製造方法の一例を示すものであり、これに限定されるものではない。本実施の形態における半導体装置およびその製造方法の細部構成及び詳細な動作等に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明の第1の実施形態の半導体装置を実装基板上に実装したときの外部端子電極の断面図である。 第1の実施形態の半導体装置の断面図及び下面図である。 本実施形態の外部端子電極を絶縁樹脂層の厚さ方向に切断したときの断面図である。 従来の半導体装置における外部端子電極の断面図である。 従来の半導体装置を実装基板上に実装したときの外部端子電極の断面図である。 第1の実施形態の半導体装置の別の実施例を示す断面図である。 本発明の第2の実施形態の半導体装置を実装基板上に実装したときの外部端子電極の断面図である。 外部端子電極の別の実施形態を示す断面図である。
符号の説明
10、90 はんだボール
11、91 はんだ
12、92 屈曲部
100、150、200 半導体装置
110、151 半導体素子
111 金ワイヤ
120 配線層
130、230、330、930 絶縁樹脂層
131 貫通孔
140、240、340、940 外部端子電極
141、241、941 端面
242、342 突起部
243 電極導体
152 金属製バンプ電極
160 はんだボール
161 配線基板
162 導電性配線層
163 はんだ層
164 はんだ用ポスト

Claims (4)

  1. 半導体素子と、前記半導体素子の電極に接続される配線層と、前記配線層を一方の面で覆う絶縁樹脂層と、前記絶縁樹脂層を貫通して一方の端部が前記配線層に接続される外部端子電極と、を備える半導体装置であって、
    前記外部端子電極の他方の端部は、中央部が窪んだ凹形状で周縁部が前記絶縁樹脂層の前記他方の面と略等しい高さに形成された端面を有している
    ことを特徴とする半導体装置。
  2. 前記外部端子電極は、樹脂製突起の表面に金属めっきが施されてなる樹脂突起電極である
    ことを特徴とする請求項1に記載の半導体装置。
  3. 前記外部端子電極の周縁部における前記端面と前記絶縁樹脂層の他方の面とで形成される角度が120°より大きく、180°より小さい
    ことを特徴とする請求項1または2に記載の半導体装置
  4. 前記絶縁樹脂層の他方の面からの前記端面の最深部の深さをDとし、
    前記外部端子電極の他方の端部に実装されるはんだボールの直径をRとしたとき、
    (1/30)R<D<(1/3)R
    の関係を有している
    ことを特徴とする請求項1または2に記載の半導体装置。
JP2007314652A 2007-12-05 2007-12-05 半導体装置 Pending JP2009141054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007314652A JP2009141054A (ja) 2007-12-05 2007-12-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007314652A JP2009141054A (ja) 2007-12-05 2007-12-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2009141054A true JP2009141054A (ja) 2009-06-25

Family

ID=40871412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007314652A Pending JP2009141054A (ja) 2007-12-05 2007-12-05 半導体装置

Country Status (1)

Country Link
JP (1) JP2009141054A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050768A (ja) * 1996-07-29 1998-02-20 Kyocera Corp 半導体素子収納用パッケージ
JP2001102484A (ja) * 1999-10-01 2001-04-13 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP2006073952A (ja) * 2004-09-06 2006-03-16 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050768A (ja) * 1996-07-29 1998-02-20 Kyocera Corp 半導体素子収納用パッケージ
JP2001102484A (ja) * 1999-10-01 2001-04-13 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP2006073952A (ja) * 2004-09-06 2006-03-16 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9502390B2 (en) BVA interposer
US8890337B1 (en) Column and stacking balls package fabrication method and structure
JP5366674B2 (ja) 実装構造体および実装方法
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
JP2014116367A (ja) 電子部品、電子装置の製造方法及び電子装置
US10129980B2 (en) Circuit board and electronic component device
JP2010123833A (ja) 半導体装置の製造方法
US8315063B2 (en) Solder pad structure with high bondability to solder ball
JP2006287206A (ja) 半導体装置及びその製造方法
JP2006019504A (ja) 電子部品及び電子装置
JP2004282032A (ja) 樹脂製配線基板
JP2010232616A (ja) 半導体装置及び配線基板
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8786108B2 (en) Package structure
JP2004128290A (ja) 半導体装置
JP2007220873A (ja) 半導体装置及びその製造方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2009141054A (ja) 半導体装置
WO2005114729A1 (ja) 半導体装置及び配線基板
KR100618700B1 (ko) 웨이퍼 레벨 패키지 제조방법
JPH11345826A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
TWI527177B (zh) 晶片構件與晶片封裝體
WO2017190347A1 (zh) 具有焊球的封装结构及封装结构的制造方法
JP4696712B2 (ja) 半導体装置
JP2023002217A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100802

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Effective date: 20110926

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120406