[go: up one dir, main page]

DE4324817C2 - Hochfrequenz-IC-Baugruppe - Google Patents

Hochfrequenz-IC-Baugruppe

Info

Publication number
DE4324817C2
DE4324817C2 DE4324817A DE4324817A DE4324817C2 DE 4324817 C2 DE4324817 C2 DE 4324817C2 DE 4324817 A DE4324817 A DE 4324817A DE 4324817 A DE4324817 A DE 4324817A DE 4324817 C2 DE4324817 C2 DE 4324817C2
Authority
DE
Germany
Prior art keywords
cover
frequency
chips
signal transmission
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4324817A
Other languages
English (en)
Other versions
DE4324817A1 (de
Inventor
Takayuki Katoh
Yoshihiro Notani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4324817A1 publication Critical patent/DE4324817A1/de
Application granted granted Critical
Publication of DE4324817C2 publication Critical patent/DE4324817C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S174/00—Electricity: conductors and insulators
    • Y10S174/35—Box or housing mounted on substrate or PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguide Connection Structure (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Waveguides (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

Die vorliegende Erfindung betrifft eine Hochfrequenz- IC-Baugruppe mit Hochfrequenz-IC-Chips, welche in dem Millimeterwellenfrequenzband oberhalb von 30 GHz betrieben werden.
Die Fig. 16(a) und 16(b) stellen eine Draufsicht und eine Schnittansicht einer bekannten dielektrischen Bau­ gruppe für die Befestigung von Hochfrequenz-IC-Chips dar. In diesen Figuren bezeichnet das Bezugszeichen 1 einen Bau­ gruppenkörper, der aus einem dielektrischen Material be­ steht, wie beispielsweise aus Aluminiumoxid oder Glas. Die Größe des Baugruppenkörpers 1 beträgt 17 mm × 10 mm. Das Bezugszeichen 2 bezeichnet einen Raum für die Befestigung von IC-Chips (welcher im folgenden als Hohlraum bezeichnet wird), wobei er eine Tiefe aufweist, die der Dicke des zu befestigenden IC-Chips äquivalent ist. Der Hohlraum 2 ist elektrisch mit einer Erdungsschicht 11 auf der hinteren Oberfläche des Baugruppenkörpers 1 verbunden, und zwar über Durchgangslöcher 3. Die Erdungsschicht 11 wird durch eine Gold(Au)-Beschichtung oder aus etwas ähnlichem gebildet. Eine Hohlraumwand 7 umgibt den Hohlraum 2. Hochfrequenz- Übertragungsleitungen 4, d. h. miniaturisierte Streifen­ leiter werden auf dem Baugruppenkörper 1 angeordnet, und zwar in der Art, daß sie sich von gegenüberliegenden Enden des Baugruppenkörpers 1 unter der Hohlraumwand 7 hindurch so weit erstrecken, bis sie den Hohlraum 2 erreichen. Das Bezugszeichen 12 bezeichnet Gleichstrom-Vorspannungsleitun­ gen (DC bias lines).
Die Fig. 17(a) und 17(b) sind jeweils eine Drauf­ sicht und eine Schnittansicht, in denen die dielektrische Baugruppe dargestellt ist, auf der IC-Chips befestigt sind. In diesen Figuren sind 2 Hochfrequenz-IC-Chips 8 in dem Hohlraum 2 des dielektrischen Baugruppenkörpers 1 unterge­ bracht, wobei ein Lötmetall oder ein leitender Haftstoff verwendet worden ist. Anschließend werden, wie in Fig. 18 dargestellt, die Elektroden (nicht dargestellt) der IC- Chips 8 untereinander und mit den Hochfrequenz-Über­ tragungsleitungen 4 und den Gleichstrom-Vorspannungsleitun­ gen 12 auf dem Baugruppenkörper 1 mittels Drähten oder Bän­ dern verbunden, und zwar unter Verwendung einer keilförmig ausgebildeten Klinge 10, wobei nachfolgend ein Deckel 6 auf der Hohlraumwand 7 aufgebracht wird, um die IC-Chips 8 her­ metisch abzuschirmen und die Abdeckung aus dem gleichen Material besteht wie der Baugruppenkörper 1.
Gemäß dieser bekannten Hochfrequenz-IC-Baugruppe wird der Hohlraum 2 in dem Baugruppenkörper 1 ausgebildet und die IC-Chips 8 werden auf der Oberfläche des Hohlraumes 2 angeordnet, wobei die Drähte zur Verbindung der Über­ tragungsleitungen 4 auf dem Baugruppenkörper und der IC- Chips 8 verkürzt werden. Im allgemeinen sind in einem Hoch­ frequenzband, und zwar insbesondere in dem Millimeter­ wellenfrequenzband oberhalb von 30 GHz, die Reflexionsver­ luste infolge von Impedanzfehlanpassungen und die Leiter­ verluste infolge der Länge der Übertragungsleitungen signi­ fikant groß. Daher ist es nötig, die Hohlraumwand 7' nahe dem Hohlraum 2 anzuordnen, wie in Fig. 19 dargestellt, um die Drähte 13 und die Übertragungsleitungen 4 zu verkürzen. Wenn die IC-Chips in der konventionellen Baugruppe mit dem Hohlraum 2 verbunden werden, dann wird, wie in Fig. 18 dargestellt, das Verbindungsverfahren in der Nähe der Hohl­ raumwand durchgeführt, und zwar unter Verwendung eines manuellen Verbindungswerkzeuges, wobei der Hohlraum 2 mit Licht aus einer Richtung beleuchtet wird, die durch den Pfeil 9 angedeutet ist, und der Vorgang mit den Augen der Bedienperson beobachtet wird. Wenn die Hohlraumwand 7' sich nahe an dem Hohlraum 2 befindet, dann wird das Werkzeug bzw. die keilförmig geformte Klinge 10 an der Spitze des Drahtverbinders in unerwünschter Art und Weise die Hohl­ raumwand 7' berühren. Um diesen Kontakt zu verhindern, muß die Hohlraumwand 7 von der Kante des Hohlraumes um mehr als 7 mm entfernt liegen, wodurch es schwierig wird, die Länge der Drähte und der Übertragungsleitungen innerhalb der Hohlraumwand zu verkürzen.
Darüber hinaus erhöht ein solch großer Raum innerhalb der Hohlraumwand die Strahlungsverluste. Weiterhin wird, da das Intervall zwischen dem Chip und der Hohlraumwand in der Richtung senkrecht zu der Eingangs-Ausgangsrichtung des Hochfrequenz-Signales nicht vermindert werden kann, eine Hohlraumresonanz auftreten, welche in unerwünschter Art und Weise die Hochfrequenz-Charakteristik beeinflussen wird.
Mehrteilige Chip-Abdeckungen mit getrennten Seiten­ wänden und Deckel sind auch aus der US 4,953,001, US 4,922,324 und US 5,113,161 bekannt. Aus der US 5,151,770 ist eine Hochfrequenz-IC-Baugruppe bekannt, bei der die Ab­ deckung des IC in ein Substrat integriert ist.
Schließlich ist aus der US 4,996,588 eine Hochfrequenz- bzw. Mikrowellen-IC-Baugruppe bekannt, bei der ein Mikro­ wellen-IC auf einem Substrat angeordnet ist und durch eine einteilige metallene Kappe abgedeckt ist. Die Kappe ist auf einer metallenen Erdungsschicht angeordnet und die Leitun­ gen zu dem IC erfolgen von der anderen Seite des Substrats durch das Substrat hindurch. Nachteilig hierbei ist es, daß nur einzelne ICs bereitgestellt werden, die über Bonddrähte miteinander zu Gruppen verbindbar sind. Eine derartige An­ ordnung von mehreren ICs ist daher nicht besonders stabil.
Demgegenüber ist es Aufgabe der vorliegenden Erfindung eine Hochfrequenz-IC-Baugruppe zu schaffen, bei der eine Mehrzahl von IC-Chips auf einem gemeinsamen Substrat ange­ ordnet sind und die einzelnen ICs dennoch gut voneinander isoliert sind.
Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruch 1.
Demgemäß weist die vorliegende Erfindung den Vorteil auf, daß eine Hochfrequenz-IC-Gruppe bereitgestellt wird, die eine Mehrzahl von IC-Chips enthalten kann, in der die IC-Chips auf effektive Art und Weise voneinander isoliert sind, um die Strahlungsverluste zu vermindern.
In der beigefügten Zeichnung zeigt:
Fig. 1(a) und 1(b) eine Draufsicht und eine Schnittansicht, in der ein Baugruppenkörper zur Erläuterung der vorliegenden Erfindung dargestellt ist und nur eine Trennwand aufweist;
Fig. 2 ein schematisches Diagramm, um ein Verfahren zur Befestigung eines IC-Chips auf dem Bau­ gruppenkörper gemäß den Fig. 1(a) und 1(b) zu erläutern;
Fig. 3 eine perspektivische Ansicht, in der eine Ab­ deckung für den Baugruppenkörper mit nur einer Trennwand gemäß den Fig. 1(a) und 1(b) dar­ gestellt ist;
Fig. 4 eine perspektivische Ansicht, in der der Bau­ gruppenkörper gemäß den Fig. 1(a) und 1(b), auf dem IC-Chips befestigt sind, illustriert ist, sowie die Abdeckung gemäß der Fig. 3, und zwar bevor die IC-Chips mit der Abdeckung be­ deckt sind;
Fig. 5 eine perspektivische Ansicht der zusammen­ gesetzten Hochfrequenz-IC-Baugruppe den Figs. 1, 1(a), 1(b), 2, 3 und 4;
Fig. 6 eine Draufsicht, in der ein Baugruppenkörper gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung (insbesondere mit zwei Trennwänden) dargestellt ist;
Fig. 7 eine perspektivische Ansicht, in der eine Ab­ deckung für den Baugruppenkörper gemäß Fig. 6 dargestellt ist;
Fig. 8 eine perspektivische Ansicht, in der der Bau­ gruppenkörper gemäß Fig. 6 illustriert ist, wo­ bei IC-Chips auf ihm befestigt sind, sowie die Abdeckung aus Fig. 7, und zwar bevor die IC- Chips auf dem Baugruppenkörper mit der Ab­ deckung bedeckt sind;
Fig. 9(a) bis 9(c) eine Draufsicht und Schnittansichten eines weiteren Baugruppenkörpers zur Erläute­ rung der vorliegenden Erfindung, wobei wiederum nur eine Trennwand vorhanden ist;
Fig. 10 eine perspektivische Ansicht, in der eine Ab­ deckung für den Baugruppenkörper gemäß den Fig. 9(a) bis 9(c) illustriert ist;
Fig. 11 eine perspektivische Ansicht, in der der Bau­ gruppenkörper gemäß den Fig. 9(a) bis 9(c) illustriert ist, wobei IC-Chips auf ihm be­ festigt sind, sowie die Abdeckung gemäß der Fig. 10, und zwar bevor die IC-Chips mit der Abdeckung bedeckt sind;
Fig. 12 bis 15 Darstellungen einer weiteren Hochfrequenz- IC-Baugruppe zur Erläuterung der vorliegenden Erfindung;
Fig. 16(a) und 16(b) eine Draufsicht und eine Schnittan­ sicht, in der ein Baugruppenkörper einer Hoch­ frequenz-IC-Baugruppe gemäß einem weiteren Bei­ spiel dem Stand der Technik dargestellt ist;
Fig. 17(a) und 17(b) eine Draufsicht und eine Schnittan­ sicht, in denen der Baugruppenkörper gemäß den Fig. 16(a) und 16(b) illustriert ist, auf dem IC-Chips befestigt sind;
Fig. 18 ein schematisches Diagramm, in dem ein Draht­ kontaktierungs-Verfahren der IC-Chips auf dem Baugruppenkörper gemäß dem Stand der Technik illustriert ist;
Fig. 19 eine Draufsicht, in der IC-Chips einer Hochfre­ quenz-IC-Baugruppe gemäß dem Stand der Technik illustriert sind, und zwar um die durch ihre Nähe entstandenen Probleme zu erläutern.
In der nachfolgenden Figurenbeschreibung werden ver­ schiedene Hochfrequenz-IC-Baugrauppen beschrieben. Hierbei stellt die Hochfrequenz-IC-Baugrauppen gemäß den Fig. 6 bis 8 eine beispielhafte Ausführungsform der Erfindung dar. Die übrigen beschriebenen Hochfrequenz-IC-Baugrauppen sind nicht vom Schutzumfang der Ansprüche umfaßt und dienen lediglich zur allgemeinen Erläuterung der Erfindung.
Fig. 1(a) stellt eine Draufsicht auf einen Baugruppen­ körper einer Hochfrequenz-IC-Baugrauppen zur Erläuterung der vorliegenden Erfindung dar und Fig. 1(b) ist eine Schnittansicht entlang der Linie A-A in Fig. 1(a). Wie aus Fig. 1(a) zu ersehen ist, weist der Baugruppenkörper 1 keine Hohlräumwand auf, sondern ein Erdungsleitermuster 5 der die Bereiche für die Chipbefestigung 2 (im folgenden als Hohlräume bezeichnet) umgibt. Das Erdungsleitermuster 5 ist elektrisch mit der Erdungsschicht 11 (grounding layer) auf der hinteren Oberfläche des Baugruppenkörpers 1 über Durchgangslöcher 3 verbunden. Das Bezugszeichen 41 bezeich­ net eine Hochfrequenz-Signalübertragungsleitung, die zwi­ schen den Hohlräumen 2 verläuft.
Fig. 3 ist eine perspektivische Ansicht, in der eine Abdeckung für den Baugruppenkörper aus den Fig. 1(a) und 1(b) dargestellt ist. In Fig. 3 schaut das Innere der Ab­ deckung 20 nach oben. Die Abdeckung 20 besteht aus einem Deckenteil 21 und einer Seitenwand 22 (welche im folgenden als Hohlraumwand bezeichnet wird). Ein Raum innerhalb der Hohlraumwände 22 wird durch die Scheidewand 23 in zwei Teile unterteilt, wodurch für zwei Chip-Gehäusekammern 25(a) und 25(b) gesorgt wird. Die Hohlraumwand 22 und die Scheidewand 23 weisen dielektrische Teile 24 auf.
Die Abdeckung 20 besteht aus Metall oder aus einem dielektrischen Material, so wie beispielsweise aus Plastik oder aus einer Keramik. Wenn die Abdeckung 20 aus Metall besteht, dann wird eine Keramik oder Ähnliches in den Tei­ len der Abdeckung 20 eingesetzt, die die dielektrischen Teile 24 bilden. Wenn die Abdeckung 20 aus Plastik oder aus einer Keramik besteht, dann wird die Oberfläche der Ab­ deckung selektiv mit Metall platiert, wobei die Teile 24 offen verbleiben.
Im folgenden wird das Verfahren zum Aufbau der Hoch­ frequenz-IC-Baugruppe beschrieben.
Zunächst erst einmal wird, wie in Fig. 2 gezeigt, ein Hochfrequenz-IC-Chip 8 mit dem Hohlraum 2 des Baugruppen­ körpers 1 verbunden und eine Elektrode (nicht dargestellt) auf dem IC-Chip 8 wird mit der Hochfrequenz-Signalüber­ tragungsleitung oder der Gleichstrom-Vorspannungsleitung (DC bias line) auf dem Baugruppenkörper 1 verbunden, und zwar unter Verwendung von Drähten oder Bändern. Das Draht­ verbindungsverfahren wird in der Nähe eines Endes des Chips durchgeführt, und zwar während die Oberfläche mit Licht aus der Richtung beleuchtet wird, die durch den Pfeil 9 ange­ deutet ist und während der Vorgang von der Bedienperson be­ obachtet wird. Selbst wenn die Elektrode des IC-Chips 8 mit der Signal-Übertragungsleitung oder der Gleichstrom-Vor­ spannungsleitung unter Verwendung von kurzen Drähten oder Bändern 13 verbunden wird, wird der unerwünschte Kontakt zwischen der Klinge 10 und der Hohlraumwand vermieden, da keine Hohlraumwand auf dem Baugruppenkörper gegenwärtig ist.
Fig. 4 ist eine perspektivische Ansicht, in der der Baugruppenkörper 1 illustriert ist, wobei auf ihm zwei IC- Chips 8 befestigt sind, sowie die Abdeckung 20 gemäß Fig. 2, und zwar bevor die IC-Chips 8 mit der Abdeckung 20 be­ deckt sind. In Fig. 4 sind die Elektroden (nicht darge­ stellt) des IC-Chips 8 mit den Hochfrequenz-Signalüber­ tragungsleitungen 4 und 41 sowie mit den Gleichstrom-Vor­ spannungsleitungen 12 unter Verwendung von Drähten oder Bändern 13 verbunden. Wenn die Abdeckung 20 auf den Bau­ gruppenkörper 1 aufgesetzt wird, dann liegen die dielektri­ schen Teile 24 der Hohlraumwand 22 der Abdeckung 20 auf den Signal-Übertragungsleitungen 4 und den Gleichstrom-Vor­ spannungsleitungen 12 des Baugruppenkörpers 1 auf, und der dielektrische Teil 24 der Scheidewand 23 liegt zwischen den Hohlräumen 2 auf der Signal-Übertragungsleitung 41 auf. Die Teile der Hohlraumwand 22 und der Scheidewand 23, die nicht zu den dielektrischen Teilen 24 gehören, liegen jeweils auf den Erdungsleitermustern 5 und 5a des Baugruppenkörpers 1 auf.
Die Fig. 5 ist eine perspektivische Ansicht, in der eine Hochfrequenz-IC-Baugruppe dargestellt ist, wobei die auf dem Baugruppenkörper 1 befestigten IC-Chips 8 mit der Abdeckung 20 bedeckt sind. Die zwei IC-Chips 8 sind jeweils innerhalb den Chip-Gehäusekammern 25a und 25b der Abdeckung 20 hermetisch abgedichtet und abgeschirmt. Der Raum zwi­ schen der Hohlraumwand 22 und dem Chip 8 beträgt lediglich 0,2 bis 0,3 mm, was bedeutet, daß dieser Raum im Vergleich zu konventionellen Strukturen erheblich vermindert worden ist. Die Chip-Gehäusekammern 25a und 25b werden mit einem inaktiven Gas gefüllt, so wie beispielsweise mit Stickstoff oder mit Helium.
Bei der vorstehend beschriebenen Baugruppe weist die Abdeckung 20 die Hohlraumwand 22 auf, und die IC-Chips auf dem Baugruppenkörper 1 werden durch die Abdeckung 20 herme­ tisch abgedichtet und abgeschirmt, so daß der unerwünschte Kontakt zwischen der keilförmigen Klinge und der Hohlraum­ wand während des Draht-Kontaktierungsverfahrens vermieden wird. Daher werden die IC-Chips 8 mit den Signal-Über­ tragungsleitungen 4 und 41 und den Gleichstrom-Vorspan­ nungsleitungen 12 unter Verwendung von kürzeren Drähten oder Bändern verbunden, und zwar verglichen mit denen, die in konventionellen Strukturen verwendet werden, wodurch sich die Reflexionsverluste, die Leitungsverluste und die Strahlungsverluste vermindern. Zusätzlich wird, da der IC- Chip 8 und die Hohlraumwand 22 sich dicht aneinander befin­ den, die Hohlraumresonanz vermindert, wodurch sich die Hochfrequenz-Charakteristiken verbessern.
Weiterhin wird, da die Abdeckung 20 sich in Kontakt mit den Erdungsleitermustern 5 befindet, die auf der Oberfläche des Baugruppenkörpers 1 ausgebildet sind, der Hochfrequenz- Abschirmungseffekt erhöht.
Im folgenden wird eine Beschreibung einer Hochfrequenz- IC-Baugruppe gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung gegeben. In dieser Ausführungsform wird die Scheidewand zum Trennen der zwei benachbarten IC- Chips verdoppelt und die Hochfrequenz-Signalübertragungs­ leitung auf dem Baugruppenkörper, die die zwei IC-Chips verbindet, wird bei einer Position gekrümmt, die dem Raum zwischen den Scheidewänden gegenüberliegt.
Die Fig. 6 ist eine Draufsicht, in der der Baugruppen­ körper gemäß der bevorzugten Ausführungsform der vorliegen­ den Erfindung dargestellt ist. In Fig. 6 werden gegenüber­ liegende Enden der Hochfrequenz-Signalübertragungsleitung 42, die zwei benachbarte Hohlräume 2 verbindet, unter 90°- Winkeln gekrümmt geführt, und zwar in einem Bereich zwischen den Erdungsleitern 5b und 5c. Fig. 7 ist eine perspektivische Ansicht, in der eine Abdeckung für den in Fig. 6 gezeigten Baugruppenkörper dargestellt ist. Die Abdeckung 20a weist zwei Scheidewände 23a und 23b auf, die den Raum innerhalb der Hohlraumwand 22 in zwei Chip-Ge­ häusekammern 25a und 25b aufteilen. Ein Raum 25c wird zwi­ schen den Scheidewänden 23a und 23b erzeugt. Die Hohlraum­ wand 22 und die Scheidewände 23a und 23b weisen dielektri­ sche Teile 24 auf.
Die Fig. 8 ist eine perspektivische Ansicht, in der der Baugruppenkörper 1 aus Fig. 6 illustriert ist, wobei zwei IC-Chips 8 auf ihm befestigt sind, sowie die Abdeckung 20a aus Fig. 7, und zwar bevor die IC-Chips 8 mit der Abdeckung 20a bedeckt sind. In Fig. 8 werden die Elektroden (nicht dargestellt) der IC-Chips 8 mit den Hochfrequenz- Signalübertragungsleitungen 4 und 42 und den Gleichstrom- Vorspannungsleitungen 12 verbunden, und zwar unter Verwen­ dung von Drähten oder Bändern 13. Wenn die Abdeckung 20a auf dem Baugruppenkörper 1 aufgesetzt wird, dann liegen die dielektrischen Teile 24 der Hohlraumwand 22 der Abdeckung 20a auf den Signal-Übertragungsleitungen 4 und den Gleich­ strom-Vorspannungsleitungen 12 auf, und die dielektrischen Teile 24 der Scheidewände 23a und 23b liegen auf der Signal-Übertragungsleitung 42 auf, die die Chips 8 unter­ einander verbindet. Diejenigen Teile der Hohlraumwand 22, die nicht zu den dielektrischen Teilen 24 gehören, liegen auf dem Erdungsleiter 5 auf und diejenigen Teile der Scheidewände 23a und 23b, die nicht zu dem dielektrischen Teil 24 gehören, liegen jeweils auf den Erdungsleitern 5b und 5c auf.
Gemäß der beispielhaften Ausführungsform der vorliegen­ den Erfindung wird, da die geerdeten Scheidewände 23a und 23b zwischen den benachbarten IC-Chips 8 vorhanden sind und die Signal-Übertragungsleitung 42, die die IC-Chips 8 untereinander verbindet, in dem Bereich zwischen den Scheidewänden 23a und 23b verbogen ist, die Isolation zwi­ schen den IC-Chips 8 verbessert, und zwar verglichen mit den Eigenschaften aller übrigen hier gezeigten Baugruppen, wodurch die Strahlungsverluste weiter vermindert werden.
Im folgenden wird eine Beschreibung einer Hochfrequenz- IC-Baugruppe gegeben, die zur weiteren Erläuterung der vor­ liegenden Erfindung dient.
Die Fig. 9(a)-9(c) sind Diagramme, in denen ein Bau­ gruppenkörper der Hochfrequenz-IC-Baugruppe dargestellt ist, wobei die Fig. 9(a) eine Draufsicht ist, die Fig. 9(b) ein Querschnitt ist, der der Fig. 9(a) entlang der Linie B- B entnommen worden ist, und schließlich die Fig. 9(c) ein Querschnitt ist, der der Fig. 9(b) entlang der Linie C-C entnommen worden ist. Hierbei wird ein großer Teil der Oberfläche des Baugruppenkörpers 1 mit einem Erdungs- Leitermuster 51 bedeckt, das mit der Erdungsschicht 11 auf der hinteren Oberfläche des Baugruppenkörpers 1 über Durch­ gangslöcher 3 in Verbindung steht. Auf der Oberfläche des Baugruppenkörpers 1, auf der kein Erdungs-Leitermuster 51 anwesend ist, ist die Signal-Übertragungsleitung bei jedem Signaleingangs- und -ausgangsende in zwei Leitungen 4a und 4b aufgeteilt, und die Signal-Übertragungsleitung zwischen den Hohlräumen 2 ist in zwei Leitungen 43a und 43b aufge­ teilt. Diese Signal-Übertragungsleitungen 4a, 4b, 43a und 43b sind mittels Signal-Übertragungsleitungen 4c unter­ einander elektrisch verbunden, die in dem Baugruppenkörper 1 eingesetzt bzw. vergraben sind, sowie mittels den Durch­ gangslöchern 3. Die Gleichstrom-Vorspannungsleitung ist gleichfalls in zwei Leitungen 12a und 12b auf der Ober­ fläche des Baugruppenkörpers 1 aufgeteilt, wobei die Leitungen 12a und 12b untereinander elektrisch mittels der Vorspannungsleitung 12c verbunden sind, die in dem Bau­ gruppenkörper 1 eingesetzt bzw. vergraben ist, sowie mit­ tels den Durchgangslöchern 3. Erdungsleiter 51a werden bei gegenüberliegenden Seiten der vergrabenen Übertragungs­ leitung 4c angeordnet, um eine Koplanar-Linie zu bilden. Bei der Herstellung dieser Struktur wird der Baugruppen­ körper 1 beispielsweise in zwei Teile entlang der Linie C-C aus Fig. 7(b) geteilt, die Übertragunsleitungen 4c, die Erdungsleiter 51a und die Vorspannungsleitungen 12c werden gebildet, und die zwei geteilten Teile werden erneut zusam­ mengefügt.
Fig. 10 ist eine perspektivische Ansicht, in der eine Abdeckung für den Baugruppenkörper gemäß den Fig. 9(a)- 9(c) dargestellt ist. Hierbei besteht die Abdeckung 20b aus Metall oder einem dielektrischen Material, wie beispiels­ weise aus einer Keramik, die mit Metall beschichtet wird. Die Scheidewand 25 und die Hohlraumwand 22 weisen keinen dielektrischen Teil auf.
Fig. 11 ist eine perspektivische Ansicht, in der der Baugruppenkörper 1 gemäß den Fig. 9(a)-9(c) illustriert ist, wobei zwei IC-Chips 8 auf ihm befestigt sind, sowie die Abdeckung 20b aus Fig. 10, und zwar bevor die IC-Chips 8 mit der Abdeckung 20 bedeckt sind. Auf der Oberfläche des Baugruppenkörpers 1 werden Elektroden (nicht dargestellt) eines jeden der IC-Chips 8 mit den Hochfrequenz-Signalüber­ tragungsleitungen 4a und 43a (43b) und den Gleichstrom-Vor­ spannungsleitungen 12b verbunden, und zwar unter Verwendung von Drähten oder Bändern 13. Weder die Signal-Übertragungs­ leitung noch die Gleichstrom-Vorspannungsleitung sind in einem Bereich zugegen, der mit der Abdeckung 20b in Kontakt steht, sondern die Signal-Übertragungsleitungen 4c und die Gleichstrom-Vorspannungsleitungen 12c sind in dem Bau­ gruppenkörper gegenüberliegend dem Bereich vergraben, der mit der Abdeckung 20b in Kontakt steht. In Fig. 11 sind aus Vereinfachungsgründen die vergrabenen Gleichstrom-Vor­ spannungsleitungen 12c weggelassen worden, und die ver­ grabenen Signal-Übertragungsleitungen 4c sind partiell weg­ gelassen.
Wenn die IC-Chips 8 mittels der Abdeckung 20b herme­ tisch abgedichtet sind, wird eine Erdungsspannung an die Abdeckung 20b über das Erdungsleitermuster 51 angelegt, wo­ durch die IC-Chips 8 elektromagnetisch abgeschirmt werden.
Die vorstehend beschriebene Baugruppe zeichnet sich durch eine einfache Struktur der Abdeckung 20b aus.
Im folgenden wird eine Beschreibung einer weiteren Hochfrequenz-IC-Baugruppe gegeben, die zur Erläuterung der vorliegenden Erfindung dient. Die Fig. 12 ist eine perspek­ tivische Ansicht, in der eine weitere Abdeckung 20c darge­ stellt ist. Die Struktur der Abdeckung 20c ist mit der der Abdeckung 20 aus Fig. 3 identisch, mit der Ausnahme, daß die Scheidewand 23 einen Schlitz 26 aufweist, und zwar an­ stelle des dielektrischen Teiles 24, nämlich an einem Teil, der mit der Hochfrequenz-Signalübertragungsleitung 41 in Kontakt steht, wodurch ein Kurzschluß zwischen der Erdungs­ spannung und dem Hochfrequenz-Signal vermieden wird.
Fig. 13 ist eine perspektivische Ansicht, in der ein Baugruppenkörper dargestellt ist, auf dem IC-Chips be­ festigt sind, sowie die Abdeckung 20c gemäß Fig. 12, und zwar bevor die IC-Chips mit der Abdeckung 20c bedeckt wor­ den sind. Der Baugruppenkörper ist mit dem Baugruppenkörper 1 aus den Fig. 1(a)-1(b) identisch. Gleichfalls sind in Fig. 13 die Elektroden (nicht dargestellt) der IC-Chips 8 mit den Hochfrequenz-Signalübertragungsleitungen 4 und 41 und den Gleichstrom-Vorspannungsleitungen 12 verbunden, und zwar unter Verwendung von Drähten oder Bändern 13.
Fig. 14 ist eine perspektivische Ansicht, in der eine weitere herkömmliche Baugruppe dargestellt ist, wobei die IC-Chips 8 auf dem Baugruppenkörper 1 hermetisch durch die Abdeckung 20c abgedichtet sind. Obgleich die IC-Chips 8 je­ weils mit den Chip-Gehäusekammern 25a und 25b der Abdeckung 20c bedeckt sind, sind die Kammern 25a und 25b infolge der Tatsache, daß die Scheidewand 23 den Schlitz 26 aufweist, räumlich miteinander verbunden.
Während in der Baugruppe gemäß Fig. 9-11 eine Signal- Übertragungsleitung vom koplanaren Typ auf der Oberfläche des Baugruppenkörpers gebildet wird, kann auch eine Signal- Übertragungsleitung vom sog. Spalttyp eingesetzt werden. In diesem Fall wird der Erdungsleiter 51 auf einer Seite der Signal-Übertragungsleitungen 4a, 4b, 43a und 43b ausgebil­ det, wie in Fig. 15a dargestellt, und die Erdungsleiter 51a werden auf einer Seite der vergrabenen Signalübertragungs­ leitungen 4c ausgebildet, wie in Fig. 15b dargestellt.
In der in den Fig. 6-8 beispielhaften vorstehend be­ schriebenen Ausführungsform der Erfindung sind zwei IC- Chips innerhalb der Baugruppe angeordnet; es wird darauf hingewiesen, daß die Anzahl der IC-Chips nicht auf zwei be­ schränkt ist.

Claims (6)

1. Hochfrequenz-IC-Baugruppe mit:
einem Baugruppenkörper (1), der dielektrisches Material aufweist;
einer Hochfrequenz-Signal-Übertragungsleitung (4, 42) und einer Energieversorgungsleitung (12), die auf der Ober­ fläche des Baugruppenkörpers (1) angeordnet sind;
einer geerdeten Abdeckung (20a) mit Kammern für die ICs, die auf der Oberfläche des Baugruppenkörpers angeordnet ist, um eine Mehrzahl von IC-Chips (8) luftdicht bzw. hermetisch einzuschließen, wobei die IC-Chips (8) elektrisch mit der Hochfrequenz-Signal-Übertragungsleitung (4, 42) und der Energieversorgungsleitung (12) verbunden sind, dadurch gekennzeichnet, daß
die Abdeckung umfaßt:
einen ebenen Teil (21), der die Oberseite der IC-Chips (8) überdeckt, mit
Seitenwänden (22), die formschlüssig zu dem ebenen Teil (21) ausgebildet sind und die IC-Chips rundum umschließen, und
zwei Trennwände (23a, 23b) zwischen den IC-Chips (8), die einen dazwischenliegenden Hohlraum (25c) umschließen,
wobei die IC-Chips (8) untereinander über gekrümmt auf der Oberfläche des Baugruppenkörpers zwischen den Trennwänden verlaufende Hochfrequenz-Signal-Übertragungsleitungen (42) verbunden sind.
2. Hochfrequenz-IC-Baugruppe nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Abdeckung (20) elektrisch leitend ist und ein Erdungsmuster (5) auf einem Bereich des Baugruppen­ körpers (1) angeordnet ist, der mit der Abdeckung (20) in Kontakt steht.
3. Hochfrequenz-IC-Baugruppe nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß die Seitenwände (22) der Ab­ deckung (20) isolierende Teile (24) enthalten, und zwar an Positionen, die mit der Hochfrequenz-Signal-Übertragungs­ leitung (4, 42) und der Energieversorgungsleitung (12) in Kontakt stehen.
4. Hochfrequenz-IC-Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zwei Trennwände (23a, 23b) isolierende Teil (24) oder Schlitze an Positio­ nen aufweisen, die der Signal-Übertragungsleitung (42) gegenüberliegen.
5. Hochfrequenz-IC-Baugruppe nach Anspruch 2, dadurch ge­ kennzeichnet, daß das Erdungsmuster (51) auf einem Bereich auf der Oberfläche des Baugruppenkörpers (1) angeordnet ist, in dem der IC-Chip (8) die Hochfrequenz-Signal-Über­ tragungsleitung (4a, 4b, 43a, 43b) und die Energieversor­ gungsleitung (12a, 12b) nicht anwesend sind, und daß Teile der Hochfrequenz-Signal-Übertragungsleitung (4c) und der Energieversorgungsleitung (12c) in einem Bereich in dem Baugruppenkörper (1) eingebettet sind, der mit der Ab­ deckung (20) in Kontakt steht.
6. Hochfrequenz-IC-Baugruppe nach Anspruch 2, dadurch ge­ kennzeichnet, daß das Erdungsmuster (51) auf einem Bereich auf der Oberfläche des Baugruppenkörpers auf einer Seite der Hochfrequenz-Signal-Übertragungsleitung (4a, 4b, 43a, 43b) angeordnet ist, und daß Teile der Hochfrequenz-Signal- Übertragungsleitung (4c) und der Energieversorgungsleitung (12c) in einem Bereich in dem Baugruppenkörper (1) einge­ bettet sind, der mit der Abdeckung (20) in Kontakt steht.
DE4324817A 1992-12-11 1993-07-23 Hochfrequenz-IC-Baugruppe Expired - Fee Related DE4324817C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4353082A JP2823461B2 (ja) 1992-12-11 1992-12-11 高周波帯ｉｃ用パッケージ

Publications (2)

Publication Number Publication Date
DE4324817A1 DE4324817A1 (de) 1994-06-16
DE4324817C2 true DE4324817C2 (de) 1998-10-29

Family

ID=18428442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4324817A Expired - Fee Related DE4324817C2 (de) 1992-12-11 1993-07-23 Hochfrequenz-IC-Baugruppe

Country Status (4)

Country Link
US (1) US5418329A (de)
JP (1) JP2823461B2 (de)
DE (1) DE4324817C2 (de)
FR (1) FR2699330B1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536906A (en) * 1993-07-23 1996-07-16 Texas Instruments Incorporated Package for integrated circuits
JPH0870061A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 高周波集積回路、及びその製造方法
US5444187A (en) * 1994-10-26 1995-08-22 Baier & Baier, Inc. Method of surface mounting radio frequency components and the components
EP0764393B1 (de) * 1995-03-02 2001-07-04 Circuit Components, Incorporated Kostengünstiges hochleistungsgehäuse für mikrowellenschaltungen im 90 ghz-bereich mit bga ein/ausgangsformat und keramischer substrattechnologie
GB2298957A (en) * 1995-03-16 1996-09-18 Oxley Dev Co Ltd Microstrip microwave package
IT1274573B (it) * 1995-05-25 1997-07-17 Sits Soc It Telecom Siemens Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
JP3638173B2 (ja) * 1996-03-27 2005-04-13 本田技研工業株式会社 マイクロ波回路用パッケージ
US5898128A (en) * 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
DE19709042A1 (de) * 1997-03-06 1998-09-10 Alsthom Cge Alcatel Gehäuse für mikrooptische und/oder mikroelektrische Bauelemente
JPH11135898A (ja) * 1997-10-31 1999-05-21 Asahi Optical Co Ltd プリント配線基板
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US6178311B1 (en) 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
JP3129288B2 (ja) 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6114635A (en) * 1998-07-14 2000-09-05 Tfr Technologies, Inc. Chip-scale electronic component package
US6441318B1 (en) * 2000-08-22 2002-08-27 Avaya Technologies Corp. Compensation adjustable printed circuit board
US6617686B2 (en) * 2002-02-08 2003-09-09 Robert B. Davies Semiconductor device and method of isolating circuit regions
US6952046B2 (en) * 2002-06-19 2005-10-04 Foster-Miller, Inc. Electronic and optoelectronic component packaging technique
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
CN101578697B (zh) 2007-03-14 2011-12-28 三菱电机株式会社 高频封装件
CN101675596A (zh) * 2007-05-04 2010-03-17 Nxp股份有限公司 调谐器
FR2932355A1 (fr) * 2008-06-06 2009-12-11 Thales Sa Boitier hyperfrequence a isolation amelioree.
JP2010251375A (ja) * 2009-04-10 2010-11-04 Toshiba Corp 電子回路
TWI425881B (zh) * 2009-04-29 2014-02-01 Compal Electronics Inc 電子裝置
CN103124484B (zh) * 2011-11-21 2017-01-25 富泰华工业（深圳）有限公司 电子设备
CN107640738B (zh) * 2017-07-24 2019-05-28 中北大学 一种用于射频mems开关的封装方法
JP7095866B2 (ja) * 2018-06-14 2022-07-05 Ｎｅｃスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置
WO2020049732A1 (ja) * 2018-09-07 2020-03-12 三菱電機株式会社 気密パッケージ
JP7485517B2 (ja) * 2020-02-20 2024-05-16 上銀科技股▲分▼有限公司 回路基板装置
US11721639B2 (en) * 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US4953001A (en) * 1985-09-27 1990-08-28 Raytheon Company Semiconductor device package and packaging method
US4996588A (en) * 1988-03-25 1991-02-26 Thomson Hybrides Et Microondes Device for interconnection and protection of a bare microwave component chip
US5113161A (en) * 1990-03-01 1992-05-12 Mitsubishi Denki Kabushiki Kaisha Case for housing integrated microwave circuits
US5151770A (en) * 1989-11-24 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Shielded semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721746A (en) * 1971-10-01 1973-03-20 Motorola Inc Shielding techniques for r.f. circuitry
JPS5721328Y2 (de) * 1977-07-07 1982-05-08
JPS55150255A (en) * 1979-05-14 1980-11-22 Hitachi Ltd Sealing structure of mic circuit
US4370515A (en) * 1979-12-26 1983-01-25 Rockwell International Corporation Electromagnetic interference
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
US4868639A (en) * 1986-08-11 1989-09-19 Fujitsu Limited Semiconductor device having waveguide-coaxial line transformation structure
JPS63115228A (ja) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp 表示処理方式
JPS63142897A (ja) * 1986-12-05 1988-06-15 松下電子工業株式会社 モノリシツクマイクロ波集積回路
JPH0724289B2 (ja) * 1987-02-16 1995-03-15 日本電気株式会社 高周波用混成集積回路
JPH01125959A (ja) * 1987-11-11 1989-05-18 Matsushita Electric Ind Co Ltd 高周波用パッケージ
JPH03123047A (ja) * 1989-10-04 1991-05-24 Fujitsu Ltd マイクロ波集積回路
US5105260A (en) * 1989-10-31 1992-04-14 Sgs-Thomson Microelectronics, Inc. Rf transistor package with nickel oxide barrier
JPH0415245U (de) * 1990-05-29 1992-02-06
WO1992016095A1 (en) * 1991-03-04 1992-09-17 Motorola, Inc. Shielding apparatus for non-conductive electronic circuit package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953001A (en) * 1985-09-27 1990-08-28 Raytheon Company Semiconductor device package and packaging method
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US4996588A (en) * 1988-03-25 1991-02-26 Thomson Hybrides Et Microondes Device for interconnection and protection of a bare microwave component chip
US5151770A (en) * 1989-11-24 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Shielded semiconductor device
US5113161A (en) * 1990-03-01 1992-05-12 Mitsubishi Denki Kabushiki Kaisha Case for housing integrated microwave circuits

Also Published As

Publication number Publication date
DE4324817A1 (de) 1994-06-16
JPH06181266A (ja) 1994-06-28
FR2699330B1 (fr) 1995-09-29
JP2823461B2 (ja) 1998-11-11
FR2699330A1 (fr) 1994-06-17
US5418329A (en) 1995-05-23

Similar Documents

Publication Publication Date Title
DE4324817C2 (de) Hochfrequenz-IC-Baugruppe
DE69125703T2 (de) Packung für integrierte Mikrowellen-Schaltung
DE3786844T2 (de) Packung für integrierte Schaltung.
DE69821884T2 (de) Multifrequenzstreifenleitungsantenne und Gerät mit einer derartigen Antenne
DE69128803T2 (de) Dielektrischer Resonator und Filter mit einem solchen Resonator
DE69826223T2 (de) In Mikrostreifenleitungstechnik ausgeführte Antenne und diese enthaltende Vorrichtung
DE69716498T2 (de) Packung für Mikrowellenschaltung
DE69317390T2 (de) Mikrowellenanordnung mit mindestens einem Übergang zwischen einer auf einem Substrat integrierten Übertragungsleitung und einem Hohlleiter
DE2020925C2 (de) Gehäuse zur Aufnahme von HF-Vierpolen
DE69619429T2 (de) Hochleistungsfähiger Leiterplattenrandverbinder
DE68914779T2 (de) Akustische Oberflächenwellenfilteranordnung.
DE60219071T2 (de) Abschlussanordnungen für übertragungskanalverbindungen mit gruppierten elementen
DE19903342B4 (de) Multi-Chipmodul-Gehäuse für Mikrowellenanwendungen mit Hochfrequenz-Anschlußstift-Gitteranordnung
DE19712065A1 (de) Duplexer-Baueinheit
DE3725463A1 (de) Mikrowellenschaltungs-bauelement
DE2800745A1 (de) Elektrischer verbinder
DE69123323T2 (de) IC-Gehäuse mit elektrischen Leitern in einem dielektrischen Verpackungskörper
DE10065510A1 (de) Resonator, Resonatorelement, Resonatorvorrichtung, Filter, Duplexer und Kommunikationsvorrichtung
DE4292383C2 (de) Monolithisches Keramikblock-Bandsperrfilter
DE19932540A1 (de) Mikrostreifen-Leitungs-Wellenleiter-Konvertierungsstruktur, integriertes Schaltkreispaket für Hochfrequenzsignale, das mit dieser Konvertierungsstruktur versehen ist, und Herstellungsverfahren hierfür
DE69907624T2 (de) Elektromechanische Schaltvorrichtung mit kontrollierter Impedanzumgebung
DE2752333A1 (de) Streifenleitungs-kondensator
DE102007046351B4 (de) Hochfrequenzplatine, die einen Übertragungsmodus von Hochfrequenzsignalen wandelt
EP1370886B1 (de) Antenne mit koplanarem speisenetzwerk zum senden und/oder empfangen von radarstrahlen
DE3724445C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120201