DE3786844T2

DE3786844T2 - Packung für integrierte Schaltung.

Info

Publication number: DE3786844T2
Application number: DE87304862T
Authority: DE
Inventors: Norio Hidaka; Yasutake Hirachi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-06-02
Filing date: 1987-06-02
Publication date: 1993-11-11
Anticipated expiration: 2007-06-03
Also published as: CA1320006C; EP0249378B1; EP0249378A3; DE3786844D1; US4881116A; EP0249378A2

Description

Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung (IC). Präziser bezieht sie sich auf eine Packung für einen IC, eventuell, aber nicht unbedingt, auf einen Ultrahochgeschwindigkeits-IC.
Fig. 12 und 13 zeigen eine bekannte IC-Packung, wobei Fig. 12 eine perspektivische Ansicht von einer bekannten IC-Packung und Fig. 13 eine Querschnittsansicht längs der Linie X-X' in Fig. 12 ist. In Fig. 12 und 13 ist eine integrierte Schaltung (oder ein IC-Chip) 1 in der Packung enthalten und mit einer externen Schaltung 3 durch einen externen Verbindungsanschlußteil 2 elektrisch verbunden. Der Verbindungsanschlußteil 2 hat einen dielektrischen ringförmigen Aluminiumoxidrahmen 5, der an einem Metallsubstrat 4 aus Kupfer oder dergleichen befestigt ist, und Verbindungsleitermuster 6a, 6b und 6c, die auf dem Aluminiumoxidrahmen 5 vorgesehen sind. Ein ringförmiger Aluminiumoxidrahmen 8, der auf seiner Rückseite (obere Seite in Fig. 13) mit einem Dichtungsleiterring 7 belegt ist, ist auf den Leitermustern 6b angeordnet. Die Leitermuster 6b sind durch Beschichten des Aluminiumoxidrahmens 5 mit einer Wolframpaste gebildet. Die Leitermuster 6b sind mit Nickel (Ni) und Gold (Au) plattiert und bilden Leitermuster 6b, 6a und 6c in Kontakt mit der Unterseite (Fig. 13) bzw. auf gegenüberliegenden Seiten des Aluininiumoxidrahmens 8. Die äußeren Leitermuster 6c sind mit den Leitungen 9 verbunden, die mit der externen Schaltung 3 verbunden sind. Die inneren Leitermuster 6a sind mit dem IC 1 durch Verbindungsdrähte 61 verbunden.
Der Leiterring 7 ist durch Metallisieren der oberen Oberfläche des Aluminiumoxidrahmens 8 und dann durch dessen Plattierung mit Ni und Au, ähnlich wie die Leitermuster 6b, gebildet. Demzufolge bilden die Leitermuster 6b zusammen mit den Aluminiumoxidrahmen 5 und 8 eine Schichtstruktur.
Fig. 14 ist eine Längsschnittansicht einer in Fig. 12 gezeigten IC-Packung, die eine parallele Anordnung der Leitermuster 6 bei einer Anordnung Seite an Seite zeigt.
Bei einer IC-Packung mit einem externen Verbindungsanschlußteil des in Fig. 12-14 gezeigten Typs sind die Verbindungsleitermuster 6b und das Dichtungsleitermuster 7 durch das Aluminiumoxid (den Aluminiumoxidrahmen 8), das eine relative dielektrische Konstante von 9,6 hat, elektromagnetisch verbunden, wodurch somit eine Resonanzerscheinung auftritt. Dies ist gleichbedeutend mit einer Herstellung einer Verbindung zwischen einer Leitung 9' der Leitermuster 6b, die eine charakteristische Impedanz Z&sub0; hat, und einer Ringresonanzleitung 10, die der Länge des Leiterringes 7 entspricht, so daß die Leitung 9' in einem gewissen Frequenzband eine von Z&sub0; unterschiedliche charakteristische Impedanz hat, wie in Fig. 15 gezeigt. Als Resultat werden Signale, die den Leitungen 9 von einer Signalquelle (nicht gezeigt) eingegeben werden, die eine Impedanz Z&sub0; hat, durch das Leitermuster 6b auf Grund von Impedanzunregelmäßigkeiten reflektiert. Die reflektierten Signale verursachen eine Fehloperation des IC, besonders eines Ultrahochgeschwindigkeits-IC.
Zusätzlich zu der obengenannten Fehloperation bewirkt die Anordnung der Leitermuster 6 Seite an Seite, wie oben erwähnt, daß die Leitermuster durch das Aluminiumoxid (die Aluminiumoxidrahmen 5 und 8) elektromagnetisch verbunden sind, was zu einem unerwünschten Nebensprechen führt, welches als elektromagnetische Interferenz angesehen werden kann.
Je höher die Frequenzkomponente der Hochgeschwindigkeitsimpulssignale ist, desto größer ist die Möglichkeit des Auftretens des Nebensprechens.
Um die obengenannten Probleme zu lösen, lehrt die japanische ungeprüfte Patentveröffentlichung (Kokai) Nr. 58- 190046 eine abgewandelte Anordnung, wie in Fig. 16 gezeigt, bei der ein Metallgehäuse 40 Durchgangsöffnungen 40A hat, in die entsprechende Verbindungsanschlußeinheiten 31 eingepaßt sind. Jede der Anschlußeinheiten 31 hat ein dielektrisches Substrat 29, das auf seiner äußeren Oberfläche mit einer laminierten Streifenleitung 30 und einem dielektrischen Block 33 versehen ist, der mit dem dielektrischen Substrat 29 integral ist und auf der Streifenleitung 30 angeordnet ist. Leitungen 9 sind mit den Streifenleitungen 30 verbunden.
Fig. 17 zeigt Schritte zum Herstellen der Anschlußeinheiten 31 der in Fig. 16 gezeigten Anordnung, bei der ein vorbestimmtes Muster aus Wolfrainpaste (entsprechend dem Streifen 30) auf einer Aluminiumoxid-Rohkeramikplatte (entsprechend dem Substrat 29) gebildet ist, wie in Fig. 17(a) ersichtlich ist. Anschließend wird eine kleinere Aluminiumoxid-Rohkeramikplatte (entsprechend dem dielektrischen Block 33) auf dem Substrat 29 angeordnet, wie in Fig. 17(b) gezeigt, und dann wird die Baugruppe gesintert. Dann wird, wie aus Fig. 17(c) ersichtlich ist, das Muster 30 mit Au plattiert, und der Boden und die Seiten der Baugruppe (Anschlußeinheit 31) und die obere Seite der kleineren Keramikplatte (dielektrischer Block 33) werden metallisiert.
Bei dieser Anordnung ist der Streifen 30 durch den dielektrischen Block 31 in zwei Teile geteilt, wobei einer der Teile mit einer externen Schaltung der Packung durch die Leitung 9 verbunden ist und der andere Streifenteil (innerer Streifenteil) mit einer internen Schaltung (IC, etc.) der Packung verbunden ist.
Jedoch ist es bei der in Fig. 16 und 17 gezeigten Packung schwierig, die elektrischen Anschlußeinheiten 31 auf die in Fig. 17 gezeigte Weise herzustellen, obwohl die Streifenteile 30 durch das Metallgehäuse abgeschirmt sind. Diese Schwierigkeit wird besonders in dem Fall größer, wenn eine IC-Packung eine große Anzahl von Anschlüssen hat.
Ferner ist es unmöglich, ein Nebensprechen zwischen den Teilen der Bänder 30 zu verhindern, die außerhalb des Metallgehäuses angeordnet sind.
Um dieses Problem zu lösen, ist auch eine IC-Packung, wie in Fig. 18 gezeigt, bekannt. In Fig. 18 bezeichnet 40 das Metallgehäuse, 40A die Durchgangsöffnungen, 22 eine Kappe, 9 die Leitungen, die mit den Bändern 30 verbunden sind, und 29 die dielektrischen Substrate der Anschlußeinheiten 31. Bei der in Fig. 18 gezeigten IC-Packung sind metallisierte Schichten 25 auf dem dielektrischen Substrat 29 zwischen den benachbarten Leitungen 9 gebildet, um ein Nebensprechen zwischen den Anschlüssen 9 (Streifenteilen 30) zu verhindern. Jedoch ist es bei der in Fig. 18 gezeigten Anordnung schwierig, die metallisierten Schichten 25 zu bilden, und diese Anordnung ist für das Vorsehen der Anschlüsse mit einer hohen Dichte nicht geeignet. Da die metallisierten Schichten 25 nur auf der Oberfläche des dielektrischen Substrats 29 gebildet sind, kann eine elektromagnetische Kopplung auch durch einen inneren Teil des dielektrischen Substrats erzeugt werden.
Ferner sind bei den vorausgehenden Vorschlägen die Leitungen 9 mit den Leitermustern 6c gewöhnlich durch Hartlöten oder Weichlöten verbunden, wie bei 100 in Fig. 12 gezeigt. Jedoch ist bei diesem Weichlöten oder Hartlöten nicht die obengenannte Impedanzunregelmäßigkeit berücksichtigt worden. Das Weich- oder Hartlötmaterial 100 breitet sich nämlich außerhalb der Leitungen 9 an den Verbindungen zwischen den Leitungen 9 und den Leitermustern 6c unregelmäßig aus, und dies hat einen nachteiligen Einfluß auf die Impedanzregelmäßigkeit der IC-Packung.
WO-A-84/01470 offenbart eine IC-Packung in Übereinstimmung mit der Präambel des beiliegenden Anspruches 1. Bei dieser IC-Packung des leitungslosen Chipträger-(LCC) Typs werden Anstrengungen unternommen, um koplanare / Streifenleitunge- und koplanare / Mikrostreifenübertragungsleitungs-Umgebungen längs von Signalleitungen vorzusehen.
Microwave Journal, Bd. 27, Nr. 3 1984, Seiten 126 bis 134, beschreibt eine oberflächenbefestigte Packung für Mikrowellen-ICs, die mit LCCs vergleichbar sein soll, die für Niederfrequenz-Silizium-ICs verwendet werden. Ein rechtwinkliges Keramiksubstrat ist auf seiner oberen Oberfläche mit einem Metallisierungsdichtungsring und an jeder Ecke mit einem Erdungsdurchgangsloch versehen, das den Ring für Abschirmungszwecke mit HF-Erde verbindet. Das obengenannte Resonanzproblem wird nicht beachtet.
Demzufolge ist es wünschenswert, die oben erwähnten Nachteile zu beseitigen oder zu reduzieren, d. h., eine Resonanz durch die Leitermuster und den Leiterring zu beseitigen oder zu reduzieren, und eine elektromagnetische Verbindung zwischen den Leitermustern zu verhindern oder zu reduzieren, und eine charakteristische Impedanz zu realisieren, die im wesentlichen mit einer charakteristischen Impedanz der Signalquelle identisch ist, wodurch die Reflexion der Signale und das Nebensprechen verringert wird.
Es ist auch wünschenswert, eine einfache IC-Packung vorzusehen, die leicht hergestellt werden kann.
Es wäre ferner wünschenswert, eine IC-Packung mit einer verbesserten Impedanzregelmäßigkeit vorzusehen.
Gemäß der vorliegenden Erfindung ist eine Packung für eine integrierte Schaltung vorgesehen, welche Packung Leitermuster zum Tragen von Signalen hat, die mit einer externen Schaltung verbunden werden können, um die integrierte Schaltung mit der externen Schaltung zu verbinden, mit:
einer ersten dielektrischen Platte, die auf einer Seite mit einem Erdungsleiter und auf ihrer anderen Seite mit genannten Leitermustern versehen ist, welche erste dielektrische Platte mit ersten Leiterpolen versehen ist, die sich durch die Dicke der ersten dielektrischen Platte erstrecken, um mit dem Erdungsleiter verbunden zu sein; dadurch gekennzeichnet, daß:
die genannten ersten Leiterpole zwischen den Leitermustern angeordnet sind; und daß die genannte Packung ferner eine zweite dielektrische Platte in der Form eines Rahmens umfaßt, die auf den Leitermustern der ersten dielektrischen Platte angeordnet ist und auf ihrer Seite, die von der ersten dielektrische Platte abgewandt ist, mit einem leitenden Film versehen ist, welche zweite dielektrische Platte mit zweiten Leiterpolen versehen ist, die mit dem leitenden Film verbunden sind und die wenigstens teilweise mit den ersten Leiterpolen der ersten dielektrischen Platte elektrisch verbunden sind;
welche Leiterpole angeordnet sind, um eine äquivalente Länge des leitenden Films zu verringern, wodurch dessen Resonanzfrequenz angehoben wird;
und daß die genannten Leitermuster durch den Erdungsleiter, die ersten Leiterpole, die zweiten Leiterpole und den leitenden Film umgeben sind.
Bei diesen Anordnungen wird, da geerdete Leiterpole in dem leitenden Film (Dichtungsleiterring) der zweiten dielektrischen Platte vorgesehen sind, so daß der Dichtungsleiterring geerdet ist, die äquivalente Länge des in Fig. 15 gezeigten Rings 10 reduziert, woraus eine sehr hohe Resonanzfrequenz resultiert, und als Resultat dieser sehr hohen Resonanzfrequenz tritt in einem gewünschten Frequenzband der integrierten Schaltung keine Resonanz auf, und es kommt zu keiner wesentlichen Veränderung der charakteristischen Impedanz bei der Resonanzfrequenz. Demzufolge ist es möglich, die Impedanz des externen Anschlußteils so weit wie möglich an die charakteristische Impedanz der Signalquelle durch richtiges Dimensionieren der externen Anschlußteile durch das gewünschte Frequenzband des IC anzugleichen, um eine Reflexion der Signale zu verhindern.
Das Vorsehen der geerdeten Leiterpole zwischen den Leitermustern der ersten dielektrischen Platte trägt zu der Verhinderung ,des Nebensprechens bei.
Die Erfindung wird unten unter Bezugnahme auf die beiliegenden Zeichnungen ausführlich beschrieben, in denen:
Fig. 1 eine teilweise weggebrochene perspektivische Ansicht einer IC-Packung gemäß einer Ausführungsform der vorliegenden Erfindung ist;
Fig. 2 eine Schnittansicht längs der Linie 11-11 in Fig. 1 ist;
Fig. 3A und 3B Schnittansichten längs der Linien IIIA-IIIA bzw. IIIB-IIIB in Fig. 1 sind;
Fig. 4 eine Schnittansicht längs der Linie IV-IV in Fig. 1 ist;
Fig. 5 eine perspektivische Ansicht einer anderen Ausführungsform einer IC-Packung gemäß der vorliegenden Erfindung ist;
Fig. 6 eine vergrößerte perspektivische Ansicht einer Leitung ist, die durch Hartlöten mit einem Leitermuster verbunden ist, das auf einem Aluminiumoxidsubstrat vorgesehen ist;
Fig. 7 eine vergrößerte perspektivische Ansicht einer IC-Packung, die kein zweites Aluminiumoxidsubstrat hat, gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist;
Fig. 8 eine Schnittansicht eines Teils einer in Fig. 7 gezeigten IC-Packung ist und einen IC zeigt, der in einer Plastform direkt eingeschlossen ist;
Fig. 9 eine perspektivische Ansicht eines Beispiels einer Anordnung von Löchern, die mit Leitern gefüllt sind, zwischen Leitermustern ist;
Fig. 10A eine perspektivische Ansicht einer IC- Packung gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist, bei der der zweite Aluminiumoxidrahmen als Abstandshalter verwendet wird und kein Leitermuster darauf hat;
Fig. 10B eine Querschnittsansicht von Fig. 10A ist;
Fig. 11 ein Diagramm ist, das Versuchsergebnisse zum Nachweisen einer verbesserten Impedanzregelmäßigkeit im Vergleich zu vorhergehenden Vorschlägen zeigt, die durch eine Ausführungsform der Erfindung realisiert wird;
Fig. 12 eine perspektivische Ansicht einer bekannten IC-Packung ist;
Fig. 13 eine Schnittansicht längs der Linie X-X' in Fig. 12 ist;
Fig. 14 eine Schnittansicht längs der Linie Y-Y' in Fig. 12 ist;
Fig. 15 eine schematische Ansicht einer Ersatzsschaltbild der in Fig. 12 gezeigten IC-Packung ist;
Fig. 16 eine perspektivische Ansicht einer anderen bekannten IC-Packung ist;
Fig. 17 eine Ansicht ist, die Schritte zum Herstellen einer bekannten IC-Packung zeigt; und
Fig. 18 eine perspektivische Ansicht von noch einer anderen bekannten IC-Packung ist.
Fig. 1 zeigt eine erste Ausführungsform der IC-Packung gemäß der vorliegenden Erfindung, bei der die Packung einen Metallerdungssockel wie einen Kupferblock 11 hat, der geeignet ist, um darauf einen IC (oder ICs), der in Fig. 1 wegen der Klarheit der Zeichnung nicht gezeigt ist, zu tragen und einen Erdungsleiter vorzusehen. Ein rechtwinkliger erster Aluminiumoxidrahmen (erste dielektrische Platte) 12 ist auf dem Kupferblock 11 befestigt und auf seinen vier oberen Seitenflächen mit sechzehn streifenartigen externen Anschlüssen 14, vier für jede obere Seitenfläche des Rahmens 12, versehen. An den oberen Flächen der Anschlüsse 14 ist ein rechtwinkliger zweiter Aluminiumoxidrahmen (zweite dielektrische Platte) 13 befestigt, auf dem sich ein leitender Film 17 befindet, der durch Erwärmen zum Schmelzen gebracht wird, um eine leitende Luftdichtungskappe 22, die darauf angeordnet ist, mit dem leitenden Film 17 zu verkleben.
Fig. 2 zeigt eine Querschnittsansicht längs der Linie II-II in Fig. l. In Fig. 2 hat der externe Anschlußteil streifenartige Verbindungsleitermuster (Energieleitungen und Signalleitungen) 14, 15 und 16, die auf dem ersten dielektrischen Aluminiumoxidrahmen 12 vorgesehen sind, der auf der Erdungsleiterplatte (Sockel) 11 befestigt ist.
Die Leitermuster 14, 15 und 16 entsprechen den Leitermustern 6c, 6b bzw. 6a in Fig. 13 und können durch dasselbe Verfahren hergestellt werden, welches zum Bilden der Leitermuster 6c, 6b und 6a verwendet wird. Die Leitermuster 15 bestehen nämlich aus Wolframpaste und die Leitermuster 14 und 16 bestehen aus einem Ni-Au- oder Au-Überzug, der auf den Leitermustern 15 aus Wolframpaste vorgesehen ist.
Der IC oder der IC-Chip 1, der auf dem Sockel 11 angeordnet ist, kann mit den inneren Leitermustern 16, die innerhalb der IC-Packung angeordnet sind, durch Verbindungsdrähte 61 verbunden sein, die zum Beispiel aus Koval (R) bestehen, das durch die Westinghouse Electric Corp. USA vertrieben wird, und mit Gold plattiert sein können.
Fig. 3A und 3B sind Schnittansichten längs der Linien IIIA-IIIA und IIIB-IIIB in Fig. 1. Wie aus den Fig. 3A und 3B verständlich ist, sind auf den gegenüberliegenden Seiten der benachbarten Leitermuster 14 und 16 runde Durchgangslöcher 51a vorgesehen, in denen sich jeweils Leiterpole 19a erstrecken.
Bei der dargestellten Ausführungsform sind zwei Paare von Leiterpolen 19a auf gegenüberliegenden Seiten von jedem Leitermuster 14 angeordnet, und ein Paar von Leiterpolen 19a ist auf gegenüberliegenden Seiten von jedem Leitermuster 16 angeordnet. Die Anzahl der Leiterpole 19a ist jedoch nicht auf jene der dargestellten Ausführungsform begrenzt.
Außerdem ist es nicht immer nötig, die Leiterpole 19a auf beiden Seiten der Leitermuster 14 und 16 regelmäßig anzuordnen.
Fig. 9 zeigt eine Variante einer Anordnung der Leiterpole 19a, bei der sie bei immer drei Leitermustern 14 angeordnet sind. Nämlich sind zwei Leiterpole 19a zwischen Leitermustergruppen angeordnet, die jeweils drei Leitermuster 14 haben.
Bei der in Fig. 9 gezeigten Anordnung wird vorausgesetzt, daß das Nebensprechen zwischen den Leitermustern 14 in derselben Leitermustergruppe nicht relativ schwerwiegend ist.
Die Löcher 51a erstrecken sich durch den ersten Aluminiumoxidrahmen 12.
Andererseits sind, wie aus Fig. 4 ersichtlich ist, die eine Schnittansicht längs der Linie IV-IV in Fig. 1 ist, runde Durchgangslöcher 51b, in denen Leiterpole 19b vergraben sind, in dem Aluminiumoxidrahmen 12 auf gegenüberliegenden Seiten der benachbarten Leitermuster 15 vorgesehen.
Der zweite Aluminiumoxidrahmen 13, dessen Rückseite (obere Endfläche) mit dem Dichtungsring 17 bedeckt ist, ist auf den Leitermustern 15 angeordnet, wie aus Fig. 2 ersichtlich ist. In Fig. 4 erstrecken sich die Löcher 51b durch die ersten und zweiten Aluminiumoxidrahmen 12 und 13 und sind unter dem Dichtungsring 17 angeordnet.
Bei einem Beispiel beträgt der Durchmesser der Leiterpole 19a und 19b etwa 0,1-0,5 mm , die Breite der Leitermuster 14, 15 und 16 beträgt etwa 0,2-0,5 mm, und die Dicke, die Breite in X-Richtung (Fig. 1) und die Breite in Y-Richtung (Fig. 1), der Aluminiumoxidrahmen 14, 15 und 16 betragen 0,2-0,4 mm, 6-20 mm bzw. 8-20 mm.
Bei dem zuvor erwähnten Aufbau gemäß dieser Ausführungsform bestehen die Leitermuster 14 und 16 (auf denen der Aluminiumoxidrahmen 13 nicht liegt) aus Leitungen, die einen Mittelleiter haben, der durch die Leitermuster 14 und 16 gebildet ist, und einen Erdungsleiter, der durch den Kupferblock 11 gebildet ist, und den Leiterpolen 19a, die mit dem Kupferblock 11 verbunden sind, so daß fast das gesamte elektromagnetische Feld an dem Kupferblock 11 und den Leiterpolen 19a endet. Als Resultat wird die elektromagnetische Interferenz zwischen den benachbarten Leitermustern 14, 16 reduziert, wodurch eine Verringerung des Nebensprechens realisiert wird. Zusätzlich zu dem Vorhergehenden kann die charakteristische Impedanz Z&sub0; der Leitung durch Einstellen der Distanz zwischen den Leitermustern 14, 16 und dem Kupferblock 11 und zwischen den Leitermustern 14, 16 und den Leiterpolen 19a optional gewählt werden. Dies macht es möglich, eine Leitung herzustellen, die eine Impedanz hat, die im wesentlichen mit einer Impedanz der Signalquelle identisch ist, was zu einer Verhinderung der Reflexion der Signale auf Grund von Impedanzunregelmäßigkeiten führt.
Was die Anordnung der Leitermuster 15 betrifft, besteht diese aus einer Leitung mit einem Mittelleiter, der durch die Leitermuster 15 gebildet ist, und einem Erdungsleiter, der den Mittelleiter umgibt und durch den Kupferblock 11, die Leiterpole 19b, die mit dem Kupferblock 11 verbunden sind, und den Dichtungsring 17, der mit den Leiterpolen 19b verbunden ist, gebildet ist, so daß fast das gesamte elektromagnetische Feld an dem Erdungsleiter endet. Der Kupferblock 11, die Leiter 19b und der Dichtungsring 17 dienen nämlich als elektromagnetische Abschirmung, um zu verhindern, daß das elektromagnetische Feld aus der Packung austritt. Als Resultat tritt zwischen den Leitermustern keine elektromagnetische Interferenz auf, wodurch das Nebensprechen verhindert wird. Die charakteristische Impedanz Z&sub0; der Leitung kann durch Einstellen der Distanz zwischen dem Kupferblock 11 und den Leiterpolen 19a und zwischen dem Dichtungsring 17 und den Leiterpolen 19a optional gewählt werden. Dies macht es möglich, eine Leitung herzustellen, die eine Impedanz hat, die im wesentlichen mit einer Impedanz der Signalquelle identisch ist, was zu einer Verhinderung der Reflexion der Signale auf Grund von Impedanzunregelmäßigkeiten führt.
Da der Dichtungsleiterring 17 mit den Leiterpolen 19b an einer Vielzahl von Kontaktteilen verbunden ist, da nämlich der Dichtungsleiterring 17 an einer Vielzahl von Punkten durch die Leiterpole 19b geerdet ist, kann die in Fig. 15 gezeigte äquivalente Länge des Rings 10 verringert werden, so daß die Resonanzfrequenz erhöht werden kann. Dies verhindert das Auftreten der Resonanz bei einem gewünschten Frequenzband des IC und verhindert eine Veränderung der charakteristischen Impedanz der Leitermuster des externen Anschlußteils auf Grund einer Ringresonanz bei einem spezifischen Frequenzband.
Die IC-Packung dieser Ausführungsform wird folgendermaßen hergestellt.
Um die Leiterpole 19a und 19b herzustellen, werden Rohkeramikplatten in der Form eines rohen Blattes bevor Aluminiumoxid angesintert wird, durchstoßen, um die Durchgangslöcher 51a und 51b zum Beispiel durch Bohren zu bilden, und dann wird Wolframpaste zum Beispiel durch eine Walze in die so gebildeten Durchgangslöcher gefüllt. Die Leitermuster 14, 15 und 16 können gleichzeitig mit der Herstellung der Leiterpole 19a und 19b zum Beispiel unter Verwendung einer vorbestimmten Form eines Maskenschirms hergestellt werden.
Die Leiterpole 19b des oberen Aluminiumoxidrahmens 13, der auf dem unteren Aluminiumoxidrahmen 12 angeordnet ist, können durch Vergraben von Wolframpaste in den Durchgangslöchern 51b gebildet werden, die durch Bohren gebildet sind, um sich durch die ersten und zweiten Aluminiumoxidrahmen 12 und 13 zu erstrecken. Alternativ ist es möglich, die Durchgangslöcher 51b in den Aluminiumoxidrahmen 12 und 13 separat zu bilden und Wolframpaste in den entsprechenden Durchgangslöchern 51b zu vergraben. Dann wird der Aluminiumoxidrahmen 13 auf dem Aluminiumoxidrahmen 12 mit hoher Genauigkeit positioniert, so daß die Leiterpole 19b, die in den Durchgangslöchern 51b des Aluminiumoxidrahmens 13 gebildet sind, mit den entsprechenden Leiterpolen 19b, die in den Durchgangslöchern 51b des Aluminiumoxidrahmens 12 gebildet sind, elektrisch verbunden werden können. Bei dieser Alternative ist es vorzuziehen, zusätzliche Leitermuster 21 vorzusehen, die dieselben Reihen von Leiterpolen 19a auf den gegenüberliegenden Seiten der Leitermuster 14 elektrisch verbinden, wie in Fig. 5 gezeigt.
Die zusätzlichen Leitermuster 21 absorbieren effektiv eine mögliche positionelle Abweichung zwischen den Leiterpolen 19b in den Aluminiumoxidrahmen 12 und 13, wenn die Aluminiumoxidrahien aufeinander angeordnet sind.
Die zusätzlichen Leitermuster 21 tragen auch zu einer weiteren Verringerung der elektromagnetischen Interferenz zwischen den benachbarten Leitermustern 14 bei.
Um die Impedanzunregelmäßigkeiten zu verringern, sind gemäß dieser Ausführungsform die Leitungen (Anschlüsse) 9 zum elektrischen Verbinden des IC 1 mit der externen Schaltung 3 (Fig. 13) mit den entsprechenden Leitermustern 14 zum Beispiel durch Silberlot 100 unter Berücksichtigung der Lötbereiche, wie in Fig. 6 gezeigt, hart- oder weichverlötet. Im Gegensatz dazu ist, wie zuvor erwähnt, vorher den Lötbereichen, die ein unregelmäßiges Aussehen aufweisen, keine Aufmerksamkeit gewidmet worden, was zu einer Erhöhung der Impedanzunregelmäßigkeiten führt.
Wie aus Fig. 6 ersichtlich ist, hat gemäß der vorliegenden Erfindung jede der Leitungen 9 ein schmaleres Ende 9a, das mit dem entsprechenden Leitermuster 14, dessen Breite im wesentlichen mit der Breite der Leitung 9 identisch ist, durch Silberlot 100 hart- oder weichverlötet ist. Das Lot 100 stellt nämlich eine genaue Verlängerung der Leitung 9 dar, um eine gute Impedanzanpassung vorzusehen.
Fig. 7 und 8 zeigen eine abgewandelte Ausführungsform der vorliegenden Erfindung. In Fig. 7 ist der zweite Aluminiumoxidrahmen 13 (Fig. 1) weggelassen. In der in Fig. 7 und 8 gezeigten Ausführungsform ist der IC (IC-Chip) 1 nämlich direkt durch eine Harzform 70 eingeschlossen. Der IC 1 ist auf dem Metallsockel 11, der aus Kupfer oder dergleichen besteht, angeordnet und ist durch die Verbindungsdrähte 61 mit dem Leitermuster 67 verbunden, das zum Beispiel aus einem Goldüberzug besteht, der auf den Leitermustern 15 aus Wolframpaste vorgesehen ist, die ihrerseits auf dem ersten Aluminiumoxidrahmen 12 vorgesehen sind. Auch bei dieser Ausführungsform sind die Leiterpole 69 in den entsprechenden Durchgangslöchern 68 vergraben, die zwischen den Leitermustern 67 vorgesehen sind.
Falls die in Fig. 7 gezeigte IC-Packung in einer anderen großen Packung oder einem Gehäuse (nicht gezeigt) montiert ist, ist es alternativ nicht nötig, die IC-Packung mit der Harzform 70 zu umschließen.
Fig. 10A und 10B zeigen noch eine andere Ausführungsform der vorliegenden Erfindung. In Fig. 10A und 10B wird der zweite dielektrische Aluminiumoxidrahmen 13' als Zwischenlage verwendet.
Der Aluminiumoxidrahmen 13' hat deshalb keinen leitenden Film 17 (Fig. 1) darauf. Demzufolge sind keine Leiterpole 19b (Fig. 1) in dem Aluminiumoxidrahmen 13' vorgesehen. Die IC-Packung ist mit der Kappe 22' abgedichtet, die nicht elektrisch leitend ist und die an der Zwischenlage 13' durch einen geeigneten Klebstoff 17' befestigt ist, der elektrisch isolierend ist.
Der Aufbau bei der in Fig. 10A und 10B gezeigten Ausführungsform ist, anders als der vorhergehende, ähnlich jenem der in Fig. 1 gezeigten ersten Ausführungsform. Die Elemente in der in Fig. 10A und 10B gezeigten Ausführungsform, die jenen der ersten Ausführungsform entsprechen, sind mit denselben Bezugszeichen wie jene in der ersten Ausführungsform gekennzeichnet. Eine ausführliche Erläuterung ist deshalb für den anderen Aufbau der in Fig. 10A und 10B gezeigten Ausführungsform unnötig.
Fig. 11 zeigt Versuchsergebnisse, die die Einfügungsdämpfung in bezug auf die Frequenz zeigen. Bei den Versuchen wurde eine flache IC-Packung mit vierzehn Anschlüssen verwendet.
Es ist festgestellt worden, daß bei einer Packung, die die Erfindung verkörpert (durchgehende Linie), die Einfügungsdämpfung konstant unter 0,2 dB lag, wenn die Frequenz kleiner als 18 GHz ist, und die Grenzfrequenz etwa 18 GHz betrug, was relativ hoch ist. Bei einem bekannten Packungstyp (Punktlinie), bei dem keine Leiterpole zwischen den Leitermustern vorgesehen sind, zeigte die Einfügungsdämpfung Abfälle und die Abschneidefrequenz lag bei 7 GHz, was relativ wenig ist. Es scheint, daß diese kleine Abschneidefrequenz hauptsächlich auf Grund einer parasitären Resonanz des Dichtungsleiters auftritt, der auf dem zweiten Aluminiumoxidrahmen vorgesehen ist. Bei der Packung, die die vorliegende Erfindung verkörpert, wurde keine parasitäre Resonanz beobachtet.
Die Strichpunktlinien in Fig. 11 zeigen ein Vergleichsbeispiel einer lC-Packung, bei der Leiterpole zwischen den Leitermustern ähnlich jenen der vorliegenden Erfindung vorhanden sind, aber die Impedanzanpassung nicht verbessert wurde. Bei dem Vergleichsbeispiel, das nicht der Stand der Technik ist, war nämlich das Silberlot zum Verbinden der Anschlüsse (Leitungen) mit den Leitermustern der IC-Packung wie in Fig. 12 gezeigt.
Deshalb bewies das Vergleichsbeispiel, daß die Verbesserung der Weich- oder Hartlötverbindung, die in Fig. 6 gezeigt ist, zu einer weiteren Erhöhung der Abschneidefrequenz und einer weiteren Verringerung der Einfügungsdämpfung beiträgt.
Wie aus der obigen Erörterung verständlich ist, kann bei Ausführungsformen der vorliegenden Erfindung, da Leiterpole zwischen den Leitermustern der IC-Packung vorgesehen sind, um sich durch das dielektrische Substrat (Aluminiumoxidrahmen) zu erstrecken, auf dem die Leitermuster vorgesehen sind, die Möglichkeit der Reflexion der Signale verringert werden, und auch das Nebensprechen zwischen den benachbarten Leitermustern kann verringert werden, wodurch eine Fehloperation des IC verhindert wird. Zusätzlich zu dem Vorhergehenden kann bei einer Packung, die die Erfindung verkörpert, eine leichtere Impedanzanpassung realisiert werden. Eine IC-Packung der vorliegenden Erfindung benötigt nur ein zusätzliches Verfahren für die Bildung der Durchgangslöcher, die mit den Leiterpolen gefüllt werden und die gleichzeitig hergestellt werden können, und dementsprechend können IC-Packungen der vorliegenden Erfindung leicht und preiswert produziert werden.
Obwohl die Leiterpole und demzufolge die Durchgangslöcher bei den dargestellten Ausführungsformen einen runden Querschnitt haben, sei angemerkt, daß deren Form nicht auf einen Kreis begrenzt ist und rechteckig, quadratisch, elliptisch oder dergleichen sein kann.
Schließlich kann die vorliegende Erfindung vorteilhaft bei einer Hochgeschwindigkeitslogikschaltung, wie oben erwähnt, sowie bei einer Linearelement oder Verstärkungsschaltung oder dergleichen angewendet werden.
Wie oben erwähnt, umfaßt eine IC-Packung, die die vorliegende Erfindung verkörpert, einen Erdungsmetallsockel, einen ersten ,dielektrischen Rahmen, der auf dem Metallsockel angeordnet ist und der auf einer Endfläche, die von dem Metallsockel abgewandt ist, mit Leitermustern versehen ist, die eine Vielzahl von streifenartigen Mustern haben, die Seite an Seite angeordnet sind, welcher erste dielektrische Rahmen zwischen den benachbarten Leitermustern mit Durchgangslöchern versehen ist, in denen Leiterpole vergraben sind, einen zweiten dielektrischen Rahmen, der auf den Leitermustern des ersten dielektrischen Rahmens angeordnet ist und der auf einer Endfläche, die von dem ersten dielektrischen Rahmen abgewandt ist, einen leitenden Film hat, der durch Erwärmen zum Schmelzen gebracht werden kann, welcher zweite dielektrische Rahmen mit anderen Durchgangslöchern versehen ist, die den Durchgangslöchern entsprechen, die in dem ersten dielektrischen Rahmen und unter dem zweiten dielektrischen Rahmen vorgesehen sind, welche anderen Durchgangslöcher mit Leiterpolen gefüllt sind, die mit den entsprechenden Leiterpolen elektrisch verbunden sind, die in dem ersten dielektrischen Rahmen vorgesehen sind, und eine leitende Kappe, die auf dem leitenden Film, der auf dem zweiten dielektrischen Rahmen vorgesehen ist, angeordnet und mit ihm verbunden ist, so daß die Kappe mit dem Erdungssockel durch die Leiterpole, die in den ersten und zweiten dielektrischen Rahmen vorgesehen sind, elektrisch verbunden ist.

Claims

1. Eine Packung für eine integrierte Schaltung (1), welche Packung Leitermuster (15) zum Tragen von Signalen hat, die mit einer externen Schaltung verbunden werden können, um die integrierte Schaltung mit der externen Schaltung zu verbinden, mit:

einer ersten dielektrischen Platte (12), die auf einer Seite mit einem Erdungsleiter (11) und auf ihrer anderen Seite mit genannten Leitermustern (15) versehen ist, welche erste dielektrische Platte mit ersten Leiterpolen (19a) versehen ist, die sich durch die Dicke der ersten dielektrischen Platte erstrecken, um mit dem Erdungsleiter verbunden zu sein;

dadurch gekennzeichnet, daß:

die genannten ersten Leiterpole zwischen den Leitermustern angeordnet sind; und daß die genannte Packung ferner eine zweite dielektrische Platte (13) in der Form eines Rahmens umfaßt, die auf den Leitermustern der ersten dielektrischen Platte angeordnet ist und auf ihrer Seite, die von der ersten dielektrische Platte (12) abgewandt ist, mit einem leitenden Film (17) versehen ist, welche zweite dielektrische Platte (13) mit zweiten Leiterpolen (19b) versehen ist, die mit dem leitenden Film (17) verbunden sind und die wenigstens teilweise mit den ersten Leiterpolen (19a) der ersten dielektrischen Platte elektrisch verbunden sind;

welche Leiterpole (19b) angeordnet sind, um eine äquivalente Länge des leitenden Films (17) zu verringern, wodurch dessen Resonanzfrequenz angehoben wird;

und daß die genannten Leitermuster (15) durch den Erdungsleiter (11), die ersten Leiterpole (19a), die zweiten Leiterpole (19b) und den leitenden Film (17) umgeben sind.

2. Eine IC-Packung nach Anspruch 1, die ferner eine leitende Kappe (22) umfaßt, die an dem leitenden Film (17), der auf der zweiten dielektrischen Platte (13) vorgesehen ist, befestigt und mit ihm elektrisch verbunden ist, um die integrierte Schaltung zu einschließen.

3. Eine IC-Packung nach Anspruch 1 oder 2, bei der sich die genannten zweiten Leiterpole (19b) durch die ersten und zweiten dielektrischen Platten (12, 13) koaxial erstrecken.

4. Eine IC-Packung nach Anspruch 1 oder 2, bei der die genannten zweiten Leiterpole (19b) mit den entsprechenden Leiterpolen (19a), die in der ersten dielektrischen Platte (12) gebildet sind, ausgerichtet sind, um eine elektrische Verbindung dazwischen herzustellen.

5. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, bei der die genannten ersten Leiterpole (19a) zwischen den benachbarten Leitermustern (14, 15, 16), die in der ersten dielektrischen Platte (12) gebildet sind, regelmäßig angeordnet sind.

6. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, bei der der genannte Erdungsleiter (11) aus einer Metallplatte besteht, auf der die erste dielektrische Platte (12) und die integrierte Schaltung (1) angeordnet sind.

7. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, bei der die genannten ersten und zweiten dielektrischen Platten (12, 13) die Form von Rahmen haben.

8. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, bei der die genannten Leitermuster (16) mit der integrierten Schaltung (1) durch Verbindungsdrähte (61) elektrisch verbunden sind.

9. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, bei der die genannten ersten und zweiten dielektrischen Platten (12, 13) Durchgangslöcher (51a, 51b) haben, in denen die Leiterpole (19a, 19b) vergraben sind.

10. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, die ferner Zusätzliche Leitermuster (21) zum Verbinden der ersten Leiterpole (19a) umfaßt, die parallel zu den Leitermustern (14) angeordnet sind, die auf der ersten dielektrischen Platte (12) vorgesehen sind.

11. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, die Leitungen (9) umfaßt, die mit dem Leitermuster (14), das auf der ersten dielektrischen Platte (12) vorgesehen ist, durch ein vorbestimmtes Muster des Hartlötens (100) verbunden sind, das dieselbe Breite wie jene der entsprechenden Leitungen hat.

12. Eine IC-Packung nach irgendeinem vorhergehenden Anspruch, bei der die genannten Leitermuster (14, 15, 16) eine Vielzahl von streifenartigen Mustern umfassen, die Seite an Seite angeordnet sind.