[go: up one dir, main page]

FR2699330A1 - Boîtier pour circuit intégré à haute fréquence. - Google Patents

Boîtier pour circuit intégré à haute fréquence. Download PDF

Info

Publication number
FR2699330A1
FR2699330A1 FR9309368A FR9309368A FR2699330A1 FR 2699330 A1 FR2699330 A1 FR 2699330A1 FR 9309368 A FR9309368 A FR 9309368A FR 9309368 A FR9309368 A FR 9309368A FR 2699330 A1 FR2699330 A1 FR 2699330A1
Authority
FR
France
Prior art keywords
housing
high frequency
cover
signal transmission
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9309368A
Other languages
English (en)
Other versions
FR2699330B1 (fr
Inventor
Katoh Takayuki
Notani Yoshihiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2699330A1 publication Critical patent/FR2699330A1/fr
Application granted granted Critical
Publication of FR2699330B1 publication Critical patent/FR2699330B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S174/00—Electricity: conductors and insulators
    • Y10S174/35—Box or housing mounted on substrate or PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguides (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Waveguide Connection Structure (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

L'invention concerne un boîtier pour circuit intégré à haute fréquence. Selon l'invention, il comprend un corps de boîtier diélectrique (1) ayant une surface, une ligne (4, 41) de transmission de signaux à haute fréquence et une ligne (12) d'alimentation en courant qui se trouvent sur la surface du corps (1) du boîtier, une puce (8) pour circuit intégré à haute fréquence qui est disposée à la surface du corps du boîtier et qui est électriquement connectée à la ligne de transmission de signaux à haute fréquence et à la ligne d'alimentation en courant au moyen de fils et un couvercle (20) pour sceller hermétiquement et enfermer la puce, qui comprend une partie plane parallèle à la surface de la puce et des parois latérales (22) perpendiculaires à la partie plane et entourant la puce. L'invention s'applique notamment aux circuits intégrés fonctionnant dans la bande des fréquences des ondes millimétriques sur 30 GHz.

Description

La présente invention se rapporte à un boîtier pour monter des puces de
circuit intégré à haute fréquence fonctionnant dans la bande des fréquences des
ondes millimétriques sur 30 G Hz.
Les figures 16 (a) et 16 (b) sont une vue en plan et une vue en coupe illustrant un boîtier diélectrique conventionnel pour le montage de puces de circuit intégré à haute fréquence Sur les figures, le chiffre de référence 1 désigne un corps de boîtier qui comprend un matériau diélectrique comme de
l'alumine ou du verre La grandeur du corps du boîtier 1 est de 17 mm x 10 mm.
Le chiffre de référence 2 désigne l'espace pour monter les puces de circuit intégré (que l'on appellera ci-après cavité) dont la profondeur est équivalente à l'épaisseur de la puce de circuit intégré à monter La cavité 2 est électriquement connectée à une couche 11 de mise à la masse à la surface arrière du corps 1 du boîtier par des trous 3 La couche 11 de mise à la masse est formée par placage de Au ou analogue Une paroi 7 entoure la cavité 2 Des lignes 4 de transmission de signaux à haute fréquence, c'est-à-dire des lignes microbandes, sont disposées sur le corps 1 du boîtier en s'étendant des extrémités opposées de ce corps 1 sous la paroi 7 de la cavité jusqu'à atteindre la cavité 2 Le chiffre de
référence 12 désigne des lignes de polarisation en courant continu.
Les figures 17 (a) et 17 (b) sont une vue en plan et une vue en coupe illustrant le boîtier diélectrique sur lequel sont montées des puces de circuit intégré à haute fréquence Sur les figures, deux puces 8 de circuit intégré à haute fréquence sont montées sur la cavité 2 du corps 1 du boîtier diélectrique en utilisant de la soudure ou un adhésif conducteur Alors, comme le montre la figure 18, les électrodes (non représentées) des puces 8 sont connectées les unes aux autres et aux lignes de transmission à haute fréquence 4 et aux lignes 12 de polarisation en courant continu sur le corps 1 du boîtier par des fils ou rubans, en utilisant une lame en forme de coin 10 et ensuite, un couvercle 6 du même matériau que le corps 1 du boîtier est placé sur la paroi 7 de la cavité afin
d'enfermer hermétiquement les puces 8.
Dans le boîtier conventionnel pour circuit intégré à haute fréquence, la cavité 2 est formée dans le corps 1 du boîtier et les puces 8 sont disposées à la surface de la cavité 2, donc les fils pour connecter les lignes de transmission 4 sur le corps du boîtier et les puces 8 sont écourtés En général, dans une bande des hautes fréquences, en particulier dans la bande des fréquences des ondes millimétriques sur 30 G Hz, les pertes par réflexion dues au défaut d'impédance et les pertes de conduction dues à la longueur de la ligne de transmission sont importantes Par conséquent, il est nécessaire de disposer la paroi 7 ' de la cavité près de la cavité 2 comme le montre la figure 19 afin d'écourter les fils 13 et les lignes de transmission 4 Quand les puces sont raccordées à la cavité 2 du boîtier conventionnel comme le montre la figure 18, le procédé de raccordement est effectué à proximité de la paroi de la cavité en utilisant un outil manuel de raccordement, tout en irradiant la cavité 2 de lumière dans la direction indiquée par la flèche 9, les yeux de l'opérateur observant Si la paroi 7 ' de la cavité est proche de la cavité 2, la lame 10 en forme de coin à l'extrémité du moyen de raccordement de fils contacte défavorablement la paroi 7 ' Afin d'éviter ce contact, la paroi 7 de la cavité doit être séparée du bord de la cavité de plus de 7 mm et, par conséquent, il est difficile de réduire les longueurs des fils et des
lignes de transmission à l'intérieur de la paroi de la cavité.
Par ailleurs, un si grand espace à l'intérieur de la paroi de la cavité augmente les pertes par rayonnement De plus, comme l'intervalle entre la puce
et la paroi de la cavité, dans la direction perpendiculaire à la direction d'entrée-
sortie des signaux à haute fréquence, ne peut être réduite, il se produit une résonance dans la cavité qui affecte de manière néfaste les caractéristiques à
haute fréquence.
La présente invention a pour objet de procurer un boîtier de circuit intégré à haute fréquence o une paroi de cavité est disposée près d'une partie de montage d'une puce et les longueurs des fils et des lignes de transmission à l'intérieur de la paroi de la cavité sont considérablement réduites, pour ainsi réduire les pertes par réflexion, les pertes par conduction, les pertes par
rayonnement et la résonance dans la cavité.
La présente invention a pour autre objet de procurer un boîtier pour circuit intégré à haute fréquence comprenant un certain nombre de puces, ces puces étant efficacement isolées les unes des autres afin de réduire les pertes par rayonnement. Selon un premier aspect de la présente invention, un boîtier pour circuit intégré à haute fréquence comporte un couvercle qui est réuni à une paroi de cavité Comme la paroi de la cavité n'est pas présente sur le corps du boîtier, le raccordement par fils de la puce est effectué sur la surface plate du corps du boîtier, ce qui réduit considérablement les longueurs des fils ou des lignes de
transmission de signaux.
Selon un autre aspect de la présente invention, lorsqu'un certain nombre de puces sont montées sur le boîtier, une séparation mise à la masse est disposée entre des puces adjacentes Par conséquent, l'isolement entre les puces
adjacentes est amélioré.
L'invention sera mieux comprise et d'autres buts, caractéristiques détails
et avantages de celle-ci apparaîtront plus clairement dans la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: les figures 1 (a) et 1 (b) sont une vue en plan et une vue en coupe illustrant un corps de boîtier selon un premier mode de réalisation de la présente invention; la figure 2 est un schéma expliquant une méthode de montage d'une puce de circuit intégré sur le corps de boîtier des figures 1 (a) et 1 (b); la figure 3 est une vue en perspective illustrant un couvercle pour le corps de boîtier et les figures 1 (a) et 1 (b); la figure 4 est une vue en perspective illustrant le corps de boîtier des figures 1 (a) et 1 (b) o sont montées des puces de circuit intégré, ainsi que le couvercle de la figure 3, avant que les puces ne soient couvertes du couvercle; la figure 5 est une vue en perspective illustrant un boîtier de circuit intégré à haute fréquence selon le premier mode de réalisation de la présente invention, o les puces montées sur le corps du boîtier des figures 1 (a) et 1 (b) sont hermétiquement enfermées par le couvercle de la figure 3; la figure 6 est une vue en plan illustrant un corps de boîtier selon un deuxième mode de réalisation de la présente invention; la figure 7 est une vue en perspective illustrant un couvercle pour le corps de boîtier de la figure 6; la figure 8 est une vue en perspective illustrant le corps de boîtier de la figure 6, o sont montées des puces de circuit intégré ainsi que le couvercle de la figure 7, avant que les puces sur le corps de boîtier ne soient couvertes du couvercle; les figures 9 (a)-9 (c) sont une vue en plan et des vues en coupe illustrant un corps de boîtier selon un troisième mode de réalisation de la présente invention; la figure 10 est une vue en perspective illustrant un couvercle du corps de boîtier des figures 9 (a)-9 (c); la figure 11 est une vue en perspective illustrant le corps de boîtier des figures 9 (a)-9 (c) o sont montées des puces de circuit intégré ainsi que le couvercle de la figure 10, avant que les puces ne soient couvertes de ce couvercle; la figure 12 est une vue en perspective illustrant un couvercle d'un boîtier de circuit intégré à haute fréquence selon un quatrième mode de réalisation de la présente invention; la figure 13 est une vue en perspective illustrant un corps de boîtier o sont montées des puces de circuit intégré ainsi que le couvercle de la figure 12 avant que les puces ne soient couvertes du couvercle; la figure 14 est une vue en perspective illustrant un boîtier de circuit intégré à haute fréquence selon le quatrième mode de réalisation de la présente invention o les puces, sur le corps du boîtier, sont hermétiquement enfermées par le couvercle de la figure 12; les figures 15 (a) et 15 (b) sont une vue en plan et une vue en coupe illustrant le corps de boîtier selon le troisième mode de réalisation de la présente invention, o sont formées des lignes de transmission de signaux à haute fréquence du type à fentes; les figures 16 (a) et 16 (b) sont une vue en plan et une vue en coupe illustrant un corps de boîtier d'un boîtier de circuit intégré à haute fréquence selon l'art antérieur; les figures 17 (a) et 17 (b) sont une vue en plan et une vue en coupe illustrant le corps de boîtier des figures 16 (a) et 16 (b) o sont montées les puces de circuit intégré; la figure 18 est un schéma illustrant un procédé de raccordement par fil des puces de circuit intégré sur le corps du boîtier selon l'art antérieur; et la figure 19 est une vue en plan illustrant des puces de circuit intégré ainsi que leur proximité pour expliquer les problèmes posés par le boîtier pour
circuit intégré à haute fréquence selon l'art antérieur.
La figure 1 (a) est une vue en plan illustrant un corps de boîtier d'un boîtier pour circuit intégré à haute fréquence selon un premier mode de réalisation de la présente invention, et la figure 1 (b) est une vue en coupe faite suivant la ligne A-A de la figure 1 (a) Sur la figure 1 (a), le corps 1 du boîtier n'a pas de paroi de cavité mais un conducteur 5 de mise à la masse formant un motif qui entoure les parties de montage des puces (que l'on appellera ci-après cavités) 2 Le conducteur 5 de mise à la masse formant un motif est électriquement connecté à la couche 11 de mise à la masse, à la surface arrière du corps 1 du boîtier, au moyen de trous 3 Le chiffre de référence 41 désigne une ligne de transmission de signaux à haute fréquence disposée entre les
cavités 2.
La figure 3 est une vue en perspective illustrant un couvercle pour le corps du boîtier des figures 1 (a) et 1 (b) Sur la figure 3, l'intérieur du couvercle est tourné vers le haut Le couvercle 20 se compose d'une partie de plafond
21 et d'une paroi latérale (que l'on appellera ci-après paroi de cavité) 22.
L'espace à l'intérieur de la paroi 22 est divisé en deux par une séparation 23 qui forme deux chambres 25 a et 25 b pour recevoir des puces La paroi 22 et la
séparation 23 ont des portions diélectriques 24.
Le couvercle 20 se compose de métal ou d'un matériau diélectrique comme du plastique ou de la céramique Quand le couvercle 20 se compose de métal, de la céramique ou analogue est noyée dans des portions du couvercle 20 pour former les parties diélectriques 24 Quand le couvercle 20 se compose de plastique ou de céramique, la surface du couvercle est sélectivement plaquée de
métal en laissant les portions 24 exposées.
On décrira le mode d'assemblage du boîtier pour circuit intégré à haute
fréquence.
Avant tout, comme le montre la figure 2, une puce 8 pour circuit intégré à haute fréquence est raccordée à la cavité 2 du corps 1 du boîtier et une électrode (non représentée) sur la puce 8 est connectée à la ligne de transmission de signaux à haute fréquence ou à la ligne de polarisation en courant continu sur le corps 1 du boîtier en utilisant des fils ou rubans Le procédé de raccordement par fils est effectué à proximité d'une extrémité de la puce tout en irradiant la surface par de la lumière dans la direction indiquée par la flèche 9 et en observant au moyen de yeux de l'opérateur Même si l'électrode de la puce 8 est connectée à la ligne de transmission de signaux ou à la ligne de polarisation en courant continu en utilisant des fils ou rubans courts 13, comme il n'y a pas de paroi de cavité sur le corps du boîtier, cela permet d'éviter un contact
défavorable entre la lame 10 et la paroi de la cavité.
La figure 4 est une vue en perspective illustrant le corps 1 du boîtier o sont montées deux puces de circuit intégré 8 et le couvercle 20 de la figure 2 avant que les puces 8 ne soient couvertes du couvercle 20 Sur la figure 4, les électrodes (non représentées) des puces 8 sont connectées aux lignes de transmission de signaux à haute fréquence 4 et 41 et aux lignes de polarisation en courant continu 12 en utilisant les fils ou rubans 13 Quand le couvercle 20 est placé sur le corps 1 du boîtier, les parties diélectriques 24 de la paroi 22 de cavité du couvercle 20 sont appliquées aux lignes de transmission de signaux 4 et aux lignes 12 de polarisation en courant continu sur le corps 1 du boîtier et la partie diélectrique 24 de la séparation 23 est appliquée à la ligne 4 de transmission de signaux entre les cavités 2 Les portions de la paroi 22 de la cavité et de la séparation 23 autres que les parties diélectriques 24 sont respectivement appliquées aux conducteurs de mise à la masse formant un motif et 5 a sur le corps 1 du boîtier. La figure 5 est une vue en perspective illustrant un boîtier pour circuit intégré à haute fréquence o les puces 8 montées sur le corps 1 du boîtier sont couvertes du couvercle 20 Les deux puces 8 sont hermétiquement scellées et
renfermées dans les chambres 25 a et 25 b du couvercle 20, respectivement.
L'espace entre la paroi 22 de la cavité et la puce 8 n'est que de 0,2 à 0,3 mm, ce qui signifie que l'espace est considérablement réduit en comparaison avec la structure conventionnelle Les chambres 25 a et 25 b sont remplies d'un gaz
inactif tel que de l'azote ou de l'hélium.
Selon le premier mode de réalisation de la présente invention, le couvercle 20 a une paroi de cavité 22 et les puces sur le corps 1 du boîtier sont hermétiquement scellées et enfermées par le couvercle 20, donc un contact défavorable entre la lame en forme de coin et la paroi de la cavité est évité pendant le procédé de raccordement par fil Par conséquent, les puces 8 sont connectées aux lignes 4 et 41 de transmission de signaux et les lignes 12 de polarisation en courant continu, en utilisant des fils ou rubans plus courts que ceux utilisés dans la structure conventionnelle, ce qui réduit les pertes par réflexion, les pertes par conduction et les pertes par rayonnement De plus, comme la puce 8 et la paroi 22 de la cavité sont proches, la résonance dans la
cavité est réduite, ce qui améliore les caractéristiques à haute fréquence.
De plus, comme le couvercle 20 est en contact avec le conducteur à motif 5 de mise à la masse qui est formé à la surface du corps 1 du boîtier, l'effet
de protection à haute fréquence est amélioré.
On décrira un boîtier pour circuit intégré à haute fréquence selon un deuxième mode de réalisation de la présente invention Dans ce deuxième mode de réalisation, la séparation entre les deux puces adjacentes est doublée et la ligne de transmission de signaux à haute fréquence sur le corps du boîtier reliant les deux puces est incurvée en une position opposée à l'espace entre les séparation. La figure 6 est une vue en plan illustrant le corps du boîtier selon le deuxième mode de réalisation de la présente invention Sur la figure 6, des extrémités opposées de la ligne de transmission de signaux à haute fréquence 42, reliant deux cavités adjacentes 2, sont courbées à angle droit dans une région entre les conducteurs 5 b et 5 c de mise à la masse La figure 7 est une vue en perspective illustrant un couvercle du corps du boîtier de la figure 6 Le couvercle 20 a a deux séparations 23 a et 23 b qui divisent l'espace à l'intérieur de la cavité 22 en deux chambres 25 a et 25 b L'espace 25 c se trouve entre les séparation 23 a et 23 b La paroi 22 de la cavité et les séparations 23 a et 23 b ont des portions diélectriques 24. La figure 8 est une vue en perspective illustrant le corps 1 du boîtier de la figure 6, o sont montées deux puces 8 ainsi que le couvercle 20 a de la figure 7 avant que les puces 8 ne soient couvertes du couvercle 20 a Sur la figure 8, les électrodes (non représentées) des puces 8 de circuit intégré sont connectées aux lignes de transmission de signaux à haute fréquence 4 et 42 et aux lignes 12 de polarisation en courant continu en utilisant les fils ou rubans 13 Quand le couvercle 20 a est placé sur le corps 1 du boîtier, les parties diélectriques 24 de la paroi 22 de la cavité du couvercle 20 a sont appliquées aux lignes de transmission de signaux 4 et aux lignes 12 de polarisation en courant continu et les parties diélectriques 24 des séparations 23 a et 23 b sont appliquées à la ligne de transmission de signaux 42 qui relie les puces 8 les unes aux autres Des portions de la paroi de la cavité 22, autres que les parties diélectriques 24, sont appliquées au conducteur de mise à la masse 5 et des portions des séparations 23 a et 23 b, autres que les parties diélectriques 24, sont appliquées aux
conducteurs de mise à la masse 5 b et 5 c, respectivement.
Selon ce deuxième mode de réalisation de la présente invention, comme les séparations à la masse 23 a et 23 b sont présentes entre les puces 8 et que la ligne 42 de transmission de signaux reliant les puces 8 les unes aux autres est en angle dans la région entre les séparations 23 a et 23 b, l'isolement entre les puces 8 est amélioré, en plus des effets du premier mode de réalisation, ce qui réduit
encore les pertes par rayonnement.
On décrira un boîtier pour circuit intégré à haute fréquence selon un
troisième mode de réalisation de la présente invention.
Les figures 9 (a)-9 (c) sont des schémas illustrant un corps du boîtier pour circuit intégré à haute fréquence selon un troisième mode de réalisation de la présente invention, la figure 9 (a) étant une vue en plan, la figure 9 (b) étant une vue en coupe transversale faite suivant la ligne B-B de la figure 9 (a) et la figure 9 (c) étant une vue en coupe transversale faite suivant la ligne C-C de la figure 9 (b) Dans ce troisième mode de réalisation, une grande partie de la surface du corps 1 du boîtier est couverte d'un motif conducteur de mise à la masse 51 qui est connecté à la couche 11 de mise à la masse, à la surface arrière du corps 1 du boîtier, par des trous 3 A la surface du corps 1 du boîtier d'o est absent le motif conducteur de mise à la masse 51, la ligne de transmission de signaux, à chacune des extrémités d'entrée et de sortie de signaux, est divisée en deux lignes 4 a et 4 b et la ligne de transmission de signaux entre les cavités 2 est divisée en deux lignes 43 et 43 b Ces lignes de transmission de signaux 4 a, 4 b, 43 a et 43 b sont électriquement connectées, par des lignes de transmission de signaux 4 c, qui sont noyées dans le corps 1 du boîtier ainsi que les trous 3 La ligne de polarisation en courant continu est également divisée en deux lignes 12 a et 12 b à la surface du corps 1 du boîtier et les lignes 12 a et 12 b sont électriquement connectées l'une à l'autre par la ligne de polarisation 12 c, noyée dans le corps 1 du boîtier, et les trous 3 Les conducteurs de mise à la masse 5 la sont disposés sur les côtés opposés de la ligne noyée de transmission 4 c pour former une ligne coplanaire Dans la production de cette structure, par exemple, le corps 1 du boîtier est divisé en deux parties le long de la ligne C-C de la figure 7 (b), les lignes de transmission 4 c, les conducteurs de mise à la masse 5 la et les lignes de polarisation 12 c sont formées et les deux parties divisées
sont de nouveau rassemblées.
La figure 10 est une vue en perspective illustrant un couvercle pour le corps du boîtier des figures 9 (a)-9 (c) Dans ce troisième mode de réalisation, le couvercle 20 b comprend du métal ou un matériau diélectrique, comme de la céramique, plaqué de métal La séparation 25 et la paroi 22 de la cavité n'ont pas
de partie diélectrique.
La figure 11 est une vue en perspective illustrant le corps 1 du boîtier des figures 9 (a)-9 (c) o sont montées deux puces de circuit intégré 8 et le couvercle 20 b de la figure 10, avant que les puces 8 ne soient couvertes du couvercle 20 b A la surface du corps 1 du boitier, les électrodes (non représentées) de chaque puce 8 sont connectées aux lignes de transmission de signaux à haute fréquence 4 a et 43 a ( 43 b) et aux lignes de polarisation en courant continu 12 b, en utilisant les fils ou rubans 13 Ni la ligne de transmission de signaux ni la ligne de polarisation en courant continu ne se trouvent sur une région devant être en contact avec le couvercle 20 b mais les lignes de transmission de signaux 4 c et les lignes de polarisation en courant continu 12 c sont noyées dans le corps du boîtier, face à la région devant être en contact avec le couvercle 20 b Sur la figure 11, pour la simplification, les lignes noyées de polarisation en courant continu 12 c sont omises et les lignes noyées
de transmission de signaux 4 c sont partiellement omises.
Quand les puces 8 sont hermétiquement scellées par le couvercle 20 b, une tension de mise à la masse est appliquée au couvercle 20 b par le conducteur 51 de mise à la masse formant un motif et ainsi les puces 8 se trouvent
électromagnétiquement protégées.
Selon le troisième mode de réalisation de la présente invention, en plus des effets du premier mode de réalisation, la structure du couvercle 20 b est simplifiée. On décrira maintenant un boîtier pour circuit intégré à haute fréquence selon un quatrième mode de réalisation de la présente invention La figure 12 est une vue en perspective illustrant un couvercle 20 c selon ce quatrième mode de réalisation La structure du couvercle 20 c est identique à celle du couvercle 20 de la figure 3, à l'exception que la séparation 23 a une fente 26 à la place de la partie diélectrique 24, en une portion devant être en contact avec la ligne de transmission de signaux à haute fréquence 41, pour ainsi éviter de produire un
court-circuit entre la tension de mise à la masse et le signal à haute fréquence.
La figure 13 est une vue en perspective illustrant un corps de boîtier o sont montées des puces de circuit intégré et le couvercle 20 c de la figure 12, avant que les puces ne soient couvertes du couvercle 20 c Le corps du boîtier est identique au corps 1 des figures l(a)-1 (b) Sur la figure 13 également, les électrodes (non représentées) des puces 8 sont connectées aux lignes de transmission de signaux à haute fréquence 4 et 41 et aux lignes de polarisation
en courant continu 12 en utilisant les fils ou rubans 13.
La figure 14 est une vue en perspective illustrant le boîtier pour circuit intégré à haute fréquence selon un quatrième mode de réalisation de la présente invention o les puces 8 sur le corps 1 du boîtier sont hermétiquement scellées par le couvercle 20 c Bien que les puces 8 soient couvertes des chambres 25 a et 25 b du couvercle 20 c, respectivement, comme la séparation 23 présente une
fente 26, les chambres 25 a et 25 b sont connectées l'une à l'autre dans l'espace.
Dans ce quatrième mode de réalisation, on obtient les mêmes effets que
ceux décrits pour le premier mode de réalisation.
Tandis que dans le troisième mode de réalisation ci-dessus décrit, la ligne de transmission de signaux du type coplanaire est formée à la surface du corps du boîtier, on peut employer une ligne de transmission de signaux du type à fentes Dans ce cas, le conducteur 51 de mise à la masse est formé de chaque côté des lignes de transmission de signaux 4 a, 4 b, 43 a et 43 b, comme le montre la figure 15 (a), et les conducteurs 51 a de mise à la masse sont formés de chaque côté des lignes noyées de transmission de signaux, comme le montre la figure (b).
2699330
Tandis que dans les premier à quatrième modes de réalisation, deux puces de circuit intégré sont montées sur le boîtier, le nombre de puces n'est pas
restreint à cela.

Claims (9)

REVENDICATIONS
1 Boîtier pour circuit intégré à haute fréquence caractérisé en ce qu'il comprend: un corps de boîtier diélectrique ( 1) ayant une surface; une ligne de transmission de signaux à haute fréquence ( 4, 41) et une ligne d'alimentation en courant ( 12) disposées à la surface du corps ( 1); une puce de circuit intégré à haute fréquence ( 8) disposée à la surface du corps du boîtier, électriquement connectée à la ligne de transmission de signaux à haute fréquence et à la ligne d'alimentation en courant par des fils; et un couvercle ( 20) pour sceller hermétiquement et enfermer la puce de circuit intégré, comprenant une partie plane ( 21) parallèle à la surface de la puce et des parois latérales ( 22) qui sont perpendiculaires à la partie plane et
entourent ladite puce.
2 Boîtier selon la revendication 1, caractérisé en ce que le couvercle ( 20) a une certaine conductivité et un motif de mise à la masse ( 5, Sa) est
disposé sur une région du corps ( 1) du boîtier, en contact avec ledit couvercle.
3 Boîtier selon la revendication 2, caractérisé en ce que les parois latérales ( 22) du couvercle ( 20) comprennent des parties isolantes ( 24) en des positions en contact avec la ligne de transmission de signaux à haute fréquence
( 4, 41) et la ligne d'alimentation en courant ( 12).
4 Boîtier selon la revendication 1, caractérisé en ce qu'un certain nombre de puces pour circuit intégré à haute fréquence ( 8) sont disposées à la surface du corps ( 1) du boîtier et le couvercle ( 20) comporte au moins une séparation ( 23) qui divise l'espace à l'intérieur du couvercle en un certain
nombre d'espaces ( 25 a, 25 b) pour les puces respectives.
5 Boîtier selon la revendication 4, caractérisé en ce que la séparation est
doublée pour former un espace séparé ( 25 c) entre des puces adjacentes ( 8).
6 Boîtier selon la revendication 4, caractérisé en ce qu'une ligne ( 42) de transmission de signaux, reliant des puces adjacentes ( 8), est disposée à la surface du corps ( 1) du boîtier et les séparations doublées ( 23 a, 23 b) ont des parties isolantes ( 24) ou fentes en des positions opposées à ladite ligne de
transmission de signaux ( 42).
7 Boîtier selon la revendication 5, caractérisé en ce que des puces adjacentes ( 8) sont connectées ensemble par une ligne ( 42) de transmission de il signaux qui est en angle dans une région du corps ( 1) du boîtier entre les
séparations doublées ( 23 a, 23 b).
8 Boîtier selon la revendication 2, caractérisé en ce que le motif ( 51) de mise à la masse est disposé sur une région de la surface du corps ( 1) du boîtier d'o la puce ( 8), la ligne de transmission de signaux à haute fréquence ( 4 a, 4 b, 43 a, 43 b) et la ligne d'alimentation en courant ( 12 a, 12 b) sont absentes, et des portions de la ligne de transmission de signaux haute fréquence ( 4 c) et de la ligne d'alimentation en courant ( 12 c), dans une région en contact avec le
couvercle, sont noyées dans le corps ( 1) du boîtier.
9 Boîtier selon la revendication 2, caractérisé en ce que le motif ( 51) de mise à la masse est disposé sur une région de la surface du corps du boîtier, de chaque côté de la ligne de transmission de signaux à haute fréquence ( 4 a, 4 b, 43 a, 43 b) et des portions de la ligne ( 4 c) de transmission de signaux, et de la ligne ( 12 c) d'alimentation en courant, dans une région en contact avec le
couvercle, sont noyées dans le corps ( 1) du boîtier.
FR9309368A 1992-12-11 1993-07-29 Boitier pour circuit integre a haute frequence. Expired - Fee Related FR2699330B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4353082A JP2823461B2 (ja) 1992-12-11 1992-12-11 高周波帯ｉｃ用パッケージ

Publications (2)

Publication Number Publication Date
FR2699330A1 true FR2699330A1 (fr) 1994-06-17
FR2699330B1 FR2699330B1 (fr) 1995-09-29

Family

ID=18428442

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9309368A Expired - Fee Related FR2699330B1 (fr) 1992-12-11 1993-07-29 Boitier pour circuit integre a haute frequence.

Country Status (4)

Country Link
US (1) US5418329A (fr)
JP (1) JP2823461B2 (fr)
DE (1) DE4324817C2 (fr)
FR (1) FR2699330B1 (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536906A (en) * 1993-07-23 1996-07-16 Texas Instruments Incorporated Package for integrated circuits
JPH0870061A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 高周波集積回路、及びその製造方法
US5444187A (en) * 1994-10-26 1995-08-22 Baier & Baier, Inc. Method of surface mounting radio frequency components and the components
JPH10501102A (ja) * 1995-03-02 1998-01-27 サーキット コンポーネンツ インコーポレーテッド Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
GB2298957A (en) * 1995-03-16 1996-09-18 Oxley Dev Co Ltd Microstrip microwave package
IT1274573B (it) * 1995-05-25 1997-07-17 Sits Soc It Telecom Siemens Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
JP3638173B2 (ja) * 1996-03-27 2005-04-13 本田技研工業株式会社 マイクロ波回路用パッケージ
US5898128A (en) * 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
DE19709042A1 (de) * 1997-03-06 1998-09-10 Alsthom Cge Alcatel Gehäuse für mikrooptische und/oder mikroelektrische Bauelemente
JPH11135898A (ja) * 1997-10-31 1999-05-21 Asahi Optical Co Ltd プリント配線基板
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US6178311B1 (en) 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6114635A (en) * 1998-07-14 2000-09-05 Tfr Technologies, Inc. Chip-scale electronic component package
US6441318B1 (en) * 2000-08-22 2002-08-27 Avaya Technologies Corp. Compensation adjustable printed circuit board
US6617686B2 (en) * 2002-02-08 2003-09-09 Robert B. Davies Semiconductor device and method of isolating circuit regions
US6977187B2 (en) * 2002-06-19 2005-12-20 Foster-Miller, Inc. Chip package sealing method
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
WO2008111391A1 (fr) 2007-03-14 2008-09-18 Mitsubishi Electric Corporation Boîtier à haute fréquence
CN101675596A (zh) * 2007-05-04 2010-03-17 Nxp股份有限公司 调谐器
FR2932355A1 (fr) * 2008-06-06 2009-12-11 Thales Sa Boitier hyperfrequence a isolation amelioree.
JP2010251375A (ja) * 2009-04-10 2010-11-04 Toshiba Corp 電子回路
TWI425881B (zh) * 2009-04-29 2014-02-01 Compal Electronics Inc 電子裝置
CN103124484B (zh) * 2011-11-21 2017-01-25 富泰华工业（深圳）有限公司 电子设备
CN107640738B (zh) * 2017-07-24 2019-05-28 中北大学 一种用于射频mems开关的封装方法
JP7095866B2 (ja) * 2018-06-14 2022-07-05 Ｎｅｃスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置
WO2020049732A1 (fr) * 2018-09-07 2020-03-12 三菱電機株式会社 Boîtier étanche à l'air
JP7485517B2 (ja) * 2020-02-20 2024-05-16 上銀科技股▲分▼有限公司 回路基板装置
US11721639B2 (en) * 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
JPH01125959A (ja) * 1987-11-11 1989-05-18 Matsushita Electric Ind Co Ltd 高周波用パッケージ
US4868639A (en) * 1986-08-11 1989-09-19 Fujitsu Limited Semiconductor device having waveguide-coaxial line transformation structure
EP0334747A1 (fr) * 1988-03-25 1989-09-27 Thomson Hybrides Et Microondes Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfréquence
JPH03123047A (ja) * 1989-10-04 1991-05-24 Fujitsu Ltd マイクロ波集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721746A (en) * 1971-10-01 1973-03-20 Motorola Inc Shielding techniques for r.f. circuitry
JPS5721328Y2 (fr) * 1977-07-07 1982-05-08
JPS55150255A (en) * 1979-05-14 1980-11-22 Hitachi Ltd Sealing structure of mic circuit
US4370515A (en) * 1979-12-26 1983-01-25 Rockwell International Corporation Electromagnetic interference
US4953001A (en) * 1985-09-27 1990-08-28 Raytheon Company Semiconductor device package and packaging method
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
JPS63115228A (ja) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp 表示処理方式
JPS63142897A (ja) * 1986-12-05 1988-06-15 松下電子工業株式会社 モノリシツクマイクロ波集積回路
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JPH0724289B2 (ja) * 1987-02-16 1995-03-15 日本電気株式会社 高周波用混成集積回路
US5105260A (en) * 1989-10-31 1992-04-14 Sgs-Thomson Microelectronics, Inc. Rf transistor package with nickel oxide barrier
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
JPH07105608B2 (ja) * 1990-03-01 1995-11-13 三菱電機株式会社 マイクロ波集積回路収納ケース
JPH0415245U (fr) * 1990-05-29 1992-02-06
JPH06505597A (ja) * 1991-03-04 1994-06-23 モトローラ・インコーポレーテッド 非導電性電子回路パッケージ用シールド装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
US4868639A (en) * 1986-08-11 1989-09-19 Fujitsu Limited Semiconductor device having waveguide-coaxial line transformation structure
JPH01125959A (ja) * 1987-11-11 1989-05-18 Matsushita Electric Ind Co Ltd 高周波用パッケージ
EP0334747A1 (fr) * 1988-03-25 1989-09-27 Thomson Hybrides Et Microondes Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfréquence
JPH03123047A (ja) * 1989-10-04 1991-05-24 Fujitsu Ltd マイクロ波集積回路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 12, no. 20 (E - 575) 21 January 1988 (1988-01-21) *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 374 (E - 808) 18 August 1989 (1989-08-18) *
PATENT ABSTRACTS OF JAPAN vol. 15, no. 326 (E - 1102) 20 August 1991 (1991-08-20) *

Also Published As

Publication number Publication date
FR2699330B1 (fr) 1995-09-29
DE4324817A1 (de) 1994-06-16
US5418329A (en) 1995-05-23
JP2823461B2 (ja) 1998-11-11
DE4324817C2 (de) 1998-10-29
JPH06181266A (ja) 1994-06-28

Similar Documents

Publication Publication Date Title
FR2699330A1 (fr) Boîtier pour circuit intégré à haute fréquence.
EP0924797B1 (fr) Antenne multifréquence réalisée selon la technique des microrubans, et dispositif incluant cette antenne
EP0923156B1 (fr) Antenne à court-circuit réalisée selon la technique des microrubans et dispositif incluant cette antenne
EP0210903B1 (fr) Dispositif de couplage entre un guide d'onde métallique, un guide d'onde diélectrique et un composant semiconducteur, et mélangeur utilisant ce dispositif de couplage
FR2552938A1 (fr) Dispositif rayonnant a structure microruban perfectionnee et application a une antenne adaptative
CA2254255A1 (fr) Antenne realisee selon la technique des microrubans et dispositif incluant cette antenne
WO2000022695A1 (fr) Antenne a plaque
EP0429036A1 (fr) Boîtier métallique pour connecteur électrique
EP1145378A1 (fr) Dispositif de transmission bi-bande et antenne pour ce dispositif
EP0995234A1 (fr) Antenne a plaque
EP0315141A1 (fr) Dispositif d'excitation d'un guide d'onde en polarisation circulaire par une antenne plane
FR2989842A1 (fr) Ligne de propagation radiofrequence a ondes lentes
EP1225655B1 (fr) Antenne planaire et dispositif de transmission bi-bande incluant cette antenne
FR2704358A1 (fr) Duplexeur de polarissation à guide d'ondes.
EP0429037A1 (fr) Blindage pour circuit radiofréquence
EP0295688A1 (fr) Tête hyperfréquence d'émission-réception duplexées à polarisations orthoganales
FR2462787A1 (fr) Dispositif de transition entre une ligne hyperfrequence et un guide d'onde et source hyperfrequence comprenant une telle transition
EP0023873A1 (fr) Limiteur passif de puissance à semi-conducteurs réalisé sur des lignes à structure plane, et circuit hyperfréquence utilisant un tel limiteur
EP0015838A1 (fr) Mélangeur hyperfréquence à large bande
EP0334747A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfréquence
FR2677176A1 (fr) Convertisseur mode coaxial-mode guide d'ondes.
EP3047535A1 (fr) Dispositif de jonction entre une ligne de transmission imprimée et un guide d'ondes diélectrique
FR2736212A1 (fr) Coupleur balun hyperfrequence integre, en particulier pour antenne dipole
EP0102888B1 (fr) Mélangeur d'ondes électromagnétiques hyperfréquences à récupération de la fréquence somme
FR2783096A1 (fr) Filtre dielectrique, duplexeur dielectrique et emetteur- recepteur

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20120330