DE3900040C2 - Verfahren zur elektrischen Prüfung von Leiterbahnen auf Kurzschlüsse - Google Patents
Verfahren zur elektrischen Prüfung von Leiterbahnen auf KurzschlüsseInfo
- Publication number
- DE3900040C2 DE3900040C2 DE3900040A DE3900040A DE3900040C2 DE 3900040 C2 DE3900040 C2 DE 3900040C2 DE 3900040 A DE3900040 A DE 3900040A DE 3900040 A DE3900040 A DE 3900040A DE 3900040 C2 DE3900040 C2 DE 3900040C2
- Authority
- DE
- Germany
- Prior art keywords
- conductor tracks
- group
- short circuits
- procedure
- electrical testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
Die Erfindung betrifft ein Verfahren zur elektrischen
Prüfung von Leiterbahnen auf Kurzschlüsse, insbesondere
von parallelen auf einem Substrat angebrachten
Leiterbahnen, wie sie beispielsweise für
Flüssigkristallanzeigen in Matrixbauweise gebraucht
werden. Die Ansteuerung der Flüssigkristallanzeigen
erfolgt über parallele Leiterbahnen, die matrixartig auf
dem Substrat angebracht sind. Für eine einwandfreie
Funktion der Anzeigeeinrichtung ist es wichtig, daß
zwischen den einzelnen Leiterbahnen keine Kurzschlüsse
bestehen. Vor dem Aufbau einer Flüssigkristallzelle ist
daher zu prüfen, ob Kurzschlüsse zwischen Leiterbahnen
vorliegen oder nicht.
Üblicherweise bedient man sich dazu einer Prüfvorrichtung die aus einem Anzeigeinstrument
und zwei Tastspitzen bestehen. Die Tastspitzen sind über Verbindungsleitungen mit dem
Anzeigeinstrument verbunden. Anzeigeinstrument und Tastspitzen stellen einen offenen
Stromkreis dar, solange zwischen den beiden Tastspitzen keine leitende Verbindung hergestellt
ist. Zum Testen der Leiterbahnen auf Kurzschluß werden die beiden Tastspitzen
auf ein Paar benachbarte Leiterbahnen aufgesetzt. Bei Kurzschluß zwischen den Leiterbahnen
wird der offene Stromkreis geschlossen und das Anzeigeinstrument gibt ein optisches
und/oder akustisches Signal ab.
Sind auf einem Substrat, wie dies im Falle von Flüssigkristallanzeigen durchaus der Fall
sein kann, mehrere hundert Leiterbahnen angebracht, ist das paarweise Testen benachbarter
Leiterbahnen sehr zeitaufwendig.
Deneben ist aus dem Aufsatz Bernhard, J.: Verfahren zum Orten von Kurzschlüssen auf
Leiterplatten. In: Sonderdruck aus elektronik praxis 16. Jahrgang (1981 Heft 7) ein Verfahren
zum Orten von Kurzschlüssen auf Leiterplatten bekannt, bei welchem mittels eines
Meßkabels einer Wechselspannung in die zu prüfenden Leiterbahnen eingespeist wird. Ein
Tastkopf wird entlang der Leiterbahn geführt, wobei durch Zunahme der Tonhöhe eines
Schallwandlers die Nähe eines Kurzschlusses geortet werden kann. Da gemäß diesem
Verfahren die gesamte mit Leiterbahnen versehene Fläche abgescannt werden muß, ist
auch dieses Verfahen zur Ortung von Kurzschlüssen sehr zeitintensiv.
Daher besteht nach wie vor das Bedürfnis ein Verfahren anzugeben, mit dem sich die Prüfung
von Leiterbahnen erheblich schneller ausführen läßt.
Gelöst wird diese Aufgabe durch
ein Verfahren mit der Merkmalskombination des Hauptanspruchs. In den Unteransprüchen
sind vorteilhafte Ausgestaltungen der Erfindung angegeben.
Die Vorrichtung gemäß der Erfindung hat den Vorteil, daß durch geeignete elektrische Verbindung
eines Teils der Leiterbahnen die Prüfung mit nur einer einzigen Tastspitze durchgeführt
werden kann.
Ein Ausführungsbeispiel der Erfindung wird im folgenden beschrieben und anhand einer
Figur näher erläutert.
Es zeigt die Figur einen Ausschnitt aus einem mit
Leiterbahnen versehenen Substrat und den zur Prüfung auf
Kurzschluß notwendigen Elementen.
In der Figur ist mit 10 ein Substrat bezeichnet, auf dem
zwei Gruppen von Leiterbahnen zu erkennen sind. Mit 12,
14, 16 und 18 sind Leiterbahnen einer ersten Gruppe von
Leiterbahnen bezeichnet, mit 11, 13, 15, 17 und 19
Leiterbahnen einer zweiten Gruppe von Leiterbahnen. An
den Rändern des Substrates sind die Leiterbahnen zu
sogenannten Anschlußpads 20 erweitert. Die erste Gruppe
von Leiterbahnen (12, 14, 16, 18) ist elektrisch über
eine mit 25 bezeichnete Leitgummischiene verbunden. Die
Leiterbahnen 12, 14, 16 und 18 liegen elektrisch somit
auf demselben Potential. Die Leitgummischiene 25 steht
über eine Verbindungsleitung 24 mit einem
Tastinstrument 23 in Verbindung. Das
Tastinstrument 23 ist über eine Verbindungsleitung 22
mit einer Tastspitze 21 verbunden.
Will man prüfen, ob zwischen den Leiterbahnen der ersten
Gruppe und den Leiterbahnen der zweiten Gruppe ein
Kurzschluß besteht, so werden mit der Tastspitze 21 die
Leiterbahnen der zweiten Gruppe (11, 13, 15 ...) der
Reihe nach abgetastet. Liegt ein Kurzschluß mit einer
Leiterbahn der ersten Gruppe vor, gibt das
Tastinstrument 23 ein Signal ab. Die Tastspitze wird
dabei beispielsweise in einer mit 26 bezeichneten
Richtung weiterbewegt.
Mit dem bisher beschriebenen Prüfverfahren werden
Kurzschlüsse, die zwischen den Anschlußpads der
Leiterbahnen einer Gruppe bestehen, nicht detektiert.
Hierzu braucht man eine Prüfvorrichtung mit zwei
Tastspitzen, die dann jeweils auf ein Paar benachbarter
Leiterbahnenanschlußpads derselben Gruppe aufgesetzt
werden, z.B. auf die Pads der Leiterbahnen 12 und 14
oder 14 und 16 usw. Zur Vereinfachung dieses Verfahrens
ist es sinnvoll, eine Prüfvorrichtung zu verwenden, bei
der die Tastspitzen nicht frei beweglich, sondern durch
einen Rahmen in einem festen Abstand zueinander gehalten
werden.
Claims (3)
1. Verfahren zur elektrischen Prüfung von Leiterbahnen, insbesondere
von auf Substraten angebrachten parallelen Leiterbahnen, auf Kurzschlüsse, bestehend aus folgenden
Schritten:
- - Die Leiterbahnen einer ersten Gruppe, welche von jeweils übernächsten Leiterbahnen (12, 14, 16 . . .) gebildet wird, werden elektrisch leitend miteinander und mit einem ersten Eingang eines Tastinstruments (23) verbunden.
- - Eine mit einem zweiten Eingang des Tastinstruments (23) verbundene Tastspitze (21) tastet die Leiterbahnen einer zweiten und zwischen den Leiterbahnen der ersten Gruppe liegende Gruppe von Leiterbahnen (11, 13, 15 . . .) einzeln ab.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Leiterbahnen der ersten Gruppe über eine Leitgummischiene (25) miteinander
verbunden werden.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß als Tastinstrument (23) ein akustische und/oder optische Signale abgebendes Instrument
verwendet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3900040A DE3900040C2 (de) | 1989-01-03 | 1989-01-03 | Verfahren zur elektrischen Prüfung von Leiterbahnen auf Kurzschlüsse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3900040A DE3900040C2 (de) | 1989-01-03 | 1989-01-03 | Verfahren zur elektrischen Prüfung von Leiterbahnen auf Kurzschlüsse |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3900040A1 DE3900040A1 (de) | 1990-07-05 |
DE3900040C2 true DE3900040C2 (de) | 1995-03-30 |
Family
ID=6371529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3900040A Expired - Fee Related DE3900040C2 (de) | 1989-01-03 | 1989-01-03 | Verfahren zur elektrischen Prüfung von Leiterbahnen auf Kurzschlüsse |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3900040C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19700505A1 (de) * | 1997-01-09 | 1998-07-16 | Atg Test Systems Gmbh | Verfahren zum Prüfen von Leiterplatten |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1001269A1 (de) | 1998-11-10 | 2000-05-17 | Lucent Technologies Inc. | Testen der Isolierung zwischen elektrische Leitern |
DE102004012102B3 (de) | 2004-03-12 | 2005-11-24 | Knorr-Bremse Systeme für Nutzfahrzeuge GmbH | Schaltungsanordnung zur Detektion eines Kriech- oder Defektstroms |
KR101021706B1 (ko) | 2008-10-13 | 2011-03-15 | 주식회사 엘지화학 | 파우치 전지 셀의 절연성 검사 방법과 장치 및 이를 위한 프로브 |
CN103698644B (zh) * | 2013-12-18 | 2016-06-01 | 马震远 | 基于霍尔传感器列阵的pcb短路检测方法及检测装置 |
-
1989
- 1989-01-03 DE DE3900040A patent/DE3900040C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19700505A1 (de) * | 1997-01-09 | 1998-07-16 | Atg Test Systems Gmbh | Verfahren zum Prüfen von Leiterplatten |
Also Published As
Publication number | Publication date |
---|---|
DE3900040A1 (de) | 1990-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3812654C2 (de) | ||
EP0078339B1 (de) | Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf | |
DE3111852C2 (de) | ||
DE19616810C2 (de) | Halbleiter-Prüfvorrichtung | |
DE2744299C2 (de) | Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat | |
DE2360801A1 (de) | Pruefeinrichtung mit kontaktiereinrichtung | |
DE2826770A1 (de) | Kontaktanzeigevorrichtung fuer elektrische testgeraete | |
DE3900040C2 (de) | Verfahren zur elektrischen Prüfung von Leiterbahnen auf Kurzschlüsse | |
DE10260238B4 (de) | Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren | |
DE1800657A1 (de) | Kontaktvorrichtung,insbesondere zur elektrischen Pruefung der Leitungszuege gedruckter oder geaetzter Schaltungsplatten der Fernmeldetechnik | |
DE60217619T2 (de) | Vorrichtung zur Abtastprüfung von Leiterplatten | |
DE69026212T2 (de) | Wechselstromvorrichtung zum Prüfen eines IC-Testgerätes | |
DE602004011490T2 (de) | Testvorrichtung | |
DE10302131A1 (de) | Adapterverfahren und Vorrichtung zum schnittstellenmässigen Verbinden eines Testers mit einem Testobjekt | |
DE19644725C1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
EP1982198B1 (de) | Prüfsystem für einen schaltungsträger | |
DE2541003C3 (de) | Festkörperschaltkreis | |
DE3712783A1 (de) | Verfahren zur ueberpruefung der funktionsfaehigkeit einer pruefvorrichtung fuer hochspannungsleiter sowie pruefvorrichtung | |
DE202018105737U1 (de) | Inspektionseinrichtung für lichtemittierende Vorrichtung | |
DE3900035A1 (de) | Vorrichtung zur elektrischen pruefung von leiterbahnen auf kurzschluesse | |
DE4134193A1 (de) | Verfahren und vorrichtung zur pruefung einer elektrischen leiteranordnung | |
EP3312624A1 (de) | Anordnung und verfahren zur vibrationsprüfung von leiterplatten | |
DE19913791A1 (de) | Vorrichtung zur Messung veränderlicher Widerstände elektrischer Kontakte, insbesondere Steckverbindungen | |
WO2013004775A1 (de) | Adapter für eine prüfvorrichtung und prüfvorrichtung zum testen von leiterplatten | |
DE4009296C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: NOKIA (DEUTSCHLAND) GMBH, 7530 PFORZHEIM, DE |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |