[go: up one dir, main page]

DE3884037T2 - Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays. - Google Patents

Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.

Info

Publication number
DE3884037T2
DE3884037T2 DE88303292T DE3884037T DE3884037T2 DE 3884037 T2 DE3884037 T2 DE 3884037T2 DE 88303292 T DE88303292 T DE 88303292T DE 3884037 T DE3884037 T DE 3884037T DE 3884037 T2 DE3884037 T2 DE 3884037T2
Authority
DE
Germany
Prior art keywords
array
output
circuit
programming
architectural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE88303292T
Other languages
English (en)
Other versions
DE3884037D1 (de
Inventor
Erich Goetting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Corp
Original Assignee
Rohm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Corp filed Critical Rohm Corp
Application granted granted Critical
Publication of DE3884037D1 publication Critical patent/DE3884037D1/de
Publication of DE3884037T2 publication Critical patent/DE3884037T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

    ALLGEMEINER STAND DER TECHNIK
  • Die Erfindung betrifft Schaltungen zum Programmieren einer Ausgabezelle in einer programmierbaren Logikschaltung
  • Eine herkömmliche PLD hat einen Array von Durchschmelzleitern oder Speicherzellen, die programmiert werden können, um den Array derart zu konfigurieren, daß er eine Anzahl gewünschter logischer Funktionen aufweist. Dieser Array wird häufig in Verbindung mit Ausgabezellen verwendet, die Multiplexer, Inverter oder sonstige Schaltungen zum Verarbeiten der Ausgangssignale des Haupt-Durchschmelzleiter- oder Speicher-Arrays aufweisen. Jeder Ausgabezelle können ein oder mehrere Array-Ausgänge zugeordnet sein. Diese Ausgabezellen können programmierbare Elemente enthalten, beispielsweise einen Multiplexer, der so programmiert werden kann, daß der eine oder der andere seiner beiden Eingänge ausgewählt wird. Die Programmierdaten für die Ausgabezelle sind normalerweise in separaten Durchschmelzleitern oder Speicherzellen gespeichert. Weil die Ausgabezellen vor dem Aus lesen aus dem Hauptarray richtig programmiert oder konfiguriert werden müssen, sind diese Durchschmelzleiter oder Speicherzellen physisch außerhalb des Hauptarrays und in der Nähe der anderen logischen Elemente der Ausgabezelle angeordnet. Die Schaltungsanordnung eines PLD-Chips wird dadurch komplizierter, und die Anzahl der für den Hauptarray verwendeten Leseverstärker und Adressierkreise muß verdoppelt werden.
  • Die EP-A 0 177 280 beschreibt die Verwendung eines einzigen Arrays zur Ausführung der Logik- sowie der Ausgangsleitweg- Funktionen, enthält jedoch keine Hinweise auf eine Programmierung der PLD-Architektur.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Nach einem Merkmal der vorliegenden Erfindung ist eine programmierbare Logikschaltung vorgesehen mit:
  • einem Array (10) programmierbarer Speicherelemente, die logische Speicherelemente zum normalen Betrieb der Schaltung und mindestens ein Architektur-Speicherelement zum Speichern von Programmierdaten aufweisen;
  • mindestens einer Ausgabezelle (18) für die Ausgabe von Daten von dein Array an eine Ausgabestation (20), wobei die Ausgabezelle mindestens eine programmierbare Schaltung (26, 28, 30) mit einem Programmiereingang aufweist;
  • einem Leseverstärker (58) und einer Ausgangsleitung (16), die den Array (10) mit der Ausgabezelle (18) verbinden;
  • dadurch gekennzeichnet, daß die Logikschaltung und die Architektur-Speicherelemente durch einen Logikteil (12) bzw. einen Architekturteil (14) desselben Arrays (10) gebildet sind;
  • daß der Leseverstärker (58) und die Ausgangsleitung (16) Speicherelemente beider Teile (12, 14) mit der Ausgabezelle (18) verbinden, daß eine erste Einrichtung (40, 44) zur Erzeugung eines Architektur-Programmiersignals vorgesehen ist; und daß eine zweite Logikschaltung (54) zwischen den Array-Ausgang (16) und die programmierbare Schaltung (26, 28, 30) geschaltet ist, wobei die zweite Logikschaltung (54) auf das Architektur-Programmiersignal anspricht zwecks Lieferns eines Ausgangssignals von dem mindestens einen Architektur-Speicherelement des Arrays (10) an den Programmiereingang der programmierbaren Schaltung (26, 28, 30).
  • Nach einem weiteren Merkmal der Erfindung ist ein Verfahren zur Programmierung einer Ausgabezelle (18) für eine programmierbare Logikschaltung (10) vorgesehen, wobei die Ausgabezelle mit mindestens einem Teil des Arrays gekoppelt ist, um ein Ausgangssignal von dem Array an eine Ausgabestation (20) zu liefern, und wobei die Ausgabezelle mindestens ein programmierbares Element (26, 28, 30) mit einem Programmiereingang aufweist, mit den Verfahrensschritten:
  • Teilen des Arrays in einen Logikteil (12) mit mehreren Speicherelementen, die zum normalen Betrieb der Schaltung mit der Ausgabezelle gekoppelt sind, und in einen Architekturteil (14);
  • Programmieren eines Architektur-Elementes des Architekturteiles in dem Array;
  • Erfassen eines Überschreitens der Versorgungsspannung des Arrays um einen vorgegebenen Wert;
  • Erzeugen eines stromversorgungs-Abfühlimpulses, wenn die Versorgungsspannung den vorgegebenen Wert überschreitet; und
  • Liefern eines Signals von einem Ausgang des Architektur- Elementes des Arrays über einen Leseverstärker und eine Ausgangsleitung, die in dem Logikteil des Arrays angeordnet sind, an den Programmiereingang im Anschluß an den Stromversorgungs-Abfühlimpuls.
  • Die Erfindung sieht eine verbesserte Architektur zum Programmieren einer Ausgabezelle (Makrozelle) in einer programmierbaren Logikanordnung (PLD) vor. Die Speicherzellen für die Makrozelle sind in dem Hauptarray selbst angeordnet. Beim Einschalten kann eine Stromversorgungs-Abfühlschaltung das Vorhandensein der Stromversorgung abfühlen und dadurch einen Architekturteil des Hauptarrays freigeben, während der übrige Teil des Hauptarrays inaktiviert wird. Das Stromversorgungs-Abfühlsignal kann auch einen Pfad vom Ausgang des Arrays zu den zu programmierenden Makrozellen-Elementen freigeben. Wird dieses Stromversorgungs-Abfühlsignal kurze Zeit nach dem Einschalten gelöscht, so kann dieser Pfad blockiert werden, so daß die Array-Ausgänge wieder ihre normalen Verbindungen erhalten und der Architekturteil des Arrays gesperrt wird, während der übrige Teil des Arrays zum normalen Betrieb freigegeben wird.
  • Durch Anordnen der Speicherzellen für die Ausgabezelle in dem Array wird der Aufbau der Schaltung vereinfacht, und es sind weniger Verbindungsleitungen für Leseverstärker und sonstige Schaltungen erforderlich, die im allgemeinen im Zusammenhang mit Elementen des Arrays benutzt werden. Die Erfindung erlaubt die Anordnung dieser Speicherzellen in dem Hauptarray dadurch, daß eine Stromversorgungs-Abfühlschaltung vorgesehen ist, die diesen Teil des Arrays freigibt und den Logikteil des Arrays während des Programmierens der Ausgabezellen-Architektur sperrt. Die Erfindung kann dadurch sicherstellen, daß die Architektur bei jedem Einschalten der Schaltung programmiert wird.
  • Bei einer Ausführungsform weist die Ausgabezelle sechs programmierbare Elemente mit drei Multiplexern auf. Es sind sechs Programmiereingänge von einer Logikschaltung vorgesehen, die die Signale dreier Ausgangsleitungen von dem Hauptspeicherarray dekodiert. Diese Ausgangsleitungen sind mit der Logikschaltung durch Transistoren verbunden, deren Gatter an eine Stromversorgungs-Abfühlschaltung angeschlossen sind. Wird das Stromversorgungs-Abfühlsignal angelegt, so koppeln diese Transistor-Schalter die Ausgänge mit der Logikschaltung zwecks Programmierens. Das Stromversorgungs- Abfühlsignal ist ein Impuls, der erzeugt wird, wenn die angelegte Stromversorgung einen vorgegebenen Pegel erreicht.
  • Ebenso wird der Stromversorgungs-Abfühlimpuls (POS) in eine Speicherarray-Logikschaltung eingegeben, die vier Signale an den Speicherarray gibt. Zwei dieser Signale werden in den Architekturteil des Arrays und zwei in seinen Logikteil eingegeben. Ein erstes Signal entsperrt einen in jeder Spaltenleitung angeordneten Transistor, um diese Spaltenleitung zu aktivieren. Ein zweites Signal sperrt einen Abschalttransistor, der jede nicht benutzte Spaltenleitung an Masse legt.
  • Zum besseren Verständnis des Wesens und der Vorteile der Erfindung wird auf die nachstehende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen verwiesen.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Blockschaltbild einer erfindungsgemäßen Programmierschaltung für eine Ausgabezelle;
  • Fig. 2 ist ein Blockschaltbild einer erfindungsgemäßen Ausgabezelle; und
  • Fig. 3 ist eine Kombination aus Blockschaltbild und schematischer Darstellung, die einen Teil der in Fig. 1 gezeigten Schaltung mit mehr Einzelheiten zeigt.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Fig. 1 zeigt einen Speicherarray 10 mit einem Logikteil 12 und einem Architekturteil 14. Die Ausgänge dieses Arrays sind über Ausgangsleitungen 16 an Makrozellen 18 angeschlossen. Der Ausgang jeder Makrozelle ist an einen Ein-/Ausgabe-Kontaktstift 20 angeschlossen.
  • Der Speicherarray 10 weist ein gitterartiges Muster von Leitungen auf, die zur Erzeugung einer Vielzahl logischer Funktionen über programmierbare "Durchschmelzleiter" miteinander zu verbinden sind. Der Durchschmelzleiter ist oft eine Metall-Durchschmelzsicherung, die durchbrennbar ist, oder ein Transistor, der von einer programmierbaren Speicherzelle gesteuert wird, um eine Verbindung herzustellen oder nicht herzustellen.
  • Bei einer Ausführungsform weist jede Makrozelle 18 die in Fig. 2 gezeigten Elemente auf. An die Makrozelle 18 sind drei Ausgänge 16 des Arrays angeschlossen, und außerdem sind zwei Rückkopplungsleitungen 22 zu dem Array vorhanden. Innerhalb der Makrozelle 18 befinden sich ein JK-Flipflop 24, Multiplexer 26, 28 und 30, Polaritätssteuerelemente (PCE) 32, 34 und 36 sowie ein Dreizustands-Pufferspeicher 38. Jedes PCE invertiert das Signal oder läßt es unverändert und kann mit einem Multiplexer realisiert werden, dessen einer Eingang invertiert und dessen anderer Eingang nicht invertiert ist.
  • Aufgrund dieser sechs programmierbaren Schaltungen kann die Ausgabezelle mehrere verschiedene Funktionen ausführen. In einem Zustand kann eine der Ausgangsleitungen 16 einfach mit dem Ausgabeblock 20 verbunden sein. Bei einer anderen Konfiguration kann der Ausgabeblock 20 als Eingabeblock benutzt werden. Bei einer dritten Konfiguration kann der Ausgang des Flipflop 24 an den Ausgabeblock 20 angeschlossen sein. Weitere Konfigurationen sind ebenfalls möglich.
  • Wie im Zusammenhang mit Fig. 1 zu erkennen ist, ist es erwünscht, die Makrozelle 18 vor dem Auslesen der Logik aus dem Array 10 zu programmieren. Dies wird ermöglicht mittels einer Stromversorgungs-Abfühlschaltung 40, die feststellt, wann an der Speiseleitung 42 ein vorgegebener Pegel ansteht, und einen Stromversorgungs-Abfühlimpuls (POS) erzeugt. Der POS-Impuls wird in eine Logikschaltung 44 eingegeben, die zwei Steuersignale 46, 48 an den Architekturteil 14 des Speicherarrays 10 liefert. Zwei weitere Steuersignale 50, 52 werden in den Logikteil 12 des Speicherarrays 10 eingegeben. Wenn das POS-Signal ansteht, geben die Signalleitungen 46 und 48 den Teil 14 frei, und die Leitungen 50 und 52 sperren den Teil 12. Die Ausgänge des Architekturteils 14 werden dann über die Ausgangsleitungen 16 an die Makrozellen 18 angelegt. Außerdem werden diese Signale Logikschaltungen 54 zugeführt, die durch das POS-Signal freigegeben sind. Die Logikschaltungen 54 liefern die Programmier-Eingangssignale an die Makrozellen 18. Nach dem Programmieren verschwindet der POS-Impuls, die Logikschaltungen 54 werden gesperrt, der Architekturteil 14 des Arrays 10 wird ebenfalls gesperrt und der Logikteil 12 des Arrays 10 wird freigegeben. Danach wird die Schaltung in normaler Weise weiterbetrieben.
  • In Fig. 3 sind die in Fig. 1 gezeigten Freigabe- und Sperrkreise detaillierter dargestellt. Eine einzelne Ausgangsleitung 16 ist über einen Leseverstärker 58 an eine Terminalleitung 56 angeschlossen. Die Terminalleitung 56 wird über mehrere Spaltenleitungen programmiert, wie in der anhängigen Anmeldung Serial No. 856,539 erläutert. In Fig. 3 ist eine einzelne derartige Verbindung gezeigt, die über einen Transistor 60 hergestellt ist, der mittels Programmiertransistoren mit Spaltenleitungen 62, 64 und 66 gekoppelt ist. Die drei Spaltenleitungen 62, 64 und 66 werden durch ein von der Logikschaltung 44 geliefertes Signal CS1 freigegeben, das an drei Transistoren 68, 70 und 72 angelegt wird. Wie ersichtlich, werden diese Transistoren aktiviert, wenn CS1 einen logischen Pegel "Hoch" aufweist, und die Signale A, und X können zu den Knotenpunkten 66, 64 bzw. 62 gelangen. Während dieser Zeit wird CS2 auf dem logischen Pegel "Null" gehalten, wodurch die Transistoren 78, 76 und 74 ausgeschaltet sind. Wie zu erkennen ist, muß zur Freigabe der Spaltenleitungen CS1 gleich 1 und CS2 gleich 0 sein. Im entgegengesetzten Fall werden diese Spaltenleitungen dadurch unwirksam gemacht, daß sie von den Transistoren 74, 76 und 78 auf Massepotential gebracht werden.
  • Ebenso sind in dem Ausgabezellen-Architekturteil 14 des Speicherarrays 10 zwei Spaltenleitungen 80, 82 über einen Transistor 84 mit der Terminalleitung 56 verbunden, und durch Signale CS3 und CS4 werden Transistoren 86, 88 bzw. 90, 92 freigegeben. D0 und D1 sind an Masse bzw. +V gelegt. Die mit dem Transistor 84 gekoppelten Transistoren werden dann derart programmiert, daß sie zur Erzeugung eines logischen Zustandes 0 oder 1 den Leitungsknoten 56 (über den Transistor 84) entweder mit der Leitung 80 (Masse) oder der Leitung 82 (+V) verbinden.
  • Die Signale CS1 bis CS4 werden von der Logikschaltung 44 durch das von der Stromversorgungs-Abfühlschaltung 40 gelieferte Pos-Signal dekodiert. Das POS-Signal ist ein logischer Impuls, der bei "Hoch" -Pegel den Arrayteil 14 freigibt und den Arrayteil 12 sperrt. Diese von der Logikschaltung 44 gelieferten Signale werden gemäß nachstehender Tabelle erzeugt:
  • Das POS-Signal wird ebenso an Transistoren 94, 96 und 98 in der Ausgabezelle 18 angelegt. Diese Transistoren ermöglichen den Anschluß der Ausgangsleitungen 16 an eine Logikschaltung 100. Die Logikschaltung 100 hat sieben Ausgänge 102, 103, die zu den verschiedenen programmierbaren Elementen der Ausgabezelle 18 führen. Sechs Ausgangsleitungen 16 sind an die Logikschaltung 100 angeschlossen, die sieben Ausgänge hat, und zwar drei Ausgänge 102 und vier Ausgänge 103. Die Logikschaltung 100 weist einen 3/4-Codeumsetzer auf, der aus drei Eingängen 16 vier Ausgänge 103 bildet. Die Ausgänge 103 steuern die in Fig. 2 gezeigten Multiplexer 26, 28 und 30. Der Multiplexer 30 benötigt zwei Steuersignale, da es sich um einen Dreipositions-Multiplexer handelt. Die Ausgänge 102 der Logikschaltung 100 sind jeweils mit einem in Fig. 3 gezeigten Polaritätssteuerelement 104 verbunden. Das in Fig. 3 gezeigte Polaritätssteuerelement 104 besteht aus einem Multiplexer 106 und einem Inverter 108. Das Ausgangssignal des Polaritätssteuerelementes 104 ist entweder das nicht invertierte oder das invertierte an der Leitung 16 anstehende Signal, je nach Zustand des Signals, das über die Signalleitung 102 an den Wähleingang 110 angelegt wird.
  • Die übrigen Leitungen 102 sind in gleicher Weise mit den anderen programmierbaren Elementen der Ausgabezelle 18 verbunden.
  • Wie zu erkennen ist, wird durch Anordnung der Speicherzelle des Transistors 84 in dem Speicherarray die Schaltungsanordnung vereinfacht, weil diese Speicherzelle lediglich eine weitere Zelle in dem Array bildet. Außerdem entfällt die Notwendigkeit, einen separaten Leseverstärker 58 und separate Adressierkreise vorzusehen. Bei Anordnung der Speicherzelle 84 innerhalb der Ausgabezelle 18 wären ein solcher separater Leseverstärker und ein separater Adressierkreis erforderlich.
  • Es kann auch ein Speicherarray anderer Art verwendet werden, der beispielsweise dedizierte ODER- und UND-Gatter benötigt. Alternativ kann die Ausgabezelle 18 jede beliebige Konfiguration aufweisen, die ein programmierbares Element enthält, und es kann eine beliebige Anzahl solcher programmierbaren Elemente vorgesehen sein.

Claims (9)

1. Programmierbare Logikschaltung mit:
einem Array (10) programmierbarer Speicherelemente, die logische Speicherelemente zum normalen Betrieb der Schaltung und mindestens ein Architektur-Speicherelement zum Speichern von Programmierdaten aufweisen;
mindestens einer Ausgabezelle (18) für die Ausgabe von Daten von dem Array an eine Ausgabestation (20), wobei die Ausgabezelle mindestens eine programmierbare Schaltung (26, 28, 30) mit einem Programmiereingang aufweist; einem Leseverstärker (58) und einer Ausgangsleitung (16), die den Array (10) mit der Ausgabezelle (18) verbinden; dadurch gekennzeichnet, daß die Logikschaltung und die Architektur-Speicherelemente durch einen Logikteil (12) bzw. einen Architekturteil (14) desselben Arrays (10) gebildet sind;
daß der Leseverstärker (58) und die Ausgangsleitung (16) Speicherelemente beider Teile (12, 14) mit der Ausgabezelle (18) verbinden, daß eine erste Einrichtung (40, 44) zur Erzeugung eines Architektur-Programmiersignals vorgesehen ist; und daß eine zweite Logikschaltung (54) zwischen dem Array-Ausgang (16) und der programmierbaren Schaltung (26, 28, 30) gekoppelt ist, wobei die zweite Logikschaltung (54) auf das Architektur-Programmiersignal anspricht zwecks Lieferns eines Ausgangssignals von dem mindestens einen Architektur-Speicherelement des Arrays (10) an den Programmiereingang der programmierbaren Schaltung (26, 28, 30).
2. Schaltung nach Anspruch 1, weiterhin gekennzeichnet durch eine dritte Einrichtung (CS1-CS4), die auf das Architektur-Programmiersignal anspricht, um den Architekturteil (14) des Arrays (10) zu aktivieren und den Logikteil (12) des Arrays zu sperren.
3. Schaltung nach Anspruch 1, bei der die erste Einrichtung zur Erzeugung eines Architektur-Programmiersignals (40, 44) auf eine Versorgungsspannung des Arrays (10) anspricht, die einen vorgegebenen Schwellwert erreicht, wobei das Architektur-Programmiersignal ein Impuls ist, der erzeugt wird, wenn die Versorgungsspannung den Schwellwert erreicht.
4. Schaltung nach Anspruch 3, bei der der Architekturteil (14) des Arrays (10) einen Transistor (86, 88, 90, 92) aufweist, dessen Gate so geschaltet ist, daß er das Architektur-Programmiersignal (CS3, CS4) empfängt.
5. Schaltung nach Anspruch 1 mit mehreren Ausgabezellen (18), von denen jede zwecks Liefern eines Ausgangssignals (16) von dem Array (10) an eine Ausgabestation (20) mit einem Teil des Arrays (10) gekoppelt ist und mehrere programmierbare Schaltungen (26, 28, 30) aufweist.
6. Schaltung nach Anspruch 1, bei der die programmierbare Schaltung einen Multiplexer (26, 28, 30) hat und der Programmiereingang einen Steuereingang für den Multiplexer aufweist.
7. Schaltung nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß mit jeder Ausgabezelle (18) mehrere Array-Ausgänge (16) gekoppelt sind, wobei die zweite Logikschaltung (54) zwischen die Array-Ausgänge und die programmierbare Schaltung (26, 28, 30) geschaltet ist, um die Array-Ausgangssignale zur Versorgung der Programmiereingänge zu dekodieren, die der Ausgabezelle (18) zugeführt werden.
8. Verfahren zur Programmierung einer Ausgabezelle (18) für eine programmierbare Logikschaltung (10), wobei die Ausgabezelle (18) mit mindestens einem Teil des Arrays (10) gekoppelt ist, um ein Ausgangssignal von dem Array (10) an eine Ausgabestation (20) zu liefern, und wobei die Ausgabezelle (18) mindestens ein programmierbares Element (26, 28, 30) mit einem Programmiereingang aufweist, mit den Verfahrensschritten:
Teilen des Arrays in einen Logikteil (12) mit mehreren Speicherelementen, die zum normalen Betrieb der Schaltung mit der Ausgabezelle (18) gekoppelt sind, und in einen Architekturteil (14);
Programmieren eines Architektur-Elementes des Architekturteiles (14) in dem Array (10);
Erfassen eines Überschreitens der Versorgungsspannung des Arrays (10) um einen vorgegebenen Wert;
Erzeugen eines Einschaltimpulses, wenn die Versorgungsspannung den vorgegebenen Wert überschreitet; und
Liefern eines Signals von einem Ausgang des Architektur- Elementes des Arrays (10) über einen Leseverstärker (58) und eine Ausgangsleitung (16), die in dem Logikteil (12) des Arrays (10) angeordnet sind, an den Programmiereingang im Anschluß an den Einschaltimpuls.
9. Verfahren nach Anspruch 8, mit den weiteren Verfahrensschritten:
Sperren des Logikteiles (12) des Arrays (10), der auf den Einschaltimpuls anspricht; und
Aktivieren des Architekturteiles des Arrays (10), der auf den Einschaltimpuls anspricht.
DE88303292T 1987-04-14 1988-04-13 Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays. Expired - Lifetime DE3884037T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/038,101 US4783606A (en) 1987-04-14 1987-04-14 Programming circuit for programmable logic array I/O cell

Publications (2)

Publication Number Publication Date
DE3884037D1 DE3884037D1 (de) 1993-10-21
DE3884037T2 true DE3884037T2 (de) 1994-04-14

Family

ID=21898099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88303292T Expired - Lifetime DE3884037T2 (de) 1987-04-14 1988-04-13 Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.

Country Status (6)

Country Link
US (1) US4783606A (de)
EP (1) EP0287337B1 (de)
JP (1) JP2571257B2 (de)
KR (1) KR910001381B1 (de)
AT (1) ATE94705T1 (de)
DE (1) DE3884037T2 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582250B2 (ja) * 1986-10-03 1997-02-19 日本電信電話株式会社 タイミング信号遅延回路装置
US5046035A (en) * 1987-08-26 1991-09-03 Ict International Cmos Tech., Inc. High-performance user programmable logic device (PLD)
US4918641A (en) * 1987-08-26 1990-04-17 Ict International Cmos Technology, Inc. High-performance programmable logic device
JPS6478023A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Programmable logic device
JPH0197016A (ja) * 1987-10-09 1989-04-14 Fujitsu Ltd 半導体集積回路装置
KR910003593B1 (ko) * 1987-12-30 1991-06-07 삼성전자 주식회사 고집적도 메모리용 모드 선택회로
JPH01208012A (ja) * 1988-02-15 1989-08-22 Nec Corp フリップフロップ回路
US4879481A (en) * 1988-09-02 1989-11-07 Cypress Semiconductor Corporation Dual I/O macrocell for high speed synchronous state machine
US5023484A (en) * 1988-09-02 1991-06-11 Cypress Semiconductor Corporation Architecture of high speed synchronous state machine
US4914322A (en) * 1988-12-16 1990-04-03 Advanced Micro Devices, Inc. Polarity option control logic for use with a register of a programmable logic array macrocell
EP0650257A2 (de) * 1988-12-16 1995-04-26 Advanced Micro Devices, Inc. Initialisierungsschaltung
US4963769A (en) * 1989-05-08 1990-10-16 Cypress Semiconductor Circuit for selective power-down of unused circuitry
US4940909A (en) * 1989-05-12 1990-07-10 Plus Logic, Inc. Configuration control circuit for programmable logic devices
CA2010122A1 (en) * 1989-06-21 1990-12-21 Makoto Sakamoto Integrated circuit including programmable circuit
US5099453A (en) * 1989-09-29 1992-03-24 Sgs-Thomson Microelectronics, Inc. Configuration memory for programmable logic device
US5051622A (en) * 1989-11-08 1991-09-24 Chips And Technologies, Inc. Power-on strap inputs
US5264742A (en) * 1990-01-09 1993-11-23 Sgs-Thomson Microelectronics, S.A. Security locks for integrated circuit
FR2656939B1 (fr) * 1990-01-09 1992-04-03 Sgs Thomson Microelectronics Verrous de securite pour circuit integre.
JP2544020B2 (ja) * 1990-11-19 1996-10-16 川崎製鉄株式会社 プログラマブル論理素子
JPH04192350A (ja) * 1990-11-24 1992-07-10 Nec Corp 半導体集積回路装置
US5138198A (en) * 1991-05-03 1992-08-11 Lattice Semiconductor Corporation Integrated programmable logic device with control circuit to power down unused sense amplifiers
US20020130681A1 (en) * 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
JPH05101200A (ja) * 1991-10-09 1993-04-23 Rohm Co Ltd オプシヨン設定回路
JP2965802B2 (ja) * 1991-12-19 1999-10-18 株式会社東芝 半導体集積回路
JPH06176175A (ja) * 1992-12-10 1994-06-24 Rohm Co Ltd オプション設定回路及び電子機器
US5332929A (en) * 1993-04-08 1994-07-26 Xilinx, Inc. Power management for programmable logic devices
US5414380A (en) * 1993-04-19 1995-05-09 Motorola, Inc. Integrated circuit with an active-level configurable and method therefor
US5453706A (en) * 1994-04-01 1995-09-26 Xilinx, Inc. Field programmable gate array providing contention free configuration and reconfiguration
US5543730A (en) 1995-05-17 1996-08-06 Altera Corporation Techniques for programming programmable logic array devices
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5629635A (en) * 1995-09-26 1997-05-13 Ics Technologies, Inc. Address programming via LED pin
US5650734A (en) * 1995-12-11 1997-07-22 Altera Corporation Programming programmable transistor devices using state machines
US6384630B2 (en) 1996-06-05 2002-05-07 Altera Corporation Techniques for programming programmable logic array devices
US5959466A (en) 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US7249213B2 (en) * 2003-08-18 2007-07-24 Silicon Storage Technology, Inc. Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458163A (en) * 1981-07-20 1984-07-03 Texas Instruments Incorporated Programmable architecture logic
JPS5961046A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 集積回路装置
US4609838A (en) * 1984-05-30 1986-09-02 Vlsi Technology, Inc. Programmable array combinatorial (PAC) circuitry
EP0177280B1 (de) * 1984-09-28 1991-05-29 Advanced Micro Devices, Inc. Logikschaltung mit dynamisch steuerbarem Ausgang
US4684830A (en) * 1985-03-22 1987-08-04 Monolithic Memories, Inc. Output circuit for a programmable logic array
US4634904A (en) * 1985-04-03 1987-01-06 Lsi Logic Corporation CMOS power-on reset circuit
US4677318A (en) * 1985-04-12 1987-06-30 Altera Corporation Programmable logic storage element for programmable logic devices
GB8518692D0 (en) * 1985-07-24 1985-08-29 Gen Electric Co Plc Power-on reset circuit arrangements
US4771285A (en) * 1985-11-05 1988-09-13 Advanced Micro Devices, Inc. Programmable logic cell with flexible clocking and flexible feedback
US4697097A (en) * 1986-04-12 1987-09-29 Motorola, Inc. CMOS power-on detection circuit

Also Published As

Publication number Publication date
KR910001381B1 (ko) 1991-03-04
EP0287337A3 (en) 1989-07-26
US4783606A (en) 1988-11-08
ATE94705T1 (de) 1993-10-15
JP2571257B2 (ja) 1997-01-16
EP0287337B1 (de) 1993-09-15
JPS6447126A (en) 1989-02-21
EP0287337A2 (de) 1988-10-19
KR880013322A (ko) 1988-11-30
DE3884037D1 (de) 1993-10-21

Similar Documents

Publication Publication Date Title
DE3884037T2 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
DE68923541T2 (de) Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden.
DE69028386T2 (de) Auf statischem RAM basierende Zelle für ein programmierbares logisches Feld
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3130714C2 (de)
DE69326710T2 (de) Halbleiteranordnung mit Kurzschlussschaltkreis für einen Spannungsstresstest
DE3851847T2 (de) Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen.
DE69029390T2 (de) Programmierbare Schaltung für eine neurale Logik
DE3712178C2 (de)
DE3884889T2 (de) Integrierte Halbleiterschaltungsanordnung mit einer Gruppe von logischen Schaltungen und einer Gruppe von RAM-Speichern.
DE3520003C2 (de)
DE69834011T2 (de) Statische Direktzugriffspeicherschaltungen
EP0093947B1 (de) Programmierbare Logikanordnung
DE3930932C2 (de)
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE2128790A1 (de) Einrichtung zum Verwenden mehrerer betriebsfähiger Schaltungen in einem in tegrierten Schaltungsplättchen
DE3884062T2 (de) Programmierbare logische Einrichtung.
DE69321245T2 (de) Integrierte Programmierschaltung für eine elektrisch programmierbare Halbleiterspeicheranordnung mit Redundanz
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE2823554C2 (de) Hochintegrierte Schaltungsanordnung
DE2131443B2 (de)
DE69029450T2 (de) PLD mit einem Konfigurationsspeicher mit Aushilfsstromversorgung, und Verfahren für die Stromversorgung eines PLDs mit Konfigurationsspeicher
DE69601342T2 (de) Eingangsschaltung zum Setzen des Modus
DE4137336C2 (de) IC-Karte
DE69120142T2 (de) Zusammengesetzte elektrische Bauteile

Legal Events

Date Code Title Description
8364 No opposition during term of opposition