DE3852954T2 - Integrierbare phasenregelschleife. - Google Patents

Description

Zugehörige Anmeldungen:
• Die bezüglich dieser Anmeldung eingereichte Beschreibung geht auf die Offenbarung in der australischen vorläufigen Patentanmeldung Nr. PI 5477 mit dem Titel "Integratable Phase Locked Loop", eingereicht am 18. November 1987, der australischen vorläufigen Patentanmeldung Nr. PI 6631, mit dem Titel "Calibrator", eingereicht am 8. Februar 1988, und der australischen vorläufige Patentanmeldung Nr. PI 7979 mit dem Titel "A Modified Oscillator And Integratable Phase Locked Loop", eingereicht am 22. April 1988 zurück, wobei alle vorgenannten Anmeldungen im Namen des vorliegenden Anmelders getätigt wurden.
Anwendungsbereich der Erfindung:
• Die vorliegende Erfindung bezieht sich auf einen integrierbaren Phasenregelkreis (IPLL) für elektrische oder elektronische Schaltkreisanwendungen. Insbesondere bezieht sich die vorliegende Erfindung auf einen Phasenregelkreis PLL, der für eine Integration sehr hohen Grades (VLSI-Implementation) geeignet ist. Insbesondere bezieht sich die vorliegende Erfindung auf einen im wesentlichen vollständig integrierbaren PPL. Der IPLL der vorliegenden Erfindung findet bei der Frequenzsynthese und der Signaldemodulation Anwendung.
Stand der Technik:
• Ein bekannter PLL hat wenigstens drei Elemente, einen spannungs (oder stromgesteuerten) Oszillator (VCO), einen Phasendetektor oder Komparator (PD) und ein Tiefpaßfilter (LPF). Diese Elemente sind ringförmig geschaltet, wobei der PD die Phasendifferenz zwischen einem externen Bezugssignal und dem VCO-Ausgangssignal mißt, und diese Differenz, gefiltert vom LPF, dient dazu, die Frequenz des VCO einzustellen, um ihn mit dem Bezugssignal synchron zu halten. Wahlweise kann ein Freguenzteiler an den Ausgang des VCO angeschlossen sein, der dann mit einem Vielfachen der Bezugsfreguenz läuft, und der gesamte PLL stellt einen Frequenzvervielfacher dar. Diese Art der Schaltung ist u.a. "Phase-Locked Loops: Theory, Design & Applications", Best R.E., McGraw Hill 1984, beschrieben. Fig. 1 zeigt einen bekannten PLL.
• Weitere bekannte PLL-Schaltungen sind beispielsweise von "Hochschild" in US 4,538,282, "Klinkovsky, Severin" in US 4,571,731 und "Fried" in US 4,626,798 beschrieben.
• US 3,805,183 ist in Form diskreter Komponenten beschrieben, und bestimmte seiner Komponenten (z.B. bestimmte Kondensatoren, eine Induktivität und der Oszillator, der ein YIG-Oszillator sein kann) sind nicht integrierbar.
• Eine Entwicklung des grundlegenden Phasenregelkreissystems ist im US 3,805,183 (Lance/California Microwave Inc.) beschrieben. Hierbei sind Signalverarbeitungseinrichtungen zwischen den Ausgang eines Abtastphasendetektors und den Steuereingang des VCO geschaltet, wobei die Signalverarbeitungseinrichtungen zwei Parallele Pfade umfassen. Der erste Pfad enthält freguenzempfindliche Filter (ein LC- Filter und ein RC-Filter), die die normalen Bandcharakteristika des Systems bestimmen, um die gewünschten Ansprechcharakteristika bei Änderungen im Bezugssignal zu erreichen. Der zweite Pfad ist so vorgespannt, daß er normalerweise nichtleitend ist, jedoch im Falle einer hohen Beanspruchung leitet. Dies erhöht die Bandbreite und damit die Steuerfähigkeit des Kreises, bis das Steuersignal auf den normalen schmalen Bereich zurückkehrt. Wenn dieser Zustand erreicht ist, wird der zweite Pfad nichtleitend, und das System kehrt automatisch in seinen normalen Zustand zurück. Die dem Anmelder bekannten bisherigen PLLs erreichen tatsächlich nicht das Ziel einer gesamten Integration, da sie zahlreiche, aber nicht alle Komponenten auf den VLSI-Chip integrieren.
• US 4,626,798 offenbart einen PLL, der eine Gesamtintegration erreicht, jedoch nur für extrem hohe Frquenzen (als über 100 MHz bezeichnet) geeignet ist. Nicht nur, daß niedrigere Frequenzen allgemein gefordert werden, jedoch fordern hohe Frequenzen spezielle Schaltkreistechniken, z.B. eine emitter-gekoppelte Logik, die teuer in der Herstellung ist und auch große Mengen elektrischer Energie bei der Anwendung verbraucht. Bei den hohen Frequenzen, die im US 4,626,798 offenbart sind, wird der Widerstand der üblichen Schaltkreisverdrahtung verwendet, um den LPF (Seite 5, Zeilen 45 - 50) zu bilden. Diese ist bei niedrigeren Frequenzen nicht verfügbar, wo die für solche Widerstände erforderlichen Werte sehr groß werden. Außerdem wird der elektrische Wert solch eines Verdrahtungswiderstandes bei den meisten Praktischen VLSI- Herstellungsprozessen schlecht gesteuert, was zu einer schlechten Steuerung der LPF-Characteristika führen kann. Dies kann zu einem nicht vorhersehbaren Verhalten beim Auftreten von Änderungen (z.B. einer Modulation) im Bezugseingangssignal führen. Eine mathematische Analyse in dem zuvor erwähnten Buch von "Best" zeigt, daß selbst kleine Änderungen in den LPF-Charakteristika in bestimmten Fällen den PLL daran hindern kann, überhaupt ein Einrasten zu erreichen, oder eine übermäßige Zeit erfordern kann, um die Einrastung zu erreichen. Diese Nachteile des Betriebs bei sehr hoher Frequenz, wie zuvor erwähnt, gelten auch, wenn ein Mittelfrequenz-PLL eines Hochfrequenz-P11 verwirklicht werden soll, und das Ausgangssignal über einen Frequenzteiler geleitet wird, um ein Mittelfrequenzausgangssignal zu erhalten.
• Die US 4,538,282 offenbart einen PLL, der das sog. "digitale VCO"-Konzept verwendet, bei dem die einstellbare Frequenz des VCO dadurch erhalten wird, daß ein konstantes, hochfrequentes Eingangssignal über einen veränderbaren Frequenzteiler geleitet wird. Die Ausgangsfrequenz ist dann die originale hohe Frequenz, geteilt durch den Faktor des Teilers.
• Solch ein System hat zwei wesentliche Nachteile, nämlich, daß eine separate hochfrequente Taktquelle erforderlich ist, und daß die Ausgangsfrequenz niemals (ausgenommen zufälligerweise) exakt korrekt ist, da der Teilerfaktor auf eine numerische ganze Zahl beschränkt ist. Damit schwankt die Ausgangsfrequenz typischerweise oberhalb und unterhalb des Sollwertes. Für viele Anwendungsfälle (z.B. die Datenwiedergewinnung in Nachrichtensystemen) kann diese Ungenauigkeit toleriert werden. Wenn jedoch das PLL- Ausgangssignal (z.B. als Trägerfrequenz) für Funksender dienen soll, ist eine reine Frequenz erforderlich.
• Andere bekannte PLL-Kreise erfordern zusätzliche externe Komponenten, um die Betriebsfrequenz des VCO zu steuern und/oder den Betrieb des LPF zu bestimmen. Bekannte PD- Kreise (die zur VLSI-Implementierung geeignet sind) wurden aus verschiedenen Anordnungen digitaler logischer Glieder hergestellt und sind in dem zuvor erwähnten Buch von "Best" beschrieben. Solche Kreise erzeugen ein Ausgangssignal, das den analogen Phasenfehler darstellt, als ein impulsbreitenmoduliertes (PWM) digitales Signal, das durch den Integriervorgang des LPF in eine analoge Spannung umgewandelt wird. Wenn der Regelkreis die richtige Einrastung erreicht, reduziert sich dieser Fehler auf Null, dargestellt durch das PWM-Signal durch eine Folge abnehmend schmaler Impulse. Es kann mathematisch gezeigt werden (durch Anwendung der Standard-Fourier- Transformationen), daß solche Impulsfolgen einem Satz sinusförmiger Signale entsprechen, die zunehmende Energiemengen höherer und höherer Frequenzen enthalten, wenn die Impulse schmäler werden. Der erforderliche LPF- Kreis wird üblicherweise aus Widerständen und Kondensatoren außerhalb des VLSI-Chips hergestellt, da diese Komponenten bei niedrigen und mitteleren Frequenzen Werte erfordern, die für die praktische VLSI- Implementierung zu groß sind.
• Eine alternative Form des LPF, die zur VLSI- Implementierung geeignet ist, ist das sog. geschaltete Kapazitätsfilter (SCF). Dieser Schaltkreistyp ist in Veröffentlichungen wie "Switched-Capacitor Circuits" (Allen & Sanchez-Sinencio, van Nostrandt 1984) beschrieben. Solche Schaltkreise haben jedoch eine zwangsläufige Grenze an der maximalen Signalfrequenz, die sie verarbeiten können. Diese Grenze ist durch das "Nyquist Abtast Theorem" beschrieben, das feststellt, daß solche Schaltkreise Signale nicht verarbeiten können, die Energiekomponenten bei Frequenzen über der halben Frequenz enthalten, bei der das Filter selbst einrastet.
• Die vorherige Diskussion zeigt, daß der logische Torschaltungstyp eines PD und der SCF gegenseitig inkompatibel sind, da, wenn eine genaue Synchronisierung erreicht wird, der logische Torschaltungs-PD zunehmend schmälere Ausgangsimpulse erzeugt, und damit die Ausgangsenergie bei fortschreitend höheren Frequenzen zunimmt. Möglicherweise überschreiten diese Frequenzen die "Nyquist-Grenze" (wie zuvor beschrieben) des SCF und das Ausgangssignal des SCF stellt nicht mehr korrekt das Eingangssignal dar. Das Praktische Ergebnis liegt darin, daß ein PLL ein Ausgangssignal erzeugt, das um die korrekte Frequenz ähnlich dem zuvor beschriebenen Prinzip des "digitalen VCO" "pendelt".
• Die bei bekannten PLL-Produkten (z.B. dem integrierten Motorola MC4046 PLL u.a.) allgemein angewandte Lösung besteht darin, den logischen Torschaltungs-PD beizubehalten, und den LPF aus diskreten, zum Chip externen Komponenten herzustellen, wie beschrieben wurde. Dies verfehlt selbstverständlich das Ziel der Integration oder zumindest der Gesamtintegration.
• Eine weitere Anwendung externer Komponenten bei bekannten PLL-Konstruktionen ist der VCO-Schaltkreis. Der Grund füri ihre Verwendung hier liegt darin, daß passive Komponenten (Widerstände und Kondensatoren), die auf VLSI-Chips hergestellt werden, sehr großen Fabrikationstoleranzen (bis zu 4 zu 1) unterliegen. Diese großen Toleranzen sind ein weiterer Grund, weshalb übliche Widerstands/Kondensator-LPF-Schaltkreise für VLSI Implementierung, die SCF-Schaltkreise erfordern ungeeignet sind. Dies wirkt sich in einer große Streuung der VCO- Charakteristika aus, die zu den Schwierigkeiten der PLL- Schaltkreiskonstruktion dazukommt. Dagegen sind diskrete Komponenten mit Toleranzen von nur 1 % aus normalen kommerziellen Quellen leicht erhältlich. Diese externen Komponenten (einschl. der Vorgänge ihrer Befestigung am Schaltkreis) können die Kosten eines vollständigen Produkts wesentlich erhöhen und die Produktminiaturisierung wesentlich begrenzen.
• Ein SCF kann als PD und als LPF bei phasenempfindlichen Schaltkreiskonstruktionen verwendet werden. Die Elemente eines PLL entsprechend diesem Prinzip sind in der zuvor erwähnten Veröffentlichung "Allen & Sanchez-Sinencio" offenbart, die jedoch die Realisierung solch eines Schaltkreises nicht offenbaren. Insbesondere ist der dort gezeigte einfache SCF mit zwei Kondensatoren zur Verwendung bei zahlreichen praktischen PLL-Konstruktionen nicht geeignet. Dieser einfache PLL-Typ ist für eine vollständig integrierte Ausführungsform infolge der zuvor erwähnten Herstellungstoleranzen nicht geeignet. Dies führt zu einem großen Bereich der VCO-Anfangsfrequenz, wenn zuerst das Bezugseingangssignal angelegt wird. Sollte diese Frequenz zu stark vom richtigen Wert abweichen, kann sich ein Zustand "falscher Einrastung" eingeben. Solch eine Situation kann den SCF veranlassen, der durch den VCO getaktet wird, nichtbenachbarte Zyklen des Eingangssignals abzutasten. In solch einem Falle "sieht" der SCF noch einen stetigen Gleichspannungswert, und der PLL erreicht einen stabilen Arbeitspunkt, wobei der VCO mit seiner halben Sollfrequenz läuft. In der Praxis gibt es zahlreiche solcher Situationen "falscher Einrastung", die sorgfältig vermieden werden müssen. Das Auftreten dieser "falschen Einrastungen" hat die Brauchbarkeit dieser bekannten PLL-Anordnung verschlechtert.
Aufgaben der Erfindung:
• Eine Aufgabe der vorliegenden Erfindung besteht darin, einen PLL-Schaltkreis zu schaffen, der einige oder alle Nachteile des Standes der Technik verringern.
• Insbesondere ist es Aufgabe der Erfindung, einen integrierbaren PLL-Schaltkreis zu schaffen, bei dem die Gefahren der Probleme der "falschen Einrastung", die zuvor erläutert wurden, verringert oder überwunden werden.
• Demgemäß schafft die vorliegende Erfindung einen integrierbaren Phasenregelkreis (IPLL), bestehend aus Abtastdaten-Filtereinrichtungen, die ein Bezugssignal abtasten, um an ihrem Ausgang ein Steuersignal abzugeben, und Spannungs- oder stromgesteuerten Oszillatoreinrichtungen (VCO) mit einem Steuereingang, denen das Ausgangssignal der Filtereinrichtungen zugeführt wird, wobei die Schwingungsfrequenz vom Steuersignal reguliert wird, und die ein digitales Ausgangssignal erzeugen, das zu den Filtereinrichtungen rückgekoppelt wird, um ein Taktsignal für die Abtastung zu erzeugen, der gekennzeichnet ist durch Eicheinrichtungen, die den Ausgang der Filtereinrichtungen mit dem Steuiereingang der VCO koppeln und einstellbare Verstärkungs- und/oder Vorspannugseinrichtungen enthalten, die einstellbar sind, um die Gesamt-Steuersignal/ Frequenzcharakteristik des IPLL unabhängigk von dem Steuersignalfreguenzparameter der VCO zu bestimmen.
• Der IPLL kann im wesentlichen vollständig integrierbar sein.
• Die vorliegende Erfindung kann einen Frequenzteiler oder - zähler schaffen, der in der Lage ist, das Eingangssignal des Abtastdaten-Filters und des Ausgangssignals des VCO zu koppeln. Der Teiler kann programmierbar oder derart vorbestimmt sein, daß der IPLL der vorliegenden Erfindung dazu dient, als Frequenzvervielfacher zu wirken.
• Die vorliegende Erfindung schafft somit eine Eicheinrichtung, die so ausgebildet ist, daß sie das Abtastdatenfilter-Ausgangssignal und das VCO- Eingangssignal koppelt. Die Eicheinrichtung ermöglicht es, die IPLL-Charakteristik auf einen bestimmten Sollwert einzustellen, um große Herstellungstoleranzen zu kompensieren, oder auf irgendeinen Sollwert innerhalb eines bestimmten Bereichs einstellbar zu sein, oder beides.
• Der IPLL der vorliegenden Erfindung kann irgendeinen bekannten VCO und/oder ein bekanntes Abtastdatenfilter enthalten. Der Typ des VCO und/oder des Filters, der verwendet wird, kann durch die besondere VLSI- Implementierung oder die IPLL-Anwendung bestimmt sein. Das Abtastdatenfilter kann irgendeinem bekannten SCF und Integrator enthalten.
• Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen
• Fig. 1 eine bekannte PLL-Anordnung zeigt,
• Fig. 2 einen IPLL gemäß der vorliegenden Erfindung zeigt,
• Fig. 3 eine bevorzugte Ausführungsform (nur) eines Abtastfilters zeigt,
• Fig. 4 eine bevorzugte Ausführungsform (nur) des VCO zeigt,
• Fig. 5 eine Eicheinrichtung in Blockschaltform zeigt,
• Fig. 6 eine bevorzugte Ausführungsform (nur) der Eicheinrichtung,
• Fig. 7 eine alternative bevorzugte Ausführungsform der Eichung,
• Fig. 8 den Zeitablauf der Vorgänge der Eichfunktion eines Prüfkreises mit diskreten Komponenten der vorliegenden Erfindung zeigt, und
• Fig. 9 einen bekannten Spannungs/Stromwandler zeigt.
• Der IPLL ist zur Fertigung auf üblichen MOS (Metalloxydhalbleiter) Silizium-"Chips" geeignet und erfordert bei minimalen Kosten keine besonderen Vorgänge oder Verfahren.
• Der IPLL ist zwangsläufig für die zahlreichen Änderungen der Komponentenwerte geeignet, die normalerweise bei der VLSI-"Chip"-Herstellung in Folge von Herstellungstoleranzen auftreten. Dies minimiert die Herstellungskosten.
• Der IPLL erlaubt es, die Charakteristika des VCO und der LPF genau zu steuern, so daß genau vorhersagbare PLL- Charakteristika geschaffen werden.
• Der IPLL ist in der Lage, ein im westentlichen spektral reines Ausgangssignal zu erzeugen, d.h. dessen Ausgangsfrequenz im wesentlichen konstant ist, statt um einen "korrekten" Wert zu schwanken.
• Die vorliegende Erfindung nutzt die Fähigkeit eines SCF- Kreises, die Aufgaben eines PD zusätzlich zu seiner Mauptfilterfunktion zu erfüllen. Die Verwendung eines SCF bei dieser Art kann erkannt werden, wenn man sich daran erinnert, daß der SCF wie alle anderen Datenabtastkreise dadurch arbeitet, daß ein "Schnappschuß" seines Eingangssignals in regelmäßigen Zeitpunkten durchgeführt wird, und dann diese "Schnappschüsse" verarbeitet werden. Wenn solche regelmäßigen "Schnappschüsse" eines Objekts gemacht werden, das eine bestimmte Art einer periodischen Bewegung (z.B. einer Drehung) beschreibt, ergibt sich eine Situation ähnlich der des bekannten Stroboskops oder einer Kraftfahrzeugmaschinen-Zündeinstellampe. Wenn die Abtastungen ("Schnappschüsse") mit einer Geschwindigkeit gleich der der periodischen Bewegung des Objekts gemacht werden, kann das Objekt stationär erscheinen, da das Objekt in der gleichen Position ist, wenn jede Abtastung durchgeführt wird. Wenn dieses Eingangssignal außerdem eine im wesentlichen kontinuierliche Form (z.B. sinusförmig oder dreieckig, nicht jedoch Rechteck-Impulse) hat, stellt sich jede Änderung im Zeitpunkt der Abtastung als eine Änderung der "offensichtlichen" Gleichspannung dar, die vom SCF gesehen wird. Die Vorrichtung hat damit eine phasenabhängige Charakteristik.
• Die elektrische Analogie hiervon ist ein sich periodisch änderndes, elektrisches Signal, das dann in regelmäßigen Intervallen abgetastet wird. Da solch eine regelmäßige Abtastung eine Eigenschaft der normalen SCF-Arbeitsweise ist, ist ersichtlich, daß solch ein Vorgang auftritt, wenn ein Eingangssignal, das sich mit der gleichen Geschwindigkeit ändert, wie der SCF selbst getaktet wird, auf den SCF gegeben wird. Der SCF tastet effektiv den gleichen Zeitpunkt an aufeinanderfolgenden Zyklen der Eingangswellenform ab, und "sieht" daher eine konstante Gleichspannung an seinen Eingang. Wenn außerdem das Eingangssignal eine im wesentlichen kontinuierliche Form (z.B. sinusförmig oder dreieckig, nicht jedoch Rechteckimpulse) hat, stellt sich jede Änderung im Zeitpunkt der Abtastung als eine Änderung der "offensichtlichen" Gleichspannung dar, die vom SCF gesehen wird. Die Vorrichtung hat damit eine phasenabhängige Charakteristik.
• Der IPLL der vorliegenden Erfindung enthält ein Datenabtastfilter bzw. ein Filter, das auf stroboskopische Art arbeitet. Das Datenabtastfilter arbeitet so, daß es ein Eingangssignal stroboskopisch sieht, d.h. das Filter tastet das Eingangssignal an Zeitpunkten ab, die durch ein Taktsignal bestimmt sind. Wenn die Frequenz der (Takt) Abtastung im wesentlichen gleich der Frequenz des Eingangssignal ist, "sieht" das Filter ein Gleichspannungssignal.
Integrierbarer Phasendetektor (PD)
• In einem SCF kann ein "Widerstand" durch einen Kondensator simuliert werden, der sich zwischen zwei Transistor- Schaltern befindet. Solch ein "Widerstand" liefert, wenn er mit einem zusätzlichen Kondensator gekoppelt wird, einen einfachen LPF. Die Eigenschaften solche eines SCF hängen vom Verhältnis der Größe der Kondensatoren ab, die verwendet werden, und zwar eher als von ihrem tatsächlichen kapazitiven Wert. Die Frequenz, mit der die (Transistor) Schalter periodisch betätigt werden, ist ebenfalls für die SCF-Eigenschaften von Bedeutung. Wie in Fig. 3 gezeigt ist, bilden S1, S2 und C1 einen "Widerstand" und in Verbindung mit C3 einen LPF, wie zuvor erwähnt wurde. Der zusätzliche Kondensator und Schalter (C2 & S3) schaffen eine Phasenvoreilungscharakteristik im SCF, wobei solche eine Phasenvoreilung dazu dient, die Dämpfung des gesamten PLL zu verbessern und ihn zu veranlassen, die Einrastung (bei Anlegen eines geeigneten Bezugsignals) schneller durchzuführen. Ein Steuerspannungs-Ausgangssignal kann vom C2 statt (entsprechend der üblichen SCF-Praxis) vom Ende der Kette bei C3 abgenommen werden. Die Abtastung des Eingangssignals wird über einen der oder alle Schalter S1, S2, S3 erreicht. (Vorzugsweise werden S1, S3 im wesentlichen gemeinsam betätigt, jedoch entgegengesetzt zu S2. Außerdem sollten die Schalter vorzugsweise so gesteuert werden, daß zu keiner Zeit alle drei gleichzeitig geschlossen sind.)
• Bezugnehmend auf die Fig. 2 und 3 kann das Eingangssignal des IPLL ein Signal kontinuierlicher Form sein, d.h. ein Analogsignal. Wenn das Eingangsignal eine Frequenz im wesentlichen gleich der SCF-Taktfrequenz hat, kann das Filter eine im wesentlichen konstante Gleichspannung (wie bei einem Vorgang ähnlich dem eines optischen Stroboskops, wie zuvor beschrieben wurde) sehen. Die gesehene Gleichspannung kann von dem Zeitpunkt, bzw. den Zeitpunkten abhängen, zu denen das Eingangssignal abgetastet wird. Auf diese Weise kann ein SCF ein ideales Datenabtastfilter bilden.
• Das Ausgangssignal des Filters (Steuerspannung) bildet ein Eingangssignal bzw. ein Steuersignal für den VCO (spannungsgesteuerten Oszillator) des IPLL. Das Ausgangssignal bzw. die Oszillation des VCO kann dazu verwendet werden, das CLK-Signal für den SCF zu erzeugen, was es ermöglicht, das Datenabtastfilter abzutasten.
• Um das oben erwähnte Problem der "falschen" Einrastung zu verringern, ist der PLL so ausgebildet, daß eine "Einstell"-Betriebsart eingeleitet wird, wenn ein neues Bezugssignal zugeführt wird. Auf diese Weise wird das LPF- Ausgangssignal auf einen speziellen Wert gezwungen, und die VCO-Frequenz wird näherungsweise durch eine Grobeinstellung auf einen vorbestimmten Wert gebracht, wie nachstehend näher beschrieben wird. Eine oder mehrere solche Einstellungen können durchgeführt werden, bevor der PLL freigegeben wird, die Endeinrastung zu suchen. Diese Methode ist besonders bei Fällen wirksam, wenn der PLL als Frequenzvervielfacher arbeiten soll, da der Frequenzteiler verwendet werden kann, um die Funktion der Grobeinrastung durchzuführen.
• Jede geeignete Form eines Zählers oder Teilers kann wahlweise mit dem VCO-Ausgangssignal gespeist werden, um das Datenabtastfilter mit einer reduzierten Taktfrequenz zu schaffen. Der IPLL kann dann als Frequenzvervielfacher fungieren, wobei das in der Frequenz vervielfachte Ausgangssignal der durch den Zähler bewirkten Teilung proportional ist. Der PLL der Fig. 2 enthält solch einen (wahlweisen) Zähler.
• Eine bekannte Form des VCO ist in Fig. 4 gezeigt, der ein Source-gekoppelter Multivibrator sein kann. (Es ist zu beachten, daß entsprechend der üblichen Praxis die Schaltung noch als VCO [spannungsgesteuerter Oszillator] bezeichnet wird, obwohl sie tatsächlich stromgesteuert ist. Der Ausdruck "spannungsgesteuerter Oszillator" wird nicht oft verwendet.)
• Eine Eicheinrichtung ist für den IPLL vorgesehen, wie Fig. 2 zeigt. Die Eicheinrichtung dient dazu, die "falsche" Einrastung zu verringern. Nachfolgend werden zwei bevorzugte Methoden und bevorzugte Eicheinrichtungen beschrieben.
Eicheinrichtung: Erste Ausführungsform (Siehe Fig. 5 und 6)
• Das zugrundeliegende Prinzip des VCO-Eichvorganges kann in der analytischen Geometrie gefunden werden. Die Aufgabe besteht darin, die Charakteristik (d.h., das Diagramm der Ausgangsfrequenz gegenüber Steuerspannung/Strom) des VCO zu definieren. Ohne Eichung kann diese Charakteristik sehr großen Herstellungstoleranzen ausgesetzt sein, wie zuvor erwähnt wurde.
• Ausgehend davon, daß die Charakteristik des VCO sich in etwa einer geraden Linie nähert (wenigstens über den Bereich, der von praktischem Interesse ist) genügt es, zwei Punkte für die gesamte zu bestimmende Linie zu bestimmen. Die Eicheinrichtung arbeitet derart, daß zwei solche Punkte nahe den niedrigsten und höchsten Frequenzen bestimmt werden, bei denen der VCO arbeiten soll.
• Die Eicheinrichtung kann den Betrieb eines spannungs- (oder strom-) gesteuerten Oszillators einstellen, und kann Herstellungstoleranzen der Schaltungsparameter kompensieren. Dies kann in einem IPLL infolge möglicher breiter Produktionsstreuungen der VLSI-Eigenschaften von Vorteil sein. Breite Produktionsstreuungen können zu einer großen Änderung der Empfindlichkeit der VCO-Schaltung (ihre Frequenz als Funktion von Steuerspannung/Strom) führen. Dies kann die IPLL-Genauigkeit verringern, bzw. die zuvor beschriebene "falsche Einrastung" verursachen.
• Das Prinzip besteht darin, daß die Steuerspannung durch eine Eichstufe verarbeitet wird, bevor sie auf die VCO- Schaltung gegeben wird. Diese Eicheinrichtung kann eine oder zwei programmierbare oder einstellbare Parameter haben, ihre Verstärkung und/oder ihre Vorspannung oder Abweichung, die dem Ausgangssignalwert zugefügt werden können. Die Übertragungsfunktion der Schaltung kann sein:
Gleichung 1:
• Vo = Vorspannung + Vin x Verstärkung
• wobei Vo = Ausgangssignal;
• Vin = Eingangssignal.
• Der Eichvorgang ordnet der Verstärkung und/oder der Vorspannung einen Wert bzw. Werte zu. Dies kann dadurch geschehen, daß irgendeine Form eines bekannten sequenziellen logischen Regelgerätes (je eine State Machine oder ein Microprogrammed Controller) vorgesehen wird, das einen Eichvorgang beim Anlauf durchführt. Bei praktischen Konstruktionen kann solch ein sequentielles Regelgerät auch für andere Zwecke erforderlich sein, und die Eichfunktion kann zweckmäßigerweise der vorhandenen Schaltungsanorndung durch Zufügen einer besonderen "Programmierung" zugeordnet werden. (Zweckmäßigerweise wird der Vorgang der Bestimmung der Operationsalgorithmen des Regelgerätes als "Programmierung" bezeichnet, ohne den tatsächlichen Regelgerätaufbau zu beeinflussen, d.h. die Programmierung kann mittels Hardware, Firmware oder Software oder einer Kombination hiervon erfolgen.)
• Die Eichschaltung schafft die Möglichkeit, den Ausgang des Filters zu übersteuern, und das Ausgangssignal des Filters auf einen minimalen oder maximalen Wert zu zwingen. Die Verstärkungs- und Vorspannungs-Eingangssignale können zweckmäßigerweise als digitale Signale oder Daten geliefert werden, die von einem Zähler oder einem Register unter der Steuerung eines sequentiellen Regelgerätes kommen, oder können über andere geeignete Einrichtungen geliefert werden.
• Ein Zähler (Frequenzzähler FC) kann ebenfalls wahlweise vorgesehen werden, der durch das VCO-Ausgangssignal getaktet wird, und der von dem sequentiellen Regelgerät geprüft wird, und kann den Programm-"Steuerfluß" ändern und/oder als Datenquelle von solch einem Programm verwendet werden. Wenn der IPLL als Frequenzvervielfacher verwendet wird, kann der FC zweckmäßigerweise der zuvor beschriebene Vor-Teiler sein.
• Das sequentielle Regelgerät kann (wenigstens während des Eichvorganges) vom "Bezugs"-Eingangssignal des IPLL (siehe Fig. 2) getaktet werden, von dem angenommen wird, daß es eine bekannte Frequenz hat. Alternativ kann eine andere Taktquelle bekannter Frequenz vorgesehen werden. Damit ist die Zeit bekannt, die erforderlich ist, um jeden "Befehl" des Regelgerätes auszuführen.
• Mit dem allgemeinen Eichgerät und dem Verfahrensgrundriß, die zuvor beschrieben wurden, kann der Eichvorgang wie folgt sein (ausgeführt durch Befehle des sequentiellen Regelgerätes).
• Die minimale Frequenz kann dadurch eingestellt werden, daß das Filterausgangssignal auf einen niedrigen Zustand, etwa nahe Null Volt gebracht wird. Unter Verwendung der Gleichung 1 kann das Ausgangssignal der Eicheinrichtung einfach der Wert des Vorspannungs-Eingangssignals sein. Das Vorspannungs-Eingangssignal kann von einem Zähler oder einer ähnlichen Vorrichtung, geleitet vom Regelgerät, abgeleitet werden. Das Regelgerät kann diesen Zähler oder Registereinrichtungen mit einem minimalen oder maximalen Wert erforderlicherweise vorbelasten. Es kann dann den FC voreinstellen, und es dem VCO ermöglichen, den FC auf eine bekannte Zahl der Steuergerät-"Befehls"-Zeiten (und damit eine bekannte Periode) erhöhen. Der im FC nach dieser Zeit verbleibende Zählstand kann dann vom Regelgerät geprüft werden, das dann bestimmt, ob die VCO-Ausgangssignalfrequenz über oder unter einem Einstellpunkt liegt.
• Wenn man z.B. damit beginnt, Null in das Vorspannungs- Steuerbitregister zu laden, kann erwartet werden, daß die VCO-Frequenz niedrig ist. Wenn die Frequenz niedrig ist, kann man fortfahren, um das Vorspannungsregister zu erhöhen, und die zuvor erwähnte FC-Zählstandprüfung wiederholen. Wenn der Einstellpunkt erreicht ist, ist die untere VCO-Grenze eingestellt. Wenn man entschieden hat, das Vorspannungsregister anfangs auf einen maximalen Wert einzustellen, kann eine anfängliche hohe VCO-Frequenz erwartet werden, und man kann den Vorspannungswert verringern, bis der Einstellpunkt erreicht ist.
• Eine alternative, schnellere Methode der Einstellung der Registerbits ist die Methode der "sukzessiven" Annäherung, die allgemein bei A/D-Umsetzern angewandt wird. Der Vorgang beginnt mit der Einstellung aller Registerbits auf Null (was angenommenerweise die minimale VCO-Frequenz darstellt). Das höchstwertige Registerbit wird dann auf Eins eingestellt, und die VCO-Frequenz wird wie oben beschrieben geprüft. Wenn festgestellt wird, daß die Frequenz zu hoch ist, wird das Registerbit auf Null zurückgestellt. Das nächstniedrigerwertige Registerbit wird dann auf Eins eingestellt und der Vorgang wiederholt, bis alle Bits eingestellt oder zurückgestellt sind, wie erforderlich ist.
• Die Maximalfrequenzeinstellung kann ähnlich der Minimalfrequenzeinstellung sein, es kann jedoch der zuvor eingestellte Vorspannungswert beibehalten werden, und das Filterausgangssignal kann auf einen maximalen Wert gezwungen werden. Ein Vorgang ähnlich dem oben beschriebenen kann die Verstärkung einstellen, um die beabsichtigte maximale Frequenz des VCO einzustellen.
• Wenn eine oder zwei Betriebsgrenzen des VCO-Steuerbereichs für einen praktischen Anwendungsfall des IPLL eingestellt sind, kann die VCO-Empfindlichkeit bestimmbar sein, da es bekannt ist, daß sie im wesentlichen linear ist, und zwei Punkte auf der Linie (nach Frequenz und Spannung) wurden gerade bestimmt. Es kann nun das Filterausgangssignal freigegeben werden und der PLL kann dann die Endeinrastung suchen.
• Eine bevorzugte Ausführungsform der Eicheinrichtung ist in den Fig. 5 und 6 der beigefügten Zeichnungen gezeigt. Die Zeichnungen zeigen nur die Arbeitsweise der gesteuerten Pufferstufe: der Aufbau der digitalen Schaltungen (sequentielle Regelgeräte, Zähler usw.) ist bekannt: Details sind in zahlreichen Standardtexten (wie Introduction to VLSI Systems, Meadd & Conway, Addison- Wesley 19980) erhältlich. Die gezeigte Ausführungsform nimmt einen CMOS-Herstellungsvorgang an, jedoch können auch andere MOS-Prozesse (z.B. NMOS oder PMOS) angewandt werden.
• Die Ausführungsform macht vorrangig von der sog. "Stromspiegel-"Schaltung Gebrauch. Dies ist eine bekannte Einrichtung zum Erzeugen von Mehrfachstromquellen (oder -Senken) als genau bekannte Vielfache eines bestimmten Eingangsstroms. Die Kenntnis dieser Standardschaltung wird vorausgesetzt.
• Bezugnehmend auf Fig. 5 wird das Regelgerät mit zwei D/A- Umsetzern (DAC) ausgebildet. Diese Schaltungen haben die Eigenschaft, einen Ausgangsstrom zu erzeugen, der proportional einem digitalen Eingangswert ist. D1 ist ein einfacher DAC dieses Typs. D1 kann in der Praxis ein "vervielfachender DAC" mit einem festgelegten Eingangssignal sein. D2 kann ein "vervielfachender DAC" sein, bei dem der Ausgangsstrom dem Produkt des zuvor erwähnten Eingangssignals und einem zusätzlichen (analogen) Eingangssignal proportional ist.
• Das Filter der Fig. 2 kann ein Spannungsausgangssignal erzeugen, und daher ist eine Spannung/Strom-Umwandlungsfunktion erforderlich, um die DACs anzusteuern. In der Schaltung der Fig. 6 ist der Strom über M5 dem Spannungseingangssignal an Ml für Werte zwischen der Transistorschwellwertspannung VTe und Vdd/2 umgekehrt Proportional. Wegen dieser Umkehrbeziehung kann das Ausgangssignal der beiden DACs subtrahiert statt addiert werden. In Fig. 6 kann das gesteuerte Ausgangssignal die Steuerelektroden weiterer Transistoren speisen, die eine Stromspiegelanordnung haben, wobei der Strom über M5 proportional vervielfacht wird. Diese Schaltung ist in den vervielfachenden DAC, D2 eingebaut.
• Eine bevorzugte Ausführungsform des DAC ist in Fig. 6 gezeigt. Transistoren M9, M12 erzeugen Verstärkungswerte und stellen das erste, zweite, n-te Verstärkungssteuerbit dar. M8, M13, MBn bewirken Vorspannungswerte und stellen das erste, zweite, n-te Vorspannungssteuerbit dar. Es sind soviele Transistoren vorhanden, wie Bits erforderlich sind. Je mehr Bits vorhanden sind, desto höher ist die Genauigkeitseinstellung bzw. Einstellbarkeit, jedoch ist die Eichzeit der Anzahl der Bits proportional. Praktisch liefern drei oder vier Bits ausreichende Genauigkeit und Einstellbarkeit. Die Darstellung der Fig. 6 liefert nur als Beispiel drei Steuerbits.
• Die Wertigkeit eines Bits kann von dem Verhältnis Breite/Länge der Transistoren abhängen. Wenn z.B. M13 zweimal so groß wie M8 ist, hat das M13-Bit zweimal die Wertigkeit des M8-Bits usw. Das gleiche kann für die Verstärkungsregelung gelten. Nimmt man an, daß M7 im wesentlichen die gleiche Breite wie M8 hat, und jeder folgende Transistor zweimal die Breite jedes vorherigen, dann gilt: I1 = fester Vorspannungsstrom x binär gewichteter Wert der Vorspannungssteuerbits.
• Betrachtet man den D2-Kreis in Fig. 6, kann der Transistor M9 die zweite Hälfte eines Stromspiegels bilden, wenn seine Gateelektrode von der Vorspannung aus M5 gespeist wird. Der Strom 12 ist daher ein Vielfaches des Stromes durch M5 (das Vielfache ist das Größenverhältnis von M5 und M9). Wie zuvor erwähnt, können mehrfache M9 Schalter/Transistor-Paare vorhanden sein, die von verschiedenen Bits des Verstärkungseingangs gesteuert werden. Der Strom 12 kann daher den Strom durch M5, multipliziert mit den binär gewichteten Wert der Verstärkungsbits proportional sein. Dies bildet einen vervielfachenden DAC, dessen Ausgangssignal der Steuerspannung (Vin) umgekehrt proportional ist. Vin kann das Abtastfilterausgangssignal (das wahlweise auf niedrig oder hoch gesetzt ist, wie zuvor beschrieben wurde) sein.
• Der andere DAC, D1 kann durch die M8, M13, MBn Transistoranordnung gebildet werden und kann im wesentlichen identisch arbeiten, mit der Ausnahme, daß sein Eingangssteuerstrom einen festen Wert hat. Der Strom I1 ist damit dem binären Vorspannungswert proportional. Die Differenz I1-I2 kann abgenommen und über den Stromspiegel M10/M11 dem VCO-Eingang als Schwingungsfrequenz-Steuerstrom zugeführt werden.
• Wegen der Umkehrbeziehung an D2 kann der zuvor erläuterte Eichvorgang geringfügig geändert werden. Es kann angenommen werden, daß der VCO eine direkte, nicht inverse Strom/Frequenz-Steuercharakteristik hat. Vin kann auf einen maximalen Wert gezwungen werden, und wegen dieser inversen Charakteristik des D2 Spannungs/Strom-Umsetzers kann das Vorspannungssignal auf Null abnehmen. Damit ist I2 nahezu Null.
• Stellt man die Vorspannung wie oben beschrieben ein, wird I1 eingestellt, um den VCO auf seine maximale Frequenz zu bringen. Wenn die Vorspannung konstant gehalten wird, kann Vin auf Null eingestellt werden und bringt I2 auf einen maximalen Wert, der zum Stromwert des Verstärkungseingangssignals in Beziehung steht. Dies reduziert den Wert I1-I2, und das VCO-Ausgangssignal kann dann abnehmen. Stellt man die Verstärkung ein, dann kann nun der VCO auf eine richtige minimale Frequenz gebracht werden, d.h. 12 wird eingestellt. Der VCO ist nun im wesentlichen geeicht und der IPLL kann nun aktiviert werden und "einrasten".
Eicheinrichtung: Zweite Ausführungsform (Siehe Fig. 7 bis 9)
• Die nachstehend allgemein beschriebene Eicheinrichtung erfordert eine geringere Schaltungsanordnung als die der ersten Ausführungsform, jedoch erfordert sie einen VCO- Kreis mit einer zwangsläufig linearen Steuercharakteristik im wesentlichen bis herab etwa zur Frequenz Null. Die zuvor beispielsweise erwähnte Mulitvibratorschaltung hat diese Eigenschaften wie zahlreiche andere, die ebenfalls bekannt sind. Unter dieser Voraussetzung ist der erste Eichpunkt implizit am Null-Strom/Frequenzpunkt vorgesehen, was nur einen einzigen Eichschritt erfordert, um die Charakteristik einzustellen. Tatsächlich kann die Charakteristik um den Null-"Punkt" schwanken, bis sie den erforderlichen Eichpunkt schneidet. Zweckmäßigerweise liegt dieser (einzige) Eichpunkt so nahe, wie möglich an der endgültigen (d.h. eingerasteten) gewünschten VCO- Frequenz. Dies wird sehr einfach in der folgenden Weise erreicht:
• Die Steuerspannung (des Filters) wird mit einer Konstanten vervielfacht, bevor sie auf den VCO gegeben wird. Diese Konstante wird während des Selbsteichvorganges eingestellt. Die Verwendung einer multiplikativen statt einer additiven Einstellung dient auch dazu, die VCO- Empfindlichkeitsfunktion (d.h. die Neigung seiner Ansprechkurve) zu stabilisieren. Eine Abwandlung dieser zweiten Ausführungsform ist ebenfalls möglich, wobei anstelle der Multiplikation der Steuerspannung (oder des Steuerstromes) durch einen einstellbaren Faktor der Zeitkondensator, bzw. die Zeitkondensatoren im VCO selbst in gleicher Weise eingestellt wird, bzw. werden. Da die VCO-Frequenz durch die Kombination des Steuerstroms und der Zeitkapazitäten bestimmt wird, ist die Wirkung die gleiche. Im VCO der Fig. 4 kann dies dadurch geschehen, daß der einzige gezeigte Kondensator durch mehrere Kondensatoren ersetzt wird, die jeweils in Reihe mit einem geeigneten (Transistor)-Schalter liegen, wobei solche Kondensator/Schalter-Paare anstelle des ursprünglichen Kondensators parallel geschaltet sind Wenn diese Kondensatoren in der Größe geeignet geändert werden, können die zugehörigen Schalter - ähnlich, wie zuvor erwähnt - betrieben werden. Ein Prototyp des PLL in Form diskreter Komponenten gemäß der vorliegenden Erfindung wurde aus üblichen, (diskreten) Komponenten hergestellt, um die zuvor beschriebene Schaltung zu prüfen. Der größte Teil der Schaltung wurde aus bipolaren TTL-Komponenten aufgebaut, wobei CMOS für die analogen Schalter (die in den SCF-Kreisen verwendet werden), und ihre Treiber verwendet wurden. Der Vorgang der Selbsteichung ist dem eines A/D-Umsetzers mit sukzessiver Annäherung ähnlich. Sie erhält ein sinusförmiges Bezugssignal AC-IN mit 132 kHz mit einer Spannung Spitze-Spitze von 10 V. Das logische 132 kHz Taktsignal REF wird hieraus durch einen Sinus/Rechteckumsetzer erzeugt. Der Prototyp PLL rastete (nach Durchführung der Eichfunktion) in weniger als 300 Mikrosekunden über ein Bezugsfrequenzbereich von 115 - 150 kHz (die Nennfrequenz beträgt 132 kHz). Bei nur fünf aktiven Bits verringerte sich der Erfassungsbereich auf 123 bis 148 kHz.
• Eine sinusförmige FM wurde aus 50 - 2500 Hz bei Bezugs- Eingangssignalfrequenzabweichungen von ± 450 bis ± 2000 Hz wiedergewonnen. Eine verbesserte Leistung kann bei der betrachteten Ausführungsform der vorliegenden Erfindung, d.h. voll integriertem PLL erwartet werden. Ein im wesentlichen MOS-Prozeß wird für den IPLL in Betracht gezogen.

Claims (13)

1. Integrierbarer Phasenregelkreis (IPLL), bestehend aus Abtastdaten-Filtereinrichtungen,

die ein Bezugssignal abtasten, um an ihrem Ausgang ein Steuersignal abzugeben, und

spannungs- oder stromgesteuerten Oszillatoreinrichtungen (VCO) mit einem Steuereingang, denen das Ausgangssignal der Filtereinrichtungen zugeführt wird, wobei die Schwingungsfreguenz vom Steuersignal reguliert wird, und die ein digitales Ausgangssignal erzeugen, das zu den Filtereinrichtungen rückgekoppelt wird, um ein Taktsignal für die Abtastung zu erzeugen, gekennzeichnet durch, Eicheinrichtungen, die den Ausgang der Filtereinrichtungen mit dem Steuereingang der VCO koppeln und einstellbare Verstärkungs- und/oder Vorspannungseinrichtungen enthalten, die einstellbar sind, um die Gesamt-Steuersignal/Frequenzcharakteristik des IPLL unabhängig von dem Steuersignalfrequenzparameter der VCO zu bestimmen.

2. IPLL nach Anspruch 1, dadurch gekennzeichnet, daß die Filtereinrichtung das Bezugssignal stroboskopisch abtastet.

3. IPLL nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er im wesentlichen vollständig integrierbar ist.

4. IPPL nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er im wesentlichen unter Anwendung von MOS-Technologie hergestellt ist.

5. IPLL nach Anspruch 1, dadurch gekennzeichnet, daß die Filtereinrichtung ein geschaltetes Kapazitätsfilter (SCF) und eine Integratoreinrichtung aufweist.

6. IPLL nach Anspruch 1, dadurch gekennzeichnet, daß die Eicheinrichtung wenigstens einen Digital/Analog- Umsetzer (M9-M12-MGn, M7-M8-M13-MBn; MDAC) aufweist, und daß weiterhin die Charakteristik der VCO über den Betriebsfreguenzbereich des IPLL bestimmt ist.

7. IPLL nach einem der Ansprüche 1 - 6, dadurch gekennzeichnet, daß die Eicheinrichtung einen Digital/Analog-Umsetzer (M9-M12- MGn) aufweist, der in der Lage ist, den Abfall bzw. die Verstärkung der Eicheinrichtung einzustellen.

8. IPLL nach einem der Ansprüche 1 - 7, dadurch gekennzeichnet, daß die Eicheinrichtung einen Digital/Analog-Umsetzer (M7-M8- M13-MBn) aufweist, und in der Lage ist, die Vorspannung der Eicheinrichtung einzustellen.

9. IPLL nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Eicheinrichtung weiterhin ein Register aufweist, das in der Lage ist, das zweite Bezugssignal mit einer Konstanten zu multiplizieren.

10. IPLL nach Anspruch 1, dadurch gekennzeichnet, daß Kondensator/Schalt-Paare vorgesehen sind, die den VCO zugeordnet sind, um die Charakteristik der VCO zu beeinflussen.

II. IPLL nach Anspruch 1, gekennzeichnet durch Zähler- oder Teilereinrichtungen (COUNTER), die in der Lage sind, das digitale Signal zu empfangen und den Filtereinrichtungen ein geteiltes oder multipliziertes Taktsignal zuzuführen, wobei der IPLL von dem VCO ein multipliziertes Frequenzausgangssignal abgibt.

12. IPLL nach Anspruch 1, dadurch gekennzeichnet, daß er zum Betrieb bei niedrigen oder mittleren Frequenzen geeignet ist.

13. IPLL nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal im wesentlichen spektralrein und daher eine Einzelfrequenz ist.