JP4735870B2 - 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 - Google Patents

Description

本発明は、広帯域に発振周波数を変化させる電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法に関する。

入力電圧に応じた周波数の信号が出力される電圧制御発振器は、例えば、ＰＬＬ回路（位相同期回路）、または、省面積かつ低スプリアス電力で周波数を高速に遷移（ホッピング）する周波数シンセサイザなどに用いられる。

図１は、従来の電圧制御発振器の構成を示したブロック図である。図１において、電圧制御発振器は、入力端子１と、電圧／電流変換器２および３と、電流制御発振器４と、出力端子５とを含む。

電圧／電流変換器２および３は、入力端子１に印加された入力電圧を、その入力電圧に応じた電流に変換する。電流制御発振器４は、電圧／電流変換器２および３のそれぞれにて変換された電流の和に応じた周波数の信号を生成する。

電圧／電流変換器２および３のそれぞれは、電圧制御発振器の入出力特性が線形になるように制御される。例えば、電圧／電流変換器２の変換ゲインが減少するときには、電圧／電流変換器３は、自己の変換ゲインが増加するように制御される。

これにより、電圧制御発振器の入出力特性が線形になる周波数の範囲（以下、可変周波数範囲と称する）を広くすることが可能になる。

しかしながら、このような電圧制御発振器では、入出力特性が一つであるのため、位相雑音が高くなる。これは、一つの入出力特性を有する電圧制御発振器が複数の入出力特性を有する電圧制御発振器と同じ可変周波数範囲を得るためには、電圧制御発振器の変換ゲインが大きくする必要があるからである。

特許文献１（特開２００３−６９３９０号公報）には、入力電圧の可変範囲において、入出力特性が線形になる電圧制御発振器を備えたＰＬＬ回路が記載されている。通常、入力電圧が、電圧電流変換器の動作を制御する電源電圧に近づくと、その入出力特性は線形にならない。特許文献１に記載の電圧制御発振器では、その入力電圧が電源電圧に近づいても、その入出力特性を線形することが可能になり、可変周波数範囲を広げることが可能になる。

具体的には、その電圧制御発振器では、電圧値の高い第２電源電圧で動作する電圧電流変換回路にて入力電圧が電流に変換される。また、その電流が、第２電源電圧よりも低い第１電源電圧で動作する第３カレントミラー回路と、リングオシレータへの電流を制御する複数の第１トランジスタのゲートと、に第２電源電圧で動作する第１および第２カレントミラー回路を介して出力される。

これにより、電圧制御発振器の変換ゲインの増加を大きくしなくても、可変周波数範囲が広くなっている。
特開２００３−６９３９０号公報

特許文献１に記載のＰＬＬ回路の電圧制御発振器の入出力特性は、一つだけである。このため、入力電圧の可変範囲において、より広い可変周波数範囲の周波数の信号を得るためには、電圧制御発振器のゲインを大きくする必要がある。なお、この電圧制御発振器では、定電流源を設けることで可変周波数範囲を変更している。しかしながら、可変周波数範囲は、変更されているだけで、広くなってはいない。

本発明の目的は、変換ゲインの増加を抑制しながら可変周波数範囲を広くすることが可能な電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法を提供することである。

上記の目的を達成するために、本発明の電圧制御発振器は、入力電圧に応じた周波数の信号を出力する電圧制御発振器であって、前記入力電圧を、該入力電圧に応じた第一物理量に変換する変換部と、前記周波数をオフセットするための複数の第一スイッチを含み、各第一スイッチの状態に応じた第二物理量を生成するオフセット調節部と、前記入力電圧および前記周波数の関係を線形に調節するための複数の第二スイッチを含み、前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および各第二スイッチの状態に応じた第三物理量を生成する線形調節部と、前記第一物理量、前記第二物理量および前記第三物理量に応じた周波数の信号を出力する信号出力部と、を含む。

また、本発明の発振周波数制御方法は、入力電圧に応じた周波数をオフセットするための複数の第一スイッチと、前記入力電圧および前記周波数の関係を線形に調節するための複数の第二スイッチとを含み、前記周波数の信号を出力する電圧制御発振器が行う発振周波数制御方法であって、前記入力電圧を、該入力電圧に応じた第一物理量に変換する変換ステップと、各第一スイッチの状態に応じた第二物理量を生成するオフセット調節ステップと、前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および各第二スイッチの状態に応じた第三物理量を生成する線形調節ステップと、前記第一物理量、前記第二物理量および前記第三物理量に応じた周波数の信号を出力する信号出力ステップと、を含む。

また、本発明の電圧制御発振器は、入力電圧に応じた周波数の信号を出力する電圧制御発振器であって、前記入力電圧を、該入力電圧に応じた第一物理量に変換する変換部と、前記周波数をオフセットするための複数の第一スイッチを含み、各第一スイッチの状態に応じた第二物理量を生成するオフセット調節部と、前記入力電圧および前記周波数の関係を線形に調節するための状態値を生成する生成回路を含み、前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および前記状態値に応じた第三物理量を生成する線形調節部と、前記第一物理量、前記第二物理量および前記第三物理量に応じた周波数の信号を出力する信号出力部と、を含む。

また、本発明の発振周波数制御方法は、入力電圧に応じた周波数をオフセットするための複数の第一スイッチと、前記入力電圧および前記周波数の関係を線形に調節するための複数の第二スイッチとを含み、前記周波数の信号を出力する電圧制御発振器が行う発振周波数制御方法であって、前記入力電圧を、該入力電圧に応じた第一物理量に変換する変換ステップと、各第一スイッチの状態に応じた第二物理量を生成するオフセット調節ステップと、前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および各第二スイッチの状態に応じた第三物理量を生成する線形調整ステップと、前記第一物理量、前記第二物理量および前記第三物理量に応じた周波数の信号を出力する信号出力ステップと、を含む。

上記の発明によれば、入力電圧がその入力電圧に応じた第一物理量に変換される。また、周波数をオフセットするための複数の第一スイッチの状態に応じた第二物理量が生成される。また、入力電圧が、入力電圧および周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、第三物理量が生成される。

このため、第一スイッチの状態が変更されることで、入力電圧および周波数の関係を変更することが可能になり、電圧制御発振器の入出力特性を複数設定することが可能になる。また、各入出力特性は、第三物理量によって、入力電圧および周波数の関係が線形に調節されるので、各入出力特性が線形になる範囲を広くすることが可能になる。したがって、変換ゲインの増加を抑制しながら可変周波数範囲を広くすることが可能になる。

また、前記入力電圧および前記信号に基づいて、各第二スイッチを制御するスイッチ制御回路をさらに含むことが望ましい。

入力電圧に応じた周波数は、温度、電源電圧の環境変動および各種デバイスの経年変化などにより変化する。このため、電圧制御発振器の設計者などが、各入出力特性が線形となるような第三物理量を予め知ることが困難な場合がある。

上記の発明によれば、入力電圧および信号に基づいて、各第二スイッチが制御される。このため、各第二スイッチが、電圧制御発振器の入出力特性が線形になるような第三物理量が生成されるように制御されれば、各入出力特性が線形になるような第三物理量を予め知ることが困難な場合でも、各入出力特性が線形になる範囲を広くすることが可能になる。

また、前記入力電圧、前記第一物理量、前記第二物理量および前記第三物理量に基づいて、各第二スイッチを制御するスイッチ制御回路をさらに含むことが望ましい。

上記の発明によれば、入力電圧、第一物理量、第二物理量および第三物理量に基づいて、各第二スイッチが制御される。このため、各第二スイッチが、電圧制御発振器の入出力特性が線形になるような第三物理量が生成されるように制御されれば、各入出力特性が線形になるような第三物理量を予め知ることが困難な場合でも、各入出力特性が線形になる範囲を広くすることが可能になる。

また、前記第一物理量は、第一電流であり、前記第二物理量は、第二電流であり、前記第三物理量は、第三電流であることが望ましい。

また、前記線形調節部は、前記入力電圧を所定値だけ下げてレベルシフト電圧を生成するレベルシフト回路と、前記レベルシフト電圧が、前記所定電圧範囲を前記所定値だけ下げた特定電圧範囲に含まれる際に、前記第三電流を生成する出力回路と、を含むことが望ましい。

電圧を電流に変換することで第三電流を生成する場合、線形調節部および変換部としてＭＯＳトランジスタが用いられると、変換部の変換ゲインが変化する電圧の値が、線形調節部に用いられるＭＯＳトランジスタのしきい値と同じである必要があるが、このようなＭＯＳトランジスタを設けることは困難な場合がある。

上記の発明によれば、入力電圧が所定値だけ下げられたレベルシフト電圧が生成される。また、そのレベルシフト電圧が所定電圧範囲を所定値だけ下げた特定電圧範囲に含まれる際に、第三物理量が生成される。

このため、変換部の変換ゲインが変化する電圧の値と、線形調節部に用いられるＭＯＳトランジスタのしきい値との差分が所定値として設定されれば、容易に入力電圧が所定電圧範囲に含まれるときに、第三物理量を生成することが可能になる。

また、前記入力電圧および前記信号に基づいて、前記所定値を制御するシフト制御回路をさらに含むことが望ましい。

電圧制御発振器の入出力特性が線形にならないような入力電圧の範囲は、温度、電源電圧の環境変動および各種デバイスの経年変化などにより変化する。このため、予め適切な所定値を知ることが困難な場合がある。

上記の発明によれば、入力電圧および信号に基づいて、所定値が制御される。このため、入力電圧を、予め適切な所定値を知ることが困難な場合でも、電圧制御発振器の入出力特性が線形になる範囲を広くすることが可能になる。

また、前記信号出力部は、所定振幅範囲内の振幅で発振する発振器と、前記第一電流、前記第二電流および前記第三電流に基づいて、前記発振器の発振周波数を調節する位相補間回路と、を含むことが望ましい。

上記の発明によれば、発振器は、所定振幅範囲内の振幅で発振する。位相補間回路は、第一電流、第二電流および第三電流に基づいて、その発振器の発振周波数を調節する。

このため、例えば、所定振幅範囲が電源電圧ないし接地電圧の範囲に設定されれば、出力される信号の振幅を大きくすることが可能になる。したがって、電圧制御発振器の位相雑音特性を良くすることが可能になる。

また、前記位相補間回路は、前記位相補間回路に流れる電流を受け付ける入力端子と、前記位相補間回路を流れた電流を出力する出力端子と、を含み、前記位相補間回路に流れる電流に応じて前記発振器の発振周波数を調節し、前記変換部は、電源端子と前記入力端子との間に接続され、前記入力電圧に応じた電流を流し、前記出力端子と接地端子との間に並列に接続され、かつ、前記第一スイッチがオンのときに、定電流を流す複数の定電流回路を含み、前記線形調節部は、前記出力端子と前記接地端子との間に互いに並列に接続され、かつ、前記第二スイッチがオンのときに、前記入力電圧に応じた電流を流す複数の可変電流回路を含むことが望ましい。

上記の発明によれば、各第一および第二スイッチをｎＭＯＳトランジスタにて構成することが可能になり、電圧制御発振器の面積を減少させることが可能になる。これは、ｎＭＯＳトランジスタがｐＭＯＳトランジスタと同じトランスコンダクタンスを小さい面積で実現できるためである。

また、本発明の周波数シンセサイザは、基準周波数の信号に基づいて互いに異なる周波数範囲の周波数の信号を出力する複数のＰＬＬ回路を有する周波数シンセサイザであって、各ＰＬＬ回路は、入力電圧に応じて、該ＰＬＬ回路に応じた周波数範囲の周波数の信号を出力する電圧制御発振部と、前記電圧制御発振部が出力した信号を分周する可変分周器と、前記可変分周器にて分周された信号の周波数および前記基準周波数の位相差を示す位相差信号を生成し、該位相差信号に基づいて前記入力電圧を制御する入力電圧制御部と、を含み、各ＰＬＬ回路から出力された信号のいずれか一つを出力する選択部、を含む。

また、本発明の発振周波数制御方法は、基準周波数の信号に基づいて互いに異なる周波数範囲の周波数の信号を出力する複数のＰＬＬ回路を有する周波数シンセサイザが行う発振周波数制御方法であって、各ＰＬＬ回路が、入力電圧に応じて、該ＰＬＬ回路に応じた周波数範囲の周波数の信号を出力する電圧制御発振ステップと、各ＰＬＬ回路が、前記出力された信号を分周する分周ステップと、各ＰＬＬ回路が、前記分周された信号の周波数および前記基準周波数の位相差を示す位相差信号を生成する位相差生成ステップと、各ＰＬＬ回路が、前記生成された位相差信号に基づいて前記入力電圧を制御する入力電圧制御ステップと、周波数シンセサイザが、各ＰＬＬ回路にて出力された信号のいずれか一つを出力する選択ステップと、を含む。

上記の発明によれば、各ＰＬＬ回路からそのＰＬＬ回路に応じた発振周波数範囲の周波数の信号が出力される。また、それらの周波数の信号のいずれか一つが出力される。

このため、周波数シンセサイザが所定の周波数範囲に含まれる周波数の信号を生成する場合、個々のＰＬＬ回路から出力される信号の周波数の周波数範囲は、その所定の周波数範囲より小さくても良くなる。よって、ゲインの増加を抑制しながら可変周波数範囲を広くすることが可能になる。

また、前記基準周波数の信号を逓倍する逓倍回路と、前記基準周波数の信号および前記逓倍された基準周波数の信号のどちらか一方を各ＰＬＬ回路に出力する第二の選択部と、前記第二の選択部が前記逓倍された基準周波数の信号を出力するときには、前記逓倍回路に電力を供給し、前記第二の選択部が前記基準周波数の信号を出力するときには、前記逓倍回路への電力の供給を停止する電源管理部と、をさらに含むことが望ましい。

上記の発明によれば、基準周波数の信号が逓倍される。また、基準周波数の信号およびその逓倍された基準周波数の信号のどちらか一方が各ＰＬＬ回路に出力される。また、基準信号がＰＬＬ回路に出力されるときには、基準周波数の信号を逓倍する逓倍回路への電力の供給が停止される。

このため、基準周波数を逓倍することが可能な周波数発振器において、使用電力を軽減することが可能になる。

また、前記電圧制御発振部は、前記電圧制御発振器にて構成されることが望ましい。

本発明によれば、変換ゲインの増加を抑制しながら可変周波数範囲を広くすることが可能になる。

従来の電圧制御発振器の構成を示したブロック図である。 本発明の一実施例の電圧制御発振器の構成を示したブロック図である。 本発明の他の実施例の電圧制御発振器の構成を示したブロック図である。 本発明の他の実施例の電圧制御発振器の構成を示したブロック図である。 本発明の他の実施例の電圧制御発振器の構成を示したブロック図である。 周波数オフセットの一例を説明するためのグラフである。 非線形性の補正の一例を説明するためのグラフである。 非線形性の補正の一例を説明するためのグラフである。 非線形性の補正の一例を説明するためのグラフである。 本発明の他の実施例の電圧制御発振器の構成を示したブロック図である。 電流制御発振器の一例を示した回路図である。 ディレイセルの一例を示した回路図である。 ディレイセルの一例を示した回路図である。 本発明の他の実施例の電圧制御発振器の構成を示したブロック図である。 スイッチ制御電流源の一例を示した回路図である。 スイッチ制御変換器の一例を示した回路図である。 本発明の他の実施例の電圧制御発振器の構成を示したブロック図である。 本発明の一実施例の周波数シンセサイザの構成を示したブロック図である。 入力電圧制御回路の構成の一例を示したブロック図である。 各ＰＬＬ回路の可変周波数範囲を示した説明図である。 本発明の他の実施例の周波数シンセサイザの構成を示したブロック図である。

以下、本発明の実施形態について図面を参照して説明する。

図２は、本発明の一実施形態の電圧制御発振器の構成を示したブロック図である。

図２において、電圧制御発振器は、入力端子１１と、変換器１２と、可変変換器１３および１４と、可変周波数発振器１５と、出力端子１６とを含む。

入力端子１１には、入力電圧が印加される。

変換器１２は、その入力電圧を、その入力電圧に応じた第一物理量に変換する。

可変変換器１３は、スイッチ群１３ａと、変換器１３ｂとを含む。なお、可変変換器１３は、オフセット調節部の一例である。

スイッチ群１３ａは、入力電圧に応じた周波数をオフセットするための複数のスイッチを含む。各スイッチは、電源電圧が印加された電源端子（図示せず）と接続される。また、各スイッチは、互いに並列に接続される。なお、スイッチ群１３ａのスイッチの数は、本実施形態では、Ｎであり、図２には、Ｎ個のスイッチの中の４個のスイッチ（ＳＷａ１ないし３およびＳＷａＮ）が示されている。

可変変換器１３（具体的には、変換器１３ｂ）は、各スイッチの状態に応じた第二物理量を生成する。

可変変換器１４は、スイッチ群１４ａと、変換器１４ｂとを含む。なお、可変変換器１４は、線形調節部の一例である。

スイッチ群１４ａは、入力電圧および周波数の関係を線形に調節するための複数のスイッチを含む。なお、入力電圧および周波数の関係は、電圧制御発振器の入出力特性である。

スイッチ群１４ａの各スイッチは、電源電圧が印加された電源端子と接続される。また、各スイッチは、互いに並列に接続される。スイッチ群１４ａのスイッチの数は、本実施形態では、Ｎであり、図２には、Ｎ個のスイッチの中の４個のスイッチ（ＳＷｂ１ないし３およびＳＷｂＮ）が示されている。なお、スイッチ群１４ａのスイッチの数は、本実施形態では、スイッチ群１３ａのスイッチの数と同じであるが、実際には、スイッチ群１３ａのスイッチの数と異なってもよい。

可変変換器１４（具体的には、変換器１４ｂ）は、その入力電圧がおよび周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、その入力電圧およびスイッチ群１４ａの各スイッチの状態に応じた第三物理量を出力する。

また、可変変換器１４は、スイッチ群１４ａの代わりに、入力電圧および周波数の関係を線形に調節するための状態値を生成する生成回路を含んでもよい。生成回路は、例えば、電源端子と接続され、電源電圧の値を調節し、その調節された値を状態値として用いる。

この場合、可変変換器１４は、その入力電圧がその所定電圧範囲に含まれる際に、その入力電圧および状態値に応じた第三物理量を生成する。

可変周波数発振器１５は、その第一物理量、第二物理量および第三物理量に応じた周波数の信号を出力する。なお、可変周波数発振器１５は、信号出力部の一例である。

なお、物理量の種類は、例えば、電流、抵抗または電気容量などである。また、物理量の種類は、電流、抵抗または電気容量に限らず適宜変更可能である。

次に動作を説明する。

変換器１２は、入力端子１１に印加された入力電圧を、その入力電圧に応じた第一物理量に変換する。変換器１２は、その第一物理量を可変周波数発振器１５に出力する。

変換器１３ｂは、スイッチ群１３ａの各スイッチの状態に応じた第二物理量を生成し、その第二物理量を可変周波数発振器１５に出力する。

変換器１４ｂは、その入力電圧が所定電圧範囲に含まれる際に、その入力電圧およびスイッチ群１４ａの各スイッチの状態に応じた第三物理量を生成し、その第三物理量を可変周波数発振器１５に出力する。

可変周波数発振器１５は、その第一物理量、第二物理量および第三物理量を受け付け、その第一物理量、第二物理量および第三物理量に応じた周波数の信号を出力端子１６に出力する。例えば、可変周波数発振器１５は、その第一物理量、第二物理量および第三物理量の和が大きいほど周波数が大きくなるような信号を出力端子１６に出力する。

次に効果を説明する。

本実施形態によれば、変換器１２は、入力電圧を、入力電圧に応じた第一物理量に変換する。可変変換器１３は、スイッチ群１３ａの各スイッチの状態に応じた第二物理量を出力する。可変変換器１４は、入力電圧が所定電圧範囲に含まれる際に、入力電圧およびスイッチ群１４ａの各スイッチの状態に応じた第三物理量を出力する。可変周波数発振器１５は、その第一物理量、第二物理量および第三物理量に応じた周波数の信号を出力する。

また、可変変換器１４は、スイッチ群１４ａの代わりに生成回路を含み、その生成回路にて生成された状態値および入力電圧に応じた周波数の信号を出力してもよい。

この場合、スイッチ群１３ａの各スイッチの状態が変更されることで、入力電圧および周波数の関係を変更することが可能になり、電圧制御発振器の入出力特性を複数設定することが可能になる。また、各入出力特性は、第三物理量によって、入力電圧および周波数の関係が線形に調節されるので、各入出力特性が線形になる範囲を広くすることが可能になる。したがって、変換ゲインの増加を抑制しながら可変周波数範囲を広くすることが可能になる。

次に、可変変換器１４の各スイッチを調節する電圧制御発振器について説明する。

図３は、可変変換器１４の各スイッチを調節する電圧制御発振器の構成の一例を示したブロック図である。以下では、主に図２と異なる構成および動作について説明する。なお、図３において、図２と同じものには同じ符号が付してある。

図３において、電圧制御発振器は、図２で示した構成に加え、さらに線形性モニタ１７を含む。

線形性モニタ１７は、入力端子１１に印加された入力電圧および可変周波数発振器１５が出力した信号に基づいて、電圧制御発振器の入出力特性が線形になるようにスイッチ群１４ａの各スイッチを制御する。

例えば、線形性モニタ１７は、その信号の周波数を計数する周波数カウンタ回路を含み、その周波数カウンタ回路の計数結果および入力電圧に基づいて、電圧制御発振回路の入出力特性が線形になるようにスイッチ群１４ａを制御する。

なお、線形性モニタ１７は、スイッチ制御回路の一例である。

次に動作を説明する。

可変周波数発振器１５は、第一物理量、第二物理量および第三物理量に応じた周波数の信号をさらに線形性モニタ１７に出力する。

線形性モニタ１７の周波数カウンタ回路は、可変周波数発振器１５からその信号を受け付け、その信号の周波数を計数する。

線形性モニタ１７は、その計数結果および入力端子１１に印加された入力電圧に基づいて、電圧制御発振回路の入出力特性が線形になるようにスイッチ群１４ａの各スイッチを制御する。

具体的には、先ず、線形性モニタ１７は、周波数カウンタ回路の計数結果および入力電圧に基づいて、電圧制御発振回路の入出力特性の線形からのずれ幅を求める。以下、その入出力特性の線形からのずれ幅を非線形性と称する。続いて、線形性モニタ１７は、その非線形性が補正されるような第三物理量を算出し、その第三物理量が生成されるようにスイッチ群１４ａの各スイッチにスイッチ制御信号を出力する。

その後、スイッチ群１４ａの各スイッチは、そのスイッチ制御信号を受け付けると、そのスイッチ制御信号に応じてオンまたはオフになる。

次に効果を説明する。

入力電圧に応じた周波数は、温度、電源電圧の環境変動および各種デバイスの経年変化などにより変化する。このため、電圧制御発振器の設計者などが、各入出力特性が線形となるような第三物理量を予め知ることが困難な場合がある。

本実施形態では、線形性モニタ１７は、入力電圧および可変周波数発振器１５が出力した信号に基づいて、スイッチ群１４ａの各スイッチを制御する。

この場合、スイッチ群１４ａの各スイッチが、電圧制御発振器の入出力特性が線形になるような第三物理量が出力されるように制御されれば、各入出力特性が線形になるような第三物理量を予め知ることが困難な場合でも、各入出力特性が線形になる範囲を広くすることが可能になる。

次に、可変変換器の各スイッチを調節する電圧制御発振器の他の例について説明する。

図４は、可変変換器１４の各スイッチを調節する電圧制御発振器の構成の一例を示したブロック図である。なお、以下では、主に図２または図３と異なる構成および動作について説明する。また、図４において、図２と同じものには同じ符号が付してある。

図４において、電圧制御発振器は、図２で示した構成に加え、線形性モニタ１８を含む。

線形性モニタ１８は、入力電圧、第一物理量、第二物理量および第三物理量に基づいて、電圧制御発振回路の入出力特性が線形になるようにスイッチ群１４ａの各スイッチを制御する。なお、線形性モニタ１８は、スイッチ制御回路の一例である。

線形性モニタ１８は、信号の周波数を計数しなくてもよいため、図３で示した線形性モニタ１７と異なり、周波数カウンタ回路を設けなくても良くなる。

次に動作を説明する。

変換器１２は、第一物理量をさらに線形性モニタ１８に出力する。変換器１３ｂは、第二物理量をさらに線形性モニタ１８に出力する。変換器１４ｂは、第三物理量をさらに線形性モニタ１８に出力する。

線形性モニタ１８は、変換器１２から第一物理量を受け付け、変換器１３ｂから第二物理量を受け付け、変換器１４ｂから第三物理量を受け付ける。

線形性モニタ１８は、入力端子１１に印加された入力電圧、その第一物理量、第二物理量および第三物理量に基づいて、電圧制御発振回路の入出力特性が線形になるようにスイッチ群１４ａの各スイッチを制御する。

例えば、可変周波数発振器１５がその第一物理量、第二物理量および第三物理量の和に応じた周波数の信号を出力する場合、線形性モニタ１８は、入力電圧に応じた第一物理量の基準値を入力電圧ごとに保持し、かつ、スイッチ群１３ａの各スイッチの状態に応じた第二物理量の基準値を各スイッチの状態の状態ごとに保持する。

この場合、先ず、線形性モニタ１８は、受け付けた第二物理量の値に最も近い第二物理量の基準値と、入力端子１１に印加された入力電圧に応じた第一物理量の基準値と和を求める。また、線形性モニタ１８は、その受け付けた第一および第二物理量の和を求める。

続いて、線形性モニタ１８は、その第一および第二物理量の基準値の和と、その受け付けた第一および第二物理量の和との差分を算出し、その差分だけ第三物理量の値が変るようにスイッチ群１４ａの各スイッチにスイッチ制御信号を出力する。

次に効果を説明する。

本実施形態では、線形性モニタ１８は、入力電圧、第一物理量、第二物理量および第三物理量に基づいて、スイッチ群１４ａのスイッチを制御する。

この場合、スイッチ群１４ａの各スイッチが、電圧制御発振器の入出力特性が線形になるような第三物理量が出力されるように制御されれば、各入出力特性が線形になるような第三物理量を予め知ることが困難な場合でも、各入出力特性が線形になる範囲を広くすることが可能になる。

次に、物理量として電流が用いられる電圧制御発振器について説明する。

図５は、物理量として電流が用いられる電圧制御発振器の構成の一例を示したブロック図である。この場合、第一物理量は、第一電流であり、第二物理量は、第二電流であり、第三物理量は、第三電流である。

図５において、電圧制御発振器は、入力端子２１と、電源端子２２と、変換器２３と、可変変換器２４および２５と、電流制御発振器２６と、出力端子２７と、ＧＮＤ端子２８とを含む。

入力端子２１には、入力電圧が印加される。

電源端子２２には、電源電圧が印加される。

変換器２３は、第一物理量が第一電流であるときの変換器１２の一例である。

変換器２３は、電源端子２２と電流制御発振器２６との間に接続される。具体的には、変換器２３の端子２３１は、入力端子２１と接続される。また、変換器２３の端子２３２は、電源端子２２と接続される。また、変換器２３の端子２３３は、電流制御発振器２６の入力端子２６１と接続される。

変換器２３は、入力端子２１に印加された入力電圧を、その入力電圧に応じた第一電流に変換し、その第一電流を電流制御発振器２６に出力する。

可変変換器２４は、第二物理量が第二電流であるときの可変変換器１３の一例である。

可変変換器２４は、電源端子２２と電流制御発振器２６との間に接続される。具体的には、可変変換器２４の端子２４１は、電源端子２２と接続される。可変変換器２４の端子２４２は、電流制御発振器２６の入力端子２６１と接続される。

可変変換器２４は、スイッチ制御電流源２４ａないし２４ｃを含む。なお、スイッチ制御電流源の数は、図５では、３だけだが、実際には、３に限らず適宜変更可能である。また、スイッチ制御電流源２４ａないし２４ｃのそれぞれは、定電流回路の一例である。

スイッチ制御電流源２４ａないし２４ｃのそれぞれは、スイッチを含み、電源端子２２と電流制御発振器２６の間に並列に接続される。

スイッチ制御電流源２４ａないし２４ｃのそれぞれは、自己のスイッチがオンのときに、定電流を流す。その定電流の和が第二電流となる。

可変変換器２５は、第三物理量が第三電流であるときの可変変換器１４の一例である。

可変変換器２５は、電源端子２２と電流制御発振器２６との間に接続される。具体的に可変変換器２５の端子２５１は、入力端子２１と接続される。可変変換器２５の端子２５２は、電源端子２２と接続される。可変変換器２５の端子２５３は、電流制御発振器２６の入力端子２６１と接続される。

可変変換器２５は、レベルシフト回路２５ａと、スイッチ制御変換器２５ｂとを含む。

レベルシフト回路２５ａの入力端子は、入力端子２１と接続される。また、レベルシフト回路２５ａの出力端子は、スイッチ制御変換器２５ｂの制御端子と接続される。

レベルシフト回路２５ａは、入力端子２１に印加された入力電圧を所定値だけ下げてレベルシフト電圧を生成する。

スイッチ制御変換器２５ｂの制御端子は、レベルシフト回路２５ａの出力端子と接続される。また、スイッチ制御変換器２５ｂの入力端子は、端子２５２を介して電源端子２２と接続される。また、スイッチ制御変換器２５ｂの出力端子は、端子２５３を介して電流制御発振器２６の入力端子２６１と接続される。

また、スイッチ制御変換器２５ｂは、複数のスイッチを含み、そのレベルシフト電圧が、所定電圧範囲が所定値だけ下げられた特定電圧範囲に含まれる際に、そのレベルシフト電圧およびスイッチ制御変換器２５ｂが含む各スイッチの状態に応じて、第三電流を生成する。なお、スイッチ制御変換器２５ｂは、出力回路の一例である。

スイッチ制御変換器２５ｂの具体的な構成について説明する。

スイッチ制御変換器２５ｂは、スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３を含む。

スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれは、電源端子２２と電流制御発振器２６の間に並列に接続される。また、スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれの制御端子は、レベルシフト回路２５ａの出力端子と接続される。なお、スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれは、可変電流回路の一例である。

スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれは、スイッチを含み、自己のスイッチがオンのときに、入力電圧（具体的には、レベルシフト電圧）に応じた特定電流を流す。その特定電流の和が第三電流となる。

電流制御発振器２６の入力端子２６１は、変換器２３の端子２３３と、可変変換器２４の端子２４２と、可変変換器２５の端子２５３に接続される。また、電流制御発振器２６の電流出力端子２６２は、ＧＮＤ端子２８に接続される。また、電流制御発振器２６の信号出力端子２６３は、出力端子２７と接続される。

電流制御発振器２６は、第一電流、第二電流および第三電流の和（以下、制御電流と称することもある）を受け付け、その制御電流に応じた周波数の信号を出力する。

次に、可変変換器２４による周波数オフセットについて説明する。

図６は、可変変換器２４による周波数オフセットの一例を説明するためのグラフである。図６において、横軸は、入力電圧を示し、縦軸は、周波数を示す。

図６において、グラフ１０１ないし１０３のそれぞれは、スイッチ制御電流源２４ａないし２４ｃのスイッチの状態が互いに異なる電圧制御発振器の入出力特性を示す。

具体的には、グラフ１０１は、スイッチ制御電流源２４ａないし２４ｃのスイッチが全てオフの場合の入出力特性を示す。また、グラフ１０２は、スイッチ制御電流源２４ａないし２４ｃのスイッチのいずれか一つがオンの場合の入出力特性を示す。また、グラフ１０３は、スイッチ制御電流源２４ａないし２４ｃのスイッチのいずれか二つがオンの場合の入出力特性を示す。

スイッチ制御電流源２４ａないし２４ｃがない場合の電圧制御発振器の入出力特性は、グラフ１０１で示された入出力特性のみである。スイッチ制御電流源２４ａないし２４ｃが設けられることにより、電圧制御発振器が複数の入出力特性を有することになり、電圧制御発振器の可変周波数範囲が広くなる。

なお、図６において、オフセット幅Δｆは、スイッチ制御電流源２４ａないし２４ｃによるオフセット量を示す。

次に、可変変換器２５による非線形性の補正について説明する。

図７Ａおよび図７Ｂは、可変変換器２５による非線形性の補正の一例を説明するためのグラフである。図７Ａおよび図７Ｂにおいて、横軸は、入力電圧を示し、縦軸は、周波数を示す。

図７Ａは、スイッチ制御電圧電流変換器の数が１だけの場合の非線形性の補正を説明するためのグラフである。

図７Ａにおいて、グラフ２０１ないし２０３のそれぞれは、スイッチ制御電流源２４ａないし２４ｃのスイッチの状態が互いに異なる、電圧制御発振器の入出力特性を示す。

スイッチ制御電圧電流変換器の数が１だけの場合、非線形性を補正することが可能な入出力特性は、一つだけである。グラフ２０１は、非線形性が補正された入出力特性を示し、グラフ２０２および２０３は、非線形性が補正されていない入出力特性を示す。

また、グラフ２０２ａおよび２０３ａは、グラフ２０２および２０３にて示された入出力特性の非線形性が補正されたときの入出力特性を示す。グラフ２０２およびグラフ２０２ａの差と、グラフ２０３およびグラフ２０３ａの差とは、それぞれ入出力特性の線形からのずれ幅（非線形性）を示す。

図７Ｂは、スイッチ制御電圧電流変換器の数が複数の場合の非線形性の補正を説明するためのグラフである。

図７Ｂにおいて、グラフ２０４ないし２０６のそれぞれは、スイッチ制御電流源２４ａないし２４ｃのスイッチの状態が互いに異なる、電圧制御発振器の入出力特性を示す。

スイッチ制御電圧電流変換器の数が複数の場合、スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれのスイッチの状態に応じて、可変変換器２５が出力する第三電流が変化する。このため、複数の入出力特性の非線形性を補正することが可能になる。グラフ２０４ないし２０６で示された入出力特性の全ては、非線形性が補正された入出力特性を示す。

図８は、非線形性の補正をさらに説明するためのグラフである。図８において、横軸は、入力電圧を示し、縦軸は、周波数を示す。なお、図８では、制御電流および周波数の関係は線形であるとする。この場合、縦軸の周波数を制御電流と読み換えてもよい。

変換器２３による電圧電流変換は、ＭＯＳトランジスタで行われるものとする。なお、ＭＯＳトランジスタで行われる電圧電流変換については当業者にとって自明なため詳細な説明は省略する。

この場合、変換器２３は、図８のグラフ３０１で示すような変換特性を有する。グラフ３０１において、変換器２３の変換ゲインは、入力電圧が第一電圧ないし第二電圧のとき、０であり、入力電圧が第二電圧ないし第三電圧のとき、第一変換ゲイン（以下、ゲインＡと称する）であり、入力電圧が第三電圧ないし第四電圧のとき、第二変換ゲイン（以下、ゲインＢと称する）である。

変換器２３にて変換された第一電流による発振では、電圧制御発振器の入出力特性は、入力電圧が第二電圧ないし第三電圧のとき、線形になるが、入力電圧が第二電圧ないし第四電圧のとき、線形にならない。

このため、可変変換器２５は、入力電圧が第二電圧ないし第三電圧のとき、変換を行わずに、入力電圧が第三電圧ないし第四電圧のとき、ゲインＡおよびゲインＢの差分の変換ゲインを有する必要がある。

グラフ３０２は、この場合の可変変換器２５の変換特性を示すグラフである。グラフ３０２において、可変変換器２５の変換ゲインは、入力電圧が第一電圧ないし第三電圧のとき、０であり、入力電圧が第三電圧ないし第四電圧のとき、ゲインＡおよびゲインＢの差分の変換ゲインである。

可変変換器２５としてＭＯＳトランジスタが用いられる場合、第三電圧で可変変換器２５の変換ゲインが変化するためには、第三電圧がその変換を行うＭＯＳトランジスタのしきい値と同じである必要があるが、このようなトランジスタを設けることは困難な場合がある。

このため、レベルシフト回路２５ａは、第二電圧および第三電圧の差分を所定値として設定する。この場合、変換器２３として用いた、しきい値が第二電圧であるＭＯＳトランジスタを可変変換器２５として用いることができる。この時、スイッチ制御変換器２５ｂは、そのレベルシフト電圧を、ゲインＡおよびゲインＢの差分の値の変換ゲインで、第三物理量に変換する。

グラフ３０３は、変換器２３および可変変換器２５を合わせた合成回路の変換特性を示す。グラフ３０３において、その合成回路の変換ゲインは、入力電圧が第一電圧ないし第二電圧のとき、０であり、入力電圧が第二電圧ないし第四電圧のとき、ゲインＡである。

したがって、可変変換器２５を設けることで、電圧制御変換器の入出力特性が線形になる範囲が、第二電圧ないし第三電圧の範囲から、第二電圧ないし第四電圧の範囲まで広くなる。

この場合、第三電圧ないし第四電圧の範囲が所定電圧範囲となり、その所定電圧範囲を第二電圧および第三電圧の差分だけ下げた範囲が特定電圧範囲になる。

また、図８では、周波数が可変変換器２４によってオフセットされていない場合について説明したが、周波数が可変変換器２４によってオフセットされていても、電圧制御変換器の入出力特性が線形になる範囲を広くすることは可能である。

例えば、電圧制御変換器の変換ゲインが可変変換器２４によるオフセット周波数のオフセットごとに異なっていても、そのオフセットごとに、可変変換器２５のスイッチの状態を設定することで、オフセットされた周波数ごとに、電圧制御変換器の入出力特性を線形にする範囲を広くすることできる。

次に効果を説明する。

本実施形態では、レベルシフト回路２５ａは、入力電圧を所定値だけ下げてレベルシフト電圧を生成する。スイッチ制御変換器２５ｂは、複数のスイッチを含み、そのレベルシフト電圧が所定電圧範囲を所定値だけ下げた特定電圧範囲に含まれる際に、そのレベルシフト電圧および各スイッチの状態に応じた第三物理量を出力する。

可変変換器２５および変換器２３としてＭＯＳトランジスタが用いられる場合、変換器２３の変換ゲインが変化する電圧の値と、可変変換器２５に用いられるＭＯＳトランジスタのしきい値との差分が所定値として設定されれば、容易に入力電圧が所定電圧範囲に含まれるときに、第三物理量を生成することが可能になる。

次に、入力電圧のシフト量が可変な電圧制御発振器について説明する。

図９は、入力電圧のシフト量が可変な電圧制御発振器の構成の一例を示したブロック図である。以下では、主に図５で示した電圧制御発振器と異なる構成および動作について説明する。なお、図９において、図５と同じものには同じ符号が付してある。

図９において、電圧制御発振器は、図５で示した構成に加え、シフト制御回路２９をさらに含む。また、可変変換器２５は、レベルシフト回路２５ａの代わりに、可変レベルシフト回路２５ａ１を含む。

可変レベルシフト回路２５ａ１は、所定値が可変なレベルシフト回路である。可変レベルシフト回路２５ａ１は、所定値を示すシフト制御信号を受け付ける制御端子を有する。

可変レベルシフト回路２５ａ１の入力端子は、入力端子２１と接続される。また、可変レベルシフト回路２５ａ１の出力端子は、スイッチ制御変換器２５ｂの制御端子と接続される。また、可変レベルシフト回路２５ａ１の制御端子は、シフト制御回路２９の端子２９３と接続される。

シフト制御回路２９の端子２９１は、入力端子２１に接続される。シフト制御回路２９の端子２９２は、電流制御発振器２６の出力端子２６２と接続される。また、シフト制御回路２９の端子２９３は、可変変換器２５の端子２５４を介して可変レベルシフト回路２５ａ１の制御端子と接続される。

シフト制御回路２９は、電流制御発振器２６から信号を受け付ける。シフト制御回路２９は、入力端子２１に印加された入力電圧およびその信号に基づいて、所定値を制御する。

例えば、シフト制御回路２９は、周波数カウンタ回路を含み、周波数カウンタ回路は、その信号の周波数を計数する。シフト制御回路２９は、その計数結果および入力電圧に基づいて、電圧制御発振回路の入出力特性の線形からのずれ幅を求める。シフト制御回路２９は、そのずれ幅が補正されるような所定値を算出し、その所定値を示すシフト制御信号を可変シフト変換器２５ａ１に出力する。

その後、可変シフト変換器２５ａ１は、そのシフト制御信号を受け付けると、そのシフト制御信号が示す所定値だけ入力電圧を下げてシフト電圧を生成する。

次に効果を説明する。

電圧制御発振器の入出力特性が線形にならないような入力電圧の範囲は、温度、電源電圧の環境変動および各種デバイスの経年変化などにより変化する。このため、予め適切な所定値を知ることが困難な場合がある。

本実施形態では、シフト制御回路２９は、入力電圧および電流制御発振器２６が出力した信号に基づいて、その所定値を制御する。

この場合、予め適切な所定値を知ることが困難な場合でも、電圧制御発振器の入出力特性が線形になる範囲を広くすることが可能になる。

次に、電流制御発振器２６の構成の一例について説明する。

図１０は、電流制御発振器２６の構成の一例を示した回路図である。

図１０において、電流制御発振器２６は、入力端子３１と、電流出力端子３２と、発振器３３と、電流制御位相補間回路３４と、出力バッファ３５とを含む。

入力端子３１は、電流制御位相補間回路（以下、位相補間回路と称する）３４に流れる電流を受け付ける。なお、入力端子３１は、図５の電流制御発振器の入力端子２６１に相当する。

電流出力端子３２は、その位相補間回路３４に流れる電流を出力する。なお、電流出力端子３２は、図５の電流制御発振器の端子２６２に相当する。

発振器３３は、所定振幅範囲内の振幅で発振する。

例えば、発振器３３は、ディレイセル３３ａないし３３ｄを含む。ディレイセル３３ａないし３３ｄのそれぞれは、リング状に接続される。ディレイセル３３ａないし３３ｄのそれぞれは、入力された信号を遅延して出力する。

また、ディレイセル３３ａないし３３ｄのそれぞれの高電位電源入力端子に電源電圧が印加され、かつ、その低電位電源入力端子に接地電圧が印加される。この場合、電源電圧ないし接地電圧の範囲が、所定振幅範囲になる。

なお、図１０において、発振器３３のディレイセルの数は、４だけだが、実際には４に限らず適宜変更可能である。

電流制御位相補間回路（以下、位相補間回路と称する）３４の電流入力端子３４１は、位相補間回路３４に流れる電流を受け付ける。位相補間回路３４の電流出力端子３４２は、位相補間回路３４に流れる電流を出力する。

位相補間回路３４は、第一電流、第二電流および第三電流に基づいて、発振器３３の発振周波数を調節する。

例えば、位相補間回路３４は、ディレイセル３４ａないし３４ｄを含む。ディレイセル３４ａないし３４ｄのそれぞれは、発振器３３の複数のノード間のそれぞれに接続される。

ディレイセル３４ａないし３４ｄのそれぞれの高電位電力入力端子は、位相補間回路３４に流れる電流を受け付ける。また、ディレイセル３４ａないし３４ｄのそれぞれの低電位電力端子は、位相補間回路３４に流れる電流を出力する。ディレイセル３４ａないし３４ｄのそれぞれは、自己に流れる電流に応じて遅延した信号を発振器３３のディレイセル３３ａないし３３ｄに出力する。

発振器３３は、自己の高電位電源入力端子および低電位電源入力端子に印加される電圧の変化に応じて出力される信号の振幅が変化する。また、振幅が変化すると、発振器３３の発振周波数も変化するため、電圧制御発振器の位相雑音特性は、悪くなる。本実施形態では、発振器３３の高電位電源入力端子に電源電圧が印加され、その低電位電源入力端子に接地電圧が印加されるので、発振器３３が出力する信号の振幅の変化を軽減することが可能になる。

図１１および図１２は、発振器３３および位相補間回路３４のディレイセルの一例を示した回路図である。

図１１において、ディレイセルは、高電位電力入力端子ＩＣＴＲＬ＋と、低電位電力入力端子ＩＣＴＲＬ−と、入力端子ＩＮＰ＋およびＩＮＰ−と、出力端子ＯＵＴ＋およびＯＵＴ−と、ｎＭＯＳトランジスタＮ１ないしＮ４と、ｐＭＯＳトランジスタＰ１ないしＰ４とを含む。

ｐＭＯＳトランジスタＰ１およびｎＭＯＳトランジスタＮ１と、ｐＭＯＳトランジスタＰ２およびｎＭＯＳトランジスタＮ２とは、それぞれインバータを形成する。

また、ｐＭＯＳトランジスタＰ３およびｎＭＯＳトランジスタＮ３は、ｐＭＯＳトランジスタＰ１およびｎＭＯＳトランジスタＮ１にて形成されるインバータの負荷であり、ｐＭＯＳトランジスタＰ４およびｎＭＯＳトランジスタＮ４は、ｐＭＯＳトランジスタＰ２およびｎＭＯＳトランジスタＮ２にて形成されるインバータの負荷である。

入力端子ＩＮＰ＋に入力された信号が、それらのインバータにより遅延され、その遅延された信号が出力端子ＯＵＴ＋から出力される。また、入力端子ＩＮＰ−に入力された信号が、それらのインバータにより遅延され、その遅延された信号が出力端子ＯＵＴ−から出力される。

図１２において、ディレイセルは、高電位電力入力端子ＩＣＴＲＬ＋と、低電位電力入力端子ＩＣＴＲＬ−と、入力端子ＩＮＰ＋およびＩＮＰ−と、出力端子ＯＵＴ＋およびＯＵＴ−と、ｎＭＯＳトランジスタＮ５ないしＮ８と、ｐＭＯＳトランジスタＰ５およびＰ６とを含む。

ｐＭＯＳトランジスタＰ５およびｎＭＯＳトランジスタＮ５と、ｐＭＯＳトランジスタＰ６およびｎＭＯＳトランジスタＮ６とは、それぞれインバータを形成する。また、ｎＭＯＳトランジスタＮ７は、ｐＭＯＳトランジスタＰ５およびｎＭＯＳトランジスタＮ５にて形成されるインバータの負荷であり、ｎＭＯＳトランジスタＮ８は、ｐＭＯＳトランジスタＰ６およびｎＭＯＳトランジスタＮ６にて形成されるインバータの負荷である。

なお、発振器３３および位相補間回路３４のディレイセルは、図１１および図１２で示したディレイセルに限らず適宜変更可能である。

例えば、ディレイセルは、図１１で示したディレイセルの高電位電力入力端子ＩＣＴＲＬ＋と各インバータとの間に、各インバータに流れる電流を制御するための負荷（例えば、トランジスタ）をさらに含んでもよい。この場合、その新たな負荷の抵抗値を電圧または電流にて制御することで、各ディレイセルによる遅延時間を変更することが可能になり、発振器３３の出力する発振信号の周波数を変更することが可能になる。

図１０に戻る。出力バッファ３５は、発振器３３から出力された発振信号を増幅し、その増幅した発振信号を出力する。なお、例えば、出力バッファ３５の出力先がＣＭＯＳロジック回路など、発振信号が、所定電圧範囲外の振幅が必要ない場合、出力バッファ３５はなくてもよい。

次に効果を説明する。

本実施形態では、発振器３３は、所定振幅範囲内の振幅で発振する。位相補間回路３４は、第一電流、第二電流および第三電流に基づいて、その発振器の発振周波数を調節する。

この場合、例えば、所定振幅範囲が電源電圧ないし接地電圧の範囲に設定されれば、出力される信号の振幅を大きくすることが可能になる。したがって、電圧制御発振器の位相雑音特性を良くすることが可能になる。

次に、電圧制御発振器の構成の他の例について説明する。

図１３は、電圧制御発振器の構成の一例を示したブロック図である。以下では、主に図５および図１０と異なる構成および動作について説明する。なお、図１３において、図５または図１０と同じものには同じ符号が付してある。

変換器２３は、位相補間回路３４の電流出力端子３４２およびＧＮＤ端子２８の間に接続される。具体的には、変換器２３の端子２３２は、電流制御発振器２６の電流出力端子２６２と接続される。また、変換器２３の端子２３３は、ＧＮＤ端子２８と接続される。変換器２３は、入力電圧に応じた電流を流す。

スイッチ制御電流源２４ａないし２４ｃのそれぞれは、位相補間回路３４の電流入力端子３４１と電源端子２２との間に互いに並列に接続され、自己のスイッチがオンのときに、定電流を流す。

スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれは、位相補間回路３４の電流入力端子３４１と電源端子２２との間に互いに並列に接続され、自己のスイッチがオンのときに、入力電圧に応じた電流を流す。

次に、可変変換器２４の一例について説明する。

図１４は、可変変換器２４の一例を示した回路図である。図１４において、スイッチ制御電流源２４ａないし２４ｃのそれぞれは、ｐＭＯＳトランジスタにて形成される。また、これらのｐＭＯＳトランジスタは、そのゲートに電源電圧または接地電圧が印加されることで、スイッチとして用いられる。また、ｐＭＯＳトランジスタは、そのゲートに接地電圧が印加されると、そのときの抵抗値に応じた定電流を流す。

この場合、ＭＯＳトランジスタの縦積み段数の増加を抑制しながら、第二電流を流すことが可能になる。

次に、可変変換器２５の一例について説明する。

図１５は、可変変換器２５の一例を示した回路図である。

図１５において、レベルシフト回路２５ａは、ソースフォロワ回路にて構成される。ソースフォロワ回路では、ＭＯＳトランジスタおよび抵抗が直列に接続されている。この場合、その抵抗の値に応じて入力電圧がレベルシフトする。

また、スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれは、カレントミラー回路、パストランジスタおよびＭＯＳトランジスタを含む。また、このＭＯＳトランジスタのゲートに、電源電圧または接地電圧が印加されると、その印加された電圧に応じて状態が変化する。ＭＯＳトランジスタは、オンのときにはカレントミラー回路が動作し、オフのときには、カレントミラー回路の動作が停止される。これにより、ＭＯＳトランジスタがスイッチとして用いられる。

次に、電圧制御発振器の構成の他の例について説明する。

図１６は、電圧制御発振器の構成の一例を示したブロック図である。以下では、主に図５および図１０と異なる構成および動作について説明する。なお、図１６において、図５または図１０と同じものには同じ符号が付してある。

変換器２３は、位相補間回路３４の電流入力端子３４１と電源端子２２との間に接続される。変換器２３は、入力電圧に応じた電流を流す。

スイッチ制御電流源２４ａないし２４ｃのそれぞれは、位相補間回路３４の電流出力端子３４２とＧＮＤ端子２８との間に互いに並列に接続される。

スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれは、位相補間回路３４の電流出力端子３４２とＧＮＤ端子２８との間に互いに並列に接続される。

次に効果を説明する。

本実施形態では、変換器２３は、位相補間回路３４の電流入力端子３４１と電源端子２２との間に接続され、入力電圧に応じた電流を流す。スイッチ制御電流源２４ａないし２４ｃのそれぞれは、位相補間回路３４の電流出力端子３４２とＧＮＤ端子２８との間に互いに並列に接続され、自己のスイッチがオンのときに、定電流を流す。スイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３のそれぞれは、位相補間回路３４の電流出力端子３４２とＧＮＤ端子２８との間に互いに並列に接続され、自己のスイッチがオンのときに、入力電圧に応じた電流を流す。

この場合、スイッチ制御電流源２４ａないし２４ｃおよびスイッチ制御電圧電流変換器２５ｂ１ないし２５ｂ３の各スイッチをｎＭＯＳトランジスタにて構成することが可能になり、電圧制御発振器の面積を減少させることが可能になる。これは、ｎＭＯＳトランジスタがｐＭＯＳトランジスタと同じトランスコンダクタンスを小さい面積で実現できるためである。

次に、電圧制御発振器を用いた周波数シンセサイザについて説明する。

図１７Ａは、本発明の一実施形態の周波数シンセサイザを示したブロック図である。

図１７Ａにおいて、周波数シンセサイザは、入力端子４１と、ＰＬＬ回路４２ないし４４と、選択信号入力端子４５と、マルチプレクサ回路４６と、バッファ回路４７とを含む。なお、ＰＬＬ回路の数は、図１７ａでは、３だけだが、実際には３に限らず、複数ならばよい。

入力端子４１は、外部発振器（図示せず）から基準周波数の信号（以下、基準信号と称する）を受け付ける。

ＰＬＬ回路４２ないし４４は、入力端子４１から基準信号を受け付ける。

ＰＬＬ回路４２ないし４４は、入力電圧制御回路５１と、電圧制御発振部５２と、可変分周器５３と、分周器５４とを含む。

入力電圧制御回路５１は、入力端子４１から基準信号を受け付け、可変分周器５３か比較信号を受け付ける。入力電圧制御回路５１は、比較信号の周波数および基準信号の基準周波数の位相差を示す位相差信号を生成し、該位相差信号に基づいて入力電圧を制御する。

図１７ｂは、入力電圧制御回路５１の構成の一例を示したブロック図である。図１７ｂにおいて、入力電圧制御回路５１は、位相比較器５１ａと、チャージポンプ５１ｂと、ローパスフィルタ５１ｃとを含む。

位相比較器５１ａは、比較信号の立ち下がりエッジと基準信号の立ち下がりエッジとを比較してその位相差を検出し、比較信号の位相が基準信号の位相より遅れている場合はプラスの位相差を示す位相差信号を生成し、比較信号の位相が基準信号の位相より進んでいる場合は、マイナスの位相差を示す位相差信号を生成する。位相比較器５１ａは、その位相差信号をチャージポンプ５１ｂに出力する。

チャージポンプ５１ｂは、その位相差信号がプラスの位相差を示す場合、その位相差の絶対値が大きくなるほど入力電圧を増加させ、その位相差信号がマイナスの位相差を示す場合、その位相差の絶対値が大きくなるほど入力電圧を減少させる。

ローパスフィルタ５１ｃは、その入力電圧を平滑化する。

図１７ａに戻る。電圧制御発振部５２は、本実施形態では、図２ないし図１６で説明した電圧制御発振器にて構成されるとする。

ＰＬＬ回路４２ないし４４のそれぞれの電圧制御発振部５２は、自己のＰＬＬ回路に応じた周波数範囲内の周波数の信号（以下、出力信号と称する）を出力する。

例えば、ＰＬＬ回路４２に応じた周波数範囲は、第一の周波数ないし第二の周波数の範囲であるとする。また、ＰＬＬ回路４３に応じた周波数範囲は、第一の周波数と所定のシフト周波数との和ないし第二の周波数とその所定のシフト周波数との和、の範囲であるとする。さらにＰＬＬ回路４４に応じた周波数範囲は、第一の周波数とその所定のシフト周波数のｎ倍との和ないし第二の周波数とその所定のシフト周波数のｎ倍との和、の範囲であるとする。なお、ｎは、任意の数でよいが、自然数であることが望ましい。また、本実施形態では、ｎを２としている。

可変分周器５３は、電圧制御発振部５２から出力信号を受け付け、その出力信号を分周して比較信号を生成する。可変分周器５３は、比較信号を入力電圧制御回路５１の位相比較器５１ａに出力する。

分周器５４は、電圧制御発振部５２から出力信号を受け付け、その出力信号を１／２に分周する。分周器５４は、その１／２に分周された出力信号を出力する。

選択信号入力端子４５は、ＭＵＸ回路（マルチプレクサ回路）４６の出力を制御する選択信号を受け付ける。

ＭＵＸ回路４６は、選択信号入力端子４５から選択信号を受け付け、ＰＬＬ回路４２ないし４４のそれぞれから出力信号および１／２に分周された出力信号を受け付ける。ＭＵＸ回路４６は、その選択信号に応じて、その受け付けた信号のいずれか一つを出力する。なお、ＭＵＸ回路は、選択部の一例である。

バッファ回路４７は、ＭＵＸ回路４６が出力した信号を受け付け、その信号を増幅する。バッファ回路４７は、その増幅した信号を出力する。

図１８は、ＰＬＬ回路４２ないし４４の可変周波数範囲を示した説明図である。図１８において、横軸は、周波数を示し、縦軸は、パワースペクトル密度（ＰＳＤ）を示す。なお、図１８では、周波数シンセサイザを、超広帯域無線（ＵＷＢ：Ｕｌｔｒａ・Ｗｉｄｅ・Ｂａｎｄ）規格の周波数バンドプランに応用した場合について説明する。

超広帯域無線とは、スペクトル拡散通信のデータ通信方式の一種であり、データを１ＧＨｚ程度の極めて広い周波数帯に拡散して、搬送波を使わずにパルスにデータを重畳させて送受信を行うデータ通信方式である。

超広帯域無線の周波数バンドプランでは、周波数が複数の周波数バンドに区分されている。図１８では、５つの周波数バンドが示されている（Ｇｒｏｕｐ＃１ないし＃５）。周波数バンド内では、出力される信号の周波数は、高速にホッピングされる必要があるが、周波数バンド間では、その必要はない。

周波数シンセサイザが第三および第四グループ（Ｇｒｏｕｐ＃３および＃４）の周波数範囲内の周波数の信号を出力するためには、従来の周波数シンセサイザのＰＬＬ回路の電圧制御発振器は、６６００ＭＨｚないし９２４０ＭＨｚの可変周波数範囲を有する必要があった。

本実施形態の周波数シンセサイザでは、互いに可変周波数範囲が異なる電圧制御発振器を含むＰＬＬ回路が３つあるので、各ＰＬＬ回路の電圧制御発振器は、６６００ＭＨｚないし９２４０ＭＨｚの可変周波数範囲を有する必要がない。

例えば、ＰＬＬ回路４２の電圧制御発振部５２は、６６００ＭＨｚないし８１８４ＭＮｚの可変周波数範囲を有し、ＰＬＬ回路４３の電圧制御発振部５２は、７１２８ＭＨｚないし８７１２ＭＨｚの可変周波数範囲を有し、ＰＬＬ回路４４の電圧制御発振部５２は、７６５６ＭＨｚないし９２４０ＭＨｚを有すればよい。なお、本実施形態の周波数シンセサイザでは、ＰＬＬ回路４２ないし４４は、分周器５４にて１／２に分周された信号が用いられることにより、第一グループの周波数範囲をさらに得ている。

本実施形態では、ＰＬＬ回路４２ないし４４のそれぞれの電圧制御発振部５２は、自己のＰＬＬ回路に応じた周波数の信号を出力する。ＭＵＸ回路４６は、各ＰＬＬ回路から出力された信号のいずれか一つを出力する。

この場合、周波数シンセサイザが所定の周波数範囲の周波数の信号を生成する場合、個々のＰＬＬ回路から出力される信号の周波数の発振周波数範囲は、その所定の周波数範囲より小さくても良くなる。よって、変換ゲインの増加を抑制しながら可変周波数範囲を広くすることが可能になる。

次に、基準周波数を逓倍する周波数シンセサイザについて説明する。

図１９は、基準周波数を逓倍する周波数シンセサイザの構成の一例を示したブロック図である。以下、主に図１７ａと異なる構成および動作について説明する。なお、図１９において、図１７ａと同じものには同じ符号が付してある。

図１９において、周波数シンセサイザは、図１７ａで示した構成に加え、ＰＬＬ回路６１と、ＭＵＸ制御端子６２と、ＭＵＸ回路６３と、電源端子６４と、電源管理回路６５と、電力スイッチ６６とをさらに含む。また、ＰＬＬ回路４２ないし４４のそれぞれは、図１７ａで示した構成に加え、分周器７１と、ＭＵＸ回路７２とをさらに含む。

ＰＬＬ回路６１は、入力端子４１から受付けた基準信号を逓倍し、その逓倍した基準信号（以下、逓倍信号と称する）をＭＵＸ回路６３に出力する。なお、ＰＬＬ回路６１の逓倍率はＭ倍とする。また、ＰＬＬ回路６１は、逓倍回路の一例である。

ＭＵＸ制御端子６２は、ＭＵＸ回路６３および７２の出力を制御する選択制御信号を受け付ける。

ＭＵＸ回路６３は、入力端子４１から基準信号を受け付け、ＰＬＬ回路６１から逓倍信号を受け付け、ＭＵＸ制御端子６２から選択制御信号を受け付ける。ＭＵＸ回路６３は、その選択制御信号に応じて基準信号および逓倍信号のどちらか一方を、ＰＬＬ回路４２ないし４４のいずれか一つに出力する。なお、ＭＵＸ回路６３は、第二の選択部の一例である。

電源端子６４は、ＰＬＬ回路６１と接続される。

電源管理回路６５は、ＭＵＸ回路６３が逓倍信号を出力するときには、ＰＬＬ回路６１に電力を供給し、ＭＵＸ回路６３が基準信号を出力するときには、ＰＬＬ回路６１への電力の供給を停止する。

例えば、電源管理回路６５は、ＭＵＸ制御端子６２から選択制御信号を受け付ける。電源管理回路６５は、その選択制御信号がＭＵＸ回路６３による基準信号の出力を示すと、電力スイッチ６６にオフを示すスイッチ制御信号を出力する。一方、電源管理回路６５は、その選択制御信号がＭＵＸ回路６３による逓倍信号の出力を示すと、電力スイッチ６６にオンを示すスイッチ制御信号を出力する。

分周器７１は、可変分周器５３から比較信号を受け付け、その比較信号を分周する。分周器７１は、その比較信号を分周した信号（以下、分周信号と称する）をＭＵＸ回路７２に出力する。なお、分周器７１の分周比は、Ｍ分の１である。

ＭＵＸ回路７２は、可変分周器５３から比較信号を受け付け、分周器７１から分周信号を受け付け、ＭＵＸ制御端子６２から選択制御信号を受け付ける。

ＭＵＸ回路７２は、その選択制御信号に応じて比較信号および分周信号のどちらか一方を、比較信号として入力電圧制御回路５１に出力する。具体的には、ＭＵＸ回路７２は、その選択制御信号がＭＵＸ回路６３による基準信号の出力を示すと、比較信号を入力電圧制御回路５１に出力し、その選択制御信号がＭＵＸ回路６３による逓倍信号の出力を示すと、分周信号を入力電圧制御回路５１に比較信号として出力する。

次に効果を説明する。

本実施形態では、ＰＬＬ回路６１は、基準周波数の信号を逓倍する。ＭＵＸ回路６３は、その基準信号および逓倍信号のどちらか一方をＰＬＬ回路４２ないし４４に出力する。電源管理回路６５は、ＭＵＸ回路６３が逓倍信号を出力するときには、ＰＬＬ回路６１に電力を供給し、ＭＵＸ回路６３が基準信号を出力するときには、ＰＬＬ回路６１への電力の供給を停止する。

このため、基準周波数を逓倍することが可能な周波数発振器において、その逓倍のための電力を軽減することが可能になる。

以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。本願発明の構成や詳細には、本願発明内で当業者が理解し得る様々な変更をすることができる。

この出願は、２００６年８月１１日に出願された日本出願特願２００６−２１９７８９を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (13)

1. 入力電圧に応じた周波数の信号を出力する電圧制御発振器であって、
   前記入力電圧を、該入力電圧に応じた第一電流に変換する変換部と、
   前記周波数をオフセットするための複数の第一スイッチを含み、各第一スイッチの状態に応じた第二電流を生成するオフセット調節部と、
   前記入力電圧および前記周波数の関係を線形に調節するための複数の第二スイッチを含み、前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および各第二スイッチの状態に応じた第三電流を生成する線形調節部と、
   前記第一電流、前記第二電流および前記第三電流に応じた周波数の信号を出力する信号出力部と、を含み、
   前記信号出力部は、
   所定振幅範囲内の振幅で発振する発振器と、
   前記第一電流、前記第二電流および前記第三電流に基づいて、前記発振器の発振周波数を調節する位相補間回路と、を含む、電圧制御発振器。
2. 請求の範囲１に記載の電圧制御発振器において、
   前記入力電圧および前記信号に基づいて、各第二スイッチを制御するスイッチ制御回路をさらに含む電圧制御発振器。
3. 請求の範囲１に記載の電圧制御発振器において、
   前記入力電圧、前記第一電流、前記第二電流および前記第三電流に基づいて、各第二スイッチを制御するスイッチ制御回路をさらに含む電圧制御発振器。
4. 請求の範囲１ないし３のいずれか１項に記載の電圧制御発振器において、
   前記線形調節部は、
   前記入力電圧を所定値だけ下げてレベルシフト電圧を生成するレベルシフト回路と、
   前記レベルシフト電圧が、前記所定電圧範囲を前記所定値だけ下げた特定電圧範囲に含まれる際に、前記第三電流を生成する出力回路と、を含む、電圧制御発振器。
5. 請求の範囲４に記載の電圧制御発振器において、
   前記入力電圧および前記信号に基づいて、前記所定値を制御するシフト制御回路をさらに含む電圧制御発振器。
6. 請求の範囲１ないし５のいずれか１項に記載の電圧制御発振器において、
   前記位相補間回路は、前記位相補間回路に流れる電流を受け付ける入力端子と、前記位相補間回路を流れた電流を出力する出力端子と、を含み、前記位相補間回路に流れる電流に応じて前記発振器の発振周波数を調節し、
   前記変換部は、電源端子と前記入力端子との間に接続され、前記入力電圧に応じた電流を流し、
   前記オフセット調節部は、前記出力端子と接地端子との間に並列に接続され、かつ、前記第一スイッチがオンのときに、定電流を流す複数の定電流回路を含み、
   前記線形調節部は、前記出力端子と前記接地端子との間に互いに並列に接続され、かつ、前記第二スイッチがオンのときに、前記入力電圧に応じた電流を流す複数の可変電流回路を含む、電圧制御発振器。
7. 入力電圧に応じた周波数の信号を出力する電圧制御発振器であって、
   前記入力電圧を、該入力電圧に応じた第一電流に変換する変換部と、
   前記周波数をオフセットするための複数の第一スイッチを含み、各第一スイッチの状態に応じた第二電流を生成するオフセット調節部と、
   前記入力電圧および前記周波数の関係を線形に調節するための複数の第二スイッチを含み、前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および各第二スイッチの状態に応じた第三電流を生成する線形調節部と、
   前記第一電流、前記第二電流および前記第三電流に応じた周波数の信号を出力する信号出力部と、を含み、
   前記線形調節部は、
   前記入力電圧を所定値だけ下げてレベルシフト電圧を生成するレベルシフト回路と、
   前記レベルシフト電圧が、前記所定電圧範囲を前記所定値だけ下げた特定電圧範囲に含まれる際に、前記第三電流を生成する出力回路と、を含む、電圧制御発振器。
8. 請求の範囲７に記載の電圧制御発振器において、
   前記入力電圧および前記信号に基づいて、前記所定値を制御するシフト制御回路をさらに含む電圧制御発振器。
9. 基準周波数の信号に基づいて互いに異なる周波数範囲の周波数の信号を出力する複数のＰＬＬ回路を有する周波数シンセサイザであって、
   各ＰＬＬ回路は、
   入力電圧に応じて、該ＰＬＬ回路に応じた周波数範囲の周波数の信号を出力する電圧制御発振部と、
   前記電圧制御発振部が出力した信号を分周する可変分周器と、
   前記可変分周器にて分周された信号の周波数および前記基準周波数の位相差を示す位相差信号を生成し、該位相差信号に基づいて前記入力電圧を制御する入力電圧制御部と、を含み、
   各ＰＬＬ回路にて出力された信号のいずれか一つを出力する選択部と、
   前記基準周波数の信号を逓倍する逓倍回路と、
   前記基準周波数の信号および前記逓倍された基準周波数の信号のどちらか一方を各ＰＬＬ回路に出力する第二の選択部と、
   前記第二の選択部が前記逓倍された基準周波数の信号を出力するときには、前記逓倍回路に電力を供給し、前記第二の選択部が前記基準周波数の信号を出力するときには、前記逓倍回路への電力の供給を停止する電源管理部と、を含む周波数シンセサイザ。
10. 請求の範囲９に記載の周波数シンセサイザにおいて、
    前記電圧制御発振部は、請求の範囲１ないし８のいずれか１項に記載の電圧制御発振器にて構成される、周波数シンセサイザ。
11. 入力電圧に応じた周波数をオフセットするための複数の第一スイッチと、前記入力電圧および前記周波数の関係を線形に調節するための複数の第二スイッチとを含み、前記周波数の信号を出力する電圧制御発振器が行う発振周波数制御方法であって、
    前記入力電圧を、該入力電圧に応じた第一電流に変換する変換ステップと、
    各第一スイッチの状態に応じた第二電流を生成するオフセット調節ステップと、
    前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および各第二スイッチの状態に応じた第三電流を生成する線形調節ステップと、
    前記第一電流、前記第二電流および前記第三電流に応じた周波数の信号を出力する信号出力ステップと、を含み、
    前記信号出力ステップは、
    前記第一電流、前記第二電流および前記第三電流に応じた、位相補間回路に流れる電流によって、所定振幅範囲内の振幅で発振する発振器の発振周波数を調節するステップを含む、発振周波数制御方法。
12. 入力電圧に応じた周波数をオフセットするための複数の第一スイッチと、前記入力電圧および前記周波数の関係を線形に調節するための複数の第二スイッチとを含み、前記周波数の信号を出力する電圧制御発振器が行う発振周波数制御方法であって、
    前記入力電圧を、該入力電圧に応じた第一電流に変換する変換ステップと、
    各第一スイッチの状態に応じた第二電流を生成するオフセット調節ステップと、
    前記入力電圧が、前記入力電圧および前記周波数の関係を線形に調節するための所定電圧範囲に含まれる際に、前記入力電圧および各第二スイッチの状態に応じた第三電流を生成する線形調節ステップと、
    前記第一電流、前記第二電流および前記第三電流に応じた周波数の信号を出力する信号出力ステップと、を含み、
    前記線形調節ステップは、
    前記入力電圧を所定値だけ下げてレベルシフト電圧を生成するレベルシフトステップと、
    前記レベルシフト電圧が、前記所定電圧範囲を前記所定値だけ下げた特定電圧範囲に含まれる際に、前記第三電流を生成する生成ステップと、を含む、発振周波数制御方法。
13. 請求の範囲１２に記載の発振周波数制御方法において、
    前記入力電圧および前記信号に基づいて、前記所定値を制御するシフト制御ステップをさらに含む発振周波数制御方法。

Images