DE3632232A1

DE3632232A1 - Anordnung zur multiplikation einer frequenz mit einem bruch

Info

Publication number: DE3632232A1
Application number: DE19863632232
Authority: DE
Inventors: Adolf Poelzl
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1986-09-23
Filing date: 1986-09-23
Publication date: 1988-04-07

Description

Die Erfindung bezieht sich auf eine Anordnung zur Multi plikation einer ersten Frequenz f 1 mit einem Bruch Z/N, wobei Z den Zähler und N den Nenner bedeutet.

Eine derartige Anordnung ist bereits aus der deutschen Patentschrift DE 28 49 797 C2 bekannt. Fig. 1 zeigt deren Grundschaltung mit einem Exclusiv-ODER-Gatter 2 und Frequenzteilern 3, 4 und 5 mit Teilungsfaktoren n, m und k. Am Ausgang 9 des Frequenzteilers 4 erscheint eine interne Frequenz f = f 1/(nm-1), weil nach einem logischen Zustandswechsel am Ausgang des Frequenzteilers 4 dieses Excluxiv-ODER-Gatter 2 bereits mit der nächsten Flanke, also schon nach einer halben Periode der ersten Frequenz f 1 einen Zählimpuls für den Frequenzteiler 3 liefert. Am Ausgang des Frequenzteilers 3 ist die Frequenz um den Teilungsfaktor m größer, und am Ausgang 6 des Frequenzteiler 5 wird die zweite Frequenz f 2= f 1×m/ (k × (nm-1)) = f 1×Z/N erzeugt. Die höchstmögliche Frequenz hängt von der Laufzeit zwischen dem Eingang 1 über das Exclusiv-ODER-Gatter 2 und über die Frequenztei ler 3 und 4 und dem Ausgang 9 ab, denn die nächste Flanke der ersten Frequenz f 1 darf erst anschließend erscheinen.

Zur Dimensionierung der Anordnung werden beispielsweise für die Teilungsfaktoren Werte k und n probeweise einge setzt, wird der dritte Teilungsfaktor m ausgerechnet und wird nach einer einfachen Konfiguration gesucht. Jeder der Teilungsfaktoren kann im Prinzip wieder ein Bruch sein und im einfachsten Fall einen Wert eins haben.

Bei komplizierteren Anordnungen nach diesem Patent kann es vorkommen, daß eine Lösung der Schaltungssynthese zu zwei in Reihe geschalteten Exclusiv-ODER-Gattern führt, die schnelle Schaltfolgen erzeugen und ein falsches Verhalten der Schaltung hervorrufen.

Fig. 2 zeigt eine derartige Anordnung. Sie dient der Multiplikation der Frequenz f 1 mit einem Bruch 33/128. Zur Bildung dieses Bruches wurden Teilungsfaktoren m =33 n = 1 k = 4 gewählt. Da n = 1, kann der Frequenzteiler 3 ent fallen. Der Frequenzteiler 4 wird durch ein zweites Exclusiv-ODER-Gatter 4 a und einen Teiler 4 b mit einem Teilungsfaktor m + 1=34 realisiert.

Der Frequenzteiler 4 b ist so aufgebaut, daß er nach sieb zehn hier positiven Schaltflanken, also bei der achtzehn ten Schaltflanke seinen logischen Ausgangszustand ändert. Damit wird erreicht, daß an seinem Ausgang die Frequenz 34mal kleiner als an seinem Eingang ist.

Zur Erklärung der Wirkungsweise der Anordnung nach Fig. 2 wird der Pulsplan nach Fig. 3 zugezogen und außerdem angenommen, daß alle Schaltungselemente am Ausgang einen logischen Zustand "0" haben. Wird nun zum Zeitpunkt t 0 an den Eingang 1 eine Rechteckspannung der Frequenz f 1 angelegt, dann liefert der Ausgang 7 des Exclusiv-ODER- Gatters 2 die gleiche Rechteckspannung um eine Zeit t 1 (t 1-t 2) verzögert. Nach einer nochmaligen Verzögerung um eine Zeit τ 1 (t 2-t 3) erscheint diese Rechteckspannung auch am Ausgang 8 des Exclusiv-ODER-Gatters 4 a. In den ersten siebzehn Perioden P der Frequenz f 1 tritt am Aus gang 9 des Frequenzteilers 4 b keine Pegeländerung auf. Dies erfolgt erst zum Zeitpunkt t 4 um 3 τ 1 (t 1-t 4) gegenüber der Frequenz f 1 am Eingang 1 verschoben. Beide Exclusiv-ODER-Gatter 2 und 4 a werden dadurch veranlaßt, wiederum um eine Zeit τ 1 (t 4-t 5) verzögert zum Zeitpunkt t 5 ihren Ausgangspegel auf logisch "0" abzusenken.

Weil anschließend am Ausgang 7 eine logische "0" und am Ausgang 9 eine logische "1" anliegt, wechselt der logi sche Zustand am Ausgang 8 um eine Zeit τ 1 (t 5-t 6) ver zögert zum Zeitpunkt t 6 auf logisch "1". Der Frequenztei ler 4 b muß die Zeitspanne von t 3-t 6 als Frequenzperiode erkennen können. Dies kann er nicht zuverlässig. Außerdem können die Verzögerungszeiten der einzelnen Elemente 2, 4 a und 4 b anderes als im Beispiel unterschiedlich sein, was zu einer extrem kurzen Zeitspanne t 5- t 6 führen kann. Die Periode ist dann für den Frequenzteiler 4 b nicht erkennbar.

Aufgabe der Erfindung ist es, eine Anordnung anzugeben, die diese Schwierigkeit vermeidet.

Diese Aufgabe wird erfindungsgemäß mit einer Anordnung zur Multiplikation einer ersten Frequenz mit einem Bruch dadurch gelöst, daß ein Exclusiv-ODER-Gatter vorgesehen ist, dessen erster Eingang über einen ersten Frequenztei ler, dessen Teilungsfaktor nm-1 ein Produkt aus zwei Tei lungsfaktoren n und m abzüglich eins bildet und dessen zweiter Eingang unmittelbar mit einem Gesamteingang für die erste Frequenz verbunden sind, und daß ein zweiter Frequenzteiler, dessen Teilungsfaktor kn ein Produkt aus dem Teilungsfaktor n und einem Teilungsfaktor k bildet, vorgesehen ist, dessen Eingang mit dem Ausgang des Exclusiv-ODER-Gatters verbunden ist und dessen Ausgang den Gesamtausgang für die erzeugte Frequenz bildet.

Beim Einsatz zur Multiplikation einer hohen Frequenz ist es vorteilhaft, wenn zwischen den Gesamteingang und dem zweiten Eingang des Exclusiv-ODER-Gatters ein Laufzeit glied vorgesehen ist, dessen Laufzeit der des ersten Frequenzteilers entspricht.

Die erfindungsgemäße Anordnung läßt sich häufig dort mit Erfolg einsetzen, wo die bekannte versagt. Je nach dem gewählten Bruch und der Höhe der zu multiplizierenden Frequenz ist zu prüfen, welche Anordnung vorteilhafter ist.

Die Bestimmung der Teilungsfaktoren für die Frequenztei ler erfolgt wie für die bekannte Anordnung.

Fig. 4 zeigt eine erfindungsgemäße Anordnung, die die selbe Multiplikation durchführen kann, wie die bekannte nach Fig. 2. Da der Teilungsfaktor für den Frequenztei ler 10 zweiunddreißig und für den Frequenzteiler 13 vier beträgt, kommt diese Anordnung nur mit einem einzigen Exclusiv-ODER- Gatter 12 aus. Für das Laufzeitglied 11 wird dieselbe Laufzeit gewählt wie der Frequenzteiler 10 aufweist.

Fig. 5 zeigt die praktische Ausführung der Anordnung nach Fig. 3. Der Frequenzteiler 10 ist durch eine Rei henschaltung von fünf Flipflops 14-18 und der Frequenz teiler 13 ist durch eine Reihenschaltung von zwei Flip flops 19 und 20 realisiert.

Claims

1. Anordnung zur Multiplikation einer ersten Frequenz (f 1) mit einem Bruch (Z/N; Z = Zähler; N = Nenner), dadurch gekennzeichnet, daß ein Exclusiv-ODER-Gatter (12) vorgesehen ist, dessen erster Eingang über einen ersten Frequenzteiler (10), dessen Teilungsfaktor nm-1 ein Produkt aus zwei Teilungs faktoren n und m abzüglich eins bildet und dessen zweiter Eingang unmittelbar mit einem Gesamteingang (1) für die erste Frequenz (f 1) verbunden sind, und daß ein zweiter Frequenzteiler (13), dessen Teilungsfaktor kn ein Produkt aus dem Teilungsfaktor n und einem Teilungsfaktor k bil det, vorgesehen ist, dessen Eingang mit dem Ausgang des Exclusiv-ODER-Gatters (12) verbunden ist und dessen Aus gang den Gesamtausgang (6) für die erzeugte zweite Fre quenz (f 2) bildet.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Gesamteingang (1) und dem zweiten Ein gang des Exclusiv-ODER-Gatters (12) ein Laufzeitglied (11) vorgesehen ist, dessen Laufzeit der des ersten Frequenzteilers (10) entspricht.