DE2444655A1 - Scheitelwertgleichrichter mit geringer welligkeit der ausgangsspannung - Google Patents

Description

• Scheitelwertgleichrichter mit geringer Welligkeit der Ausgangsspannung Die Erfindung bezieht sich auf einen Scheitelver-tgleichric'nter mit geringer Welligkeit der Ausgangsspaunung, bei dem ein Ladekondensator von den un.1-oolaren Halbwellen einer eingangsseitig anliegenden WechselsparLnung über einen Ladekreis mit kleiner Zeitkonstante aufgeladen wird und sich über einen Ausgangskreis init großer Zeitlronstante entlädt.
• Bekannte Gleichrichter dieser Art (vgl. "Postleitfaden-Meßtechnik", R.v.Deckers Verlag, 1962, S. 217, Bild 225) haben den Nachteil, daß infolge der Zeitkonstante des Entladekreisee, die ja zur Erreichung einer geringen Welligkeit groß gegenilber der Schwingungsdauer der Wechselspannung sein muß, die Amplitude der Ausgangsspannung einer Verringerung der Wechsel-Spannungsamplitude nur sehr zögernd folgt. Daher wirken sich Amplitudenverringerungen der Wechselspannung erst nach vielan Perioden voll auf die Amplitude der Ausgangs spannung aus, während schnelle Schwankungen der Wechselspannungsamplitude u.U.
• gar nicht oder nur stark verzerrt auf die Ausgangs spannung übertragen werden.
• Der Erfindung liegt die Aufgabe zugrunde, einen Scheitelwertgleichrichter der eingangs genannten Art so zu verbessern, daß die vorstehend genannten Nachteile vermieden werden. Dies wird erfindungsgemäß dadurch erreicht, daß der Ladekreis einen Speicherkondensator aufweist, der in den Zeitpunkten der Nulldurchgänge der Wechselspannung nach jeder n-ten Halbwelle (n = 1, 2 3, 4 usw.) oder mit zeitlicher Verzögerung gegenüber diesen Zeitpunkten über einen Impedanzwandler mit großem Eingang und kleinem Ausgangswiderstand und einen diesem nachgeschalteten zysten Schalter dem Ladekondensator kurzzeitig parallel geschaltet wird, und daß der Spe.icherkondensator vor dem Beginn derselben n-ten Halbwellen, jedoch nach der jeweils vorhergehenden Phase der Parallelschaltung, über einen zu ihm parallelen, zweiten Schalter kurzzeitig entladen wird.
• Der mit der Erfindung erzielbare, wesentliche Vorteil besteht insbesondere darin, daß die Ausgangsspannung des Scheitelwertgloichrichters trotz kleiner We1.ligkeit den Verringerungen oder Schwankungen der Wechselspannungsamplitude sehr rasch folgt, wobei die noch verbleibende Verzögerung, mit der die Amplitudenänderungen an den Gleichrichterausgang weitergegeben werden, durch die zeitliche Steuerung der beiden Schalter wEt bar ist.
• Die Erfindung wird nachfolgend anhand einiger in der Zeichnung teilweise dargestellter, bevorzugter Ausführungsbeispiele naher erläutert. Dabei zeigt: Fig. 1 das Prinzip eines Ausführungsbeispiels, Fig. 2 Spannungs-Zeit-Diagramme zur Erläuterung der Wirkungsweise von Fig. 1 und Fig. 3 eine zweckmäßige schaltungstechnische Durchbildung des Ausführungsbeispiels nach Fig. 1.
• In Fig. 1 ist der Eingang 1 eines Scheitelwertgleichrichters über eine Gleichrichterdiode Gl mit der ersten Belegun-g eines Speicherkondensators C1 verbunden, dessen zweite Belegung an das Bezugspotential geschaltet ist. Parallel zu C1 ist ein Schalter S2 vorgesehen, über den Cl kurzzeitig entladen wird.
• Die erste Belegung von ci ist weiterhin an den nicht invertierenden Eingang eines Differenzverstärkers 2 geführt, dessen invertierender Eingang mit seinem Ausgang verbunden ist. Der Ausgang von 2 ist über einen Schalter S1 mit einem einpolig auf Bezugspotential liegenden Ladekondellsator C2 verbunden, dem ein im einzelnen nicht dargestellter Ausgangskreis über den Ausgang 3 parallel geschaltet ist. Der hochohmige Widerstand des Ausgangskreises an der Klemme 3 wird in Fig. 1 durch einen parallel zu C2 liegenden Widerstand Ra angedeutet.
• Die in' Fig. 2 über der Zeit t dargestellte Wechselspannung IJe liegt an der Singangsklemme 1, während die ebenfalls über der Zeit dargeFstellte Spannung Ul am Speicherkondensator Cl auftritt. Die Funktionsweise der Schalter S1 und S2 wird in Fig. 2 durch die zeitabhängigen Funktioneverläufe 4 und 5 veranschaulicht. Die von den Zeitachsen dieser Verläufe nach oben abesetzten, horizontalen Abschnitte bedeuten dabei jeweils den leitenden Zustand der Schalter, während die in den Zeitachsen liegenden Abschnitte den nicht leitenden Schalterzustand charak terisieren.
• Fig. 2 läßt erkennen, daß sich ci nach dem Anlegen von Ue bis zum Zeitpunkt to auf den Spitzenwert von Ue auflädt. Dieser Spitzenwert wird dann zum Zeitpunkt des nächstfolgenden Nulldurchgangs tl über den Impedanzwandler 2 und den sich zu diesem Zeitpunkt schließenden Schalter S1 an den Ladekondensator C2 gelegt, wobei dieser infolge des extrem niederohmigen Ausgangswiderstandes Ro von 2 sehr rasch auf diesen Spitzenwert aufgeladen wird. Die Parallelschaltung der Kondensatoren C1 und C2 -über den geschlossenen Schalter S1 bleibt bis zum Zeitpunkt t2, d.h. bis zum nächsten Nulldurchgang von Ue, bestehen. Von dem folgenden Nulldurchgang t3 wird das Schließen des Schalters S2 abgeleitet, der dann weiterhin bis zum Zeitpunkt t4 geschlossen bleibt. In dieser Zeitspanne entls.dt sich 01, so daß die zwischen t4 und t6 auftretende, positive Halbwelle von Ue einen entladenen Speicherkondensator el vorfindot und diesen auf einen neuen Spitzenspannungswer-t beliebiger Größe auflädt, der beispielsweise auch kleiner sein kann als der Spitzenwert zum Zeitpunk' te. Über den von t6 bis t7 geschlossenen Schalter S1 werden Cl und C2 wieder einander parallel gescrlaltet, so daß eine rasche Umladung von 02 auf den neuen Spitenwert erfol:t. Dieser Umladevorgang ist in Fig. 2 durch eine sprunghafte Änderung dev am Ladekondensator C2 anliegenden, an 3 abgreifbaren Ausgangsspannung Ua berücksichtigt. In t8 beginnt dann die nächste Entladephase von Cl, d te den Spc i cherkcnd ensator zur Speiche rung eines nächsten Spitzenspannungswertes beliebitger Größe vorbereitet. Durch einen sehr großen Eingangswiderstand Ri des Impedanzwandlers 2 wird erreicht, daß sich der jeweils in ci gespeicherte Spitzenspannungswert bis zur Übertragung auf den Ladekondensator C2 nicht wesentlich verringert.
• Werden die Schalter Si und S2 entsprechend Fig. 2 gesteuert, so gelingt es, die Spitzenwerte der Spannung Ue zu den Zeitpunkten to, t5 usw., d.h. während jeder zweiten positiven Halbwelle, abzuspeichern und jeweils mit der zeitlichen Verzögerung einer Viertelperiode auf den Ladekondensator C2 und damit an den Ausgang 3 des Scheitelwertgleichrichters zu übertragen. Bis zur Umladung auf einen neuen Spitzenwert behält dann C2 seine Spannung im wesentlichen bei, da Ra entsprechend hochohmig gewählt ist.
• Die Steuervorgänge an S1 und S2 können zeitlich auch so gelegt werden, daß lediglich der Spitzenwert jeder dritten oder vierten positiven Halbwelle auf C2 durchgeschaltet wird, wenn dies den gestellten Anforderungen genügt. Auch in diesem Fall werden die Steuervorgänge zweckmäßig von den Nulldurchgängen der Spannung Ue abgeleitet. Es besteht in jeden Fall die Möglichkeit, die genannten Steuervorgänge gegenüber den Nulldurchgängen um vorzugsweise konstante Zei6tabschnitte zu verzögern. Die einzuhaltenden Bedingungen bestehen darin, daß. die Kondensatoren C1 und C2 in den Zeitpunkten der Nulldurchgänge nach jeder n-ten Halbwelle (oder hiergegen verzögert) einander kurzzeitig parallel geschaltet werden und.daß der Speicherkondensator Cl or dem Beginn derselben n-ten Halbwellen, jedoch nach der jeweils vorhergehenden Parallelschaltungsphase, über S1 kurzzeitig entladen wird.
• In Abw4eichung von. Fig. 2 kann die Steuerung von 51 und S2 auch so erfolgen, daß Sl bereits zum Zeitpunkt tl geschlossen wird und nur über einen Teil der Zeltspanne tl--t2 geschlossen bleibt, wä.hrej-id S2 in dem res-tlichen Teil der Zeitspanne t1-t2 kurzzeitig geschlossen wird Dies bringt einerseits den Vorteil mit sich daß die Spitzenwerte jeder positiven Halbwelle von Ue berücksichtigt werden, hat jedoch andererseits den Nachteil, daß in Abhängigkeit von den dann fest vorzugebenden Schließungszeiten der Schalter S1 und S2, die nicht mehr in ihrer gesamten Länge von den Nulldurchgängen der Wechselspannung Ue autowatisch festgelegt werden, der Frequenzbereich der Wechsel spannung Ue in Richtung nach hohen Frequenzwerten begrenzt wird.
• In Fig. 3 ist eine zweckmäßige schaltungstechnische Durchbildung der Prinzipschaltung nach Fig. 1 dargestellt. Dabei wird zusätzlich ein als Differenzverstü.rker ausgebildeter Eingangsverstärker 6 vorgesehen, dessen nicht invertierender Eingang mit der Eingangsklemme 1 verbunden ist und dessen Ausgang über einen Gegenkopplungszweig mit der Antiparallelschaltung zweier Gleichrichter Gl' und Gl" mit dem invertierenden Eingang verbunden ist. Der Gegenkopplungszeig ha-t die Aufgabe, die in Durchlaßrichtung von G1 liegende Spannungsschwelle zu kompensieren, was dadurch geschieht, daß die Gegenkopplungswirkung bei einander angeglichenen Kennlinien der Gleichrich ter Gl, Gl' und Gl" erst oberhalb dieser Spannungsschwelle einsetzt, Die Schalter 51 und S2 sind als Feldeffekttransisto ren FT1 und FT2 realisiert, die über ihre Basiselektroden angestenert werden. Zur Ableitung dar hierzu benötigten Steuerspannungen wird die am Ausgang von 6 abgreifbare Wechselspannung Ue in einem Komparstor 7 mit dem Bezugspotential vergliehen, wobei 7 eine gleichfrequente und gleichphasige Rechteckspannung 8 abgibt. Diese wird dem Zähleingang eines Flip-Flops FF1 dixekt und dem eines Flip-Flops FF2 über einen Negator 9 zugeführt. Wen im Ruhezustand der Flip Flops die Ausgänge Q1 und Q2 auf "L" und die Ausgänge Q1 und Q2 auf "0" liegen, so ergibt sich beim Auftreten der ersten und jeder folgenden ne gativen Flanke von 8 eine Zustandsumkehr an den Ausgängen von FF1 und bei der ersten und jede folgenden positiven Flanke von 8 eine Zustandsumkehr an den Ausgängen von FF2. Legt man nun die Ausgangssignale von Q2 und Q1 an die Eingänge eines UND-Gatters 10 und die Ausgangssignale von Q1 und Q2 an die Eingänge eines weiteren UND-Gatters 11, so tritt im Zeitabschnitt t1-t2 am Ausgang von 10 und im Zeitabschnitt t3-t4 am Ausgang von 11 jeweils ein logisches "L" auf, das nach einer pegelanpassung in Anpassungsgliedern 12 und 13 zur Aus steuerung von F'i1 und F9?2 in den leitenden Zustand zur Vergügung steht.
• Bevorzugte Anwendungsmöglichkeiten eines Scheitelwertgleichtrichters nach der Erfindung ergeben sich in der elektrischen Meßtechnik bei der Gleichrichtung alternativ anschaltbarer Wechselspannungen, insbesondere solcher mit stark unterschiedlichen Amplituden.
• 5 Patentansprüche 3 Figuren

Claims (5)

1. P a t e n t a n s p r ü c h e 1. Scheitelwertgleichrichter mit geringer Welligkeit der Ausgangsspannung, bei dem ein Ladekondensator von den unipolaren Halbwellen einer engangsseitig anliegenden Wechselspannung über einen Ladekreis mit kleiner Zeitkonstante aufgeladen wird und sich über einen Ausgangskreis mit großer Zeitkonstante entlädt, d a d u r c h g e k e. n n z e i c h n e t , daß dar Ladekreis einen Speicherkondensator (C1) aufweist, der in den Zeitpunkten (t1, t6) der Nulldurchgänge der Wechselspannung (U3) nach jeder n-ten Halbwelle (n = 1 2, 3, 4 usw.) oder irit konstanter zeitlicher Verzögerung gegenüber diesen Zeitpunkten über einen Impedanzwandler (2) mit großem Eingangs- und kleinem Ausgangswiderstand (Ro) und einen diesem nachgeschalteten ersten Schalter (S1) dem Ladskondensator (C2) kurzzeitig parallel geschaltet wird und daß der Speicherkondensator (Cl) vor dem Beginn derselben n-ten Halbwellen, jedoch nach der jeweils vorhergehenden Phase der Parallelscchaltung, über einen zu ihm parallelen, zweiten Schalter (S2) kurzzeitig entladen wird.
2. 2. Scheitelwertgleichrichter nach Anspruch 1, dadurch g e lc e n ii Z e i c h n e t , daß der Speicherkondensator (C1) während der jeder n-t-en Halbwelle (n = 2, 3, 4 usw.) unmittelbar folgenden Halbwelle entgegengesetzter Polarität dem Ladekondensator (C2) parallel geschaltet wird und während derjeder n-ten Halbwelle unmittelbar vorhergehenden Halbwelle entgegengesetzter Polarität entladen wird.
3. 3. Scheitelwertgleichrichter nach Anspruch 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t , daß der Impedanzwandler (2) aus einem Differenzverstärker besteht, dessen nicht invertierender Eingang mit dem Speicherkondensator (cl) beschaltet ist und dessen invertierender Eingang rit dem Verstärkerausgang verbunden ist.
4. 4. Scheitelwertgleichrichter nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t , daß von der Wechselspannung (U3) eine gleichfrequente Rechteckspannung (8) abgeleitet wird, die den Zähleingängen zweier Flip-Flops (FF1, FF2) zugeführt wird, im Falle des einon Flip-Flops (FF2) jedoch über einen Negator (9), und daß jeweils von dem Ausgang des einen und dem komplementären Ausgang des anderen Flip-Flops Signale abgegriffen und über Gatterschaltungen (10, ii) zur Steuerung des ersten (S1) und zwcitcn Schalters (S2) benutzt werden, die als elektronische Schalter, insbesondere Feldeffekttransistore (FT1, FT2), ausgebildet sind.
5. 5. Scheitelwertgleichrichter nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß im Ladekreis eine Gleichrichterdiede (Gl) In Serie zu einem zur stärker (6) angeordnet ist, der in einem Gegenkopplungszweig eine Antiparalelschaltung zweier weiterer Gleichrichterdioden (Gl' , C1") aufweist, und daß die Kennlinien sämtlicher Gleichrichterdioden (G1, Gl', Gl") einander weitgehend angeglichen sind.

   L e e r s e i t e