DE3329022C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Datenspeichereinrichtung nach dem Oberbegriff des Anspruches 1.

Aus der DE-AS 21 53 116 ist eine Datenspeichereinrichtung bekannt, die eine Fehleranzeigeschaltung zum Erkennen von Mehrfach-Bitfehlern aufweist; hierbei wird ein Steuersignal an alle Speichervorrichtungen gegeben, deren jede das Steuersignal in eine Gruppe von Speichervorrichtungen einspeist, die mehrere zu einem Datenwort gehörende Bits enthalten. Eine derartige Datenspeichereinrichtung weist jedoch keine Treiberschaltung zum Einspeisen von Steuersignalen auf.

Es ist auch bekannt, Datenspeichereinrichtungen mit einer Fehleranzeige- und Korrekturlogik auszurüsten, bei der Hamming-Codes in der Lage sind, Doppel-Bitfehler anzuzeigen sowie Einfach-Bitfehler anzuzeigen und zu korrigieren.

Weiter ist bekannt, Datenspeichereinrichtungen aus einer Anzahl von Speichervorrichtungen, z. B. Speicherchips mit wahlfreiem Zugriff, aufzubauen. Die Chips können beispielsweise auf einer gedruckten Schaltungsplatte angeordnet sein, die Eingangs- und Ausgangsverbindungen für Daten und verschiedene Steuersignale, z. B. Adressenbits, Markiersignale usw. aufweist. Die Steuersignale werden allen Chips parallel zugeführt, und dies macht üblicherweise erforderlich, daß geeignete Treiberschaltungen verwendet werden, um den erforderlichen Ansteuerungsstrom einzuspeisen, damit jedes Steuersignal auf eine Anzahl von Chips wirkt. Bei einer solchen Einrichtung tritt unter anderem das Problem auf, daß dann, wenn eine der Treiberschaltungen fehlerhaft arbeitet, verschiedene Chips einen unrichtigen Ausgang ergeben, was zu Mehrfachfehlern führt, die von der Fehleranzeigelogik nicht aufgezeigt werden können.

Aufgabe der Erfindung ist es, eine Datenspeichereinrichtung vorzuschlagen, die sicherstellt, daß ein fehlerhaftes Arbeiten einer Treiberschaltung nicht zu einem nicht erkennbaren Mehrfachfehler führt.

Gemäß der Erfindung wird diese Aufgabe mit den Merkmalen des Kennzeichens des Anspruches 1 gelöst.

Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Dies bewirkt, daß dann, wenn eine Treiberschaltung fehlerhaft arbeitet, höchstens n Bits in einem gegebenen Datenwort beeinflußt werden und damit irgendwelche Fehler, die sich aus dieser fehlerhaften Arbeitsweise ergeben, von der Fehleranzeigevorrichtung zur Anzeige gebracht werden können.

Bei einer speziellen Ausführungsform der Erfindung weist die Speichereinrichtung eine Vielzahl von Reihen von Speichervorrichtungen auf, die Bits eines bestimmten Wortes sind alle in der gleichen Reihe gespeichert, und jede Treiberschaltung speist das Steuersignal in nicht mehr als n Speichervorrichtungen in jeder Reihe ein.

Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigt:

Fig. 1 ein Gesamtschaltbild der Speichereinrichtung nach der Erfindung,

Fig. 2 eine Schaltungsplatte im Detail, und

Fig. 3 die Art und Weise, in der Steuersignale auf Chips auf der Schaltungsplatte verteilt werden.

Nach Fig. 1 weist die Datenspeichereinrichtung einen Datenspeicher 10 mit 512 K individuell adressierbaren Speicherplätzen auf, deren jeder 39 Bits aufnimmt. Die ersten 32 Bits in jedem Speicherplatz stellen ein Datenwort dar, während die übrigen 7 Bits einen Hamming-Code zum Prüfen und Korrigieren der Daten repräsentieren.

Der Speicher 10 besteht aus drei identischen gedruckten Schaltungsplatten 11, von denen jede einen Speicherabschnitt mit einer Breite von 13 Bits hält. Jede Schaltungsplatte weist dreizehn Dateneingangsanschlüsse 12 mit dreizahn Datenausgangsanschlüssen 14 zur Eingabe und Ausgabe von Daten oder Hamming- Code-Bits auf.

Jedes Eingangsdatenwort wird einem Hamming-Code-Generator 15 zugeführt, der den entsprechenden Hamming-Code erzeugt. Dieser Code wird in den Speicher 10 zusammen mit den Daten eingeschrieben. Jedes aus dem Speicher 10 ausgelesene Datenwort wird zusammen mit dem zugeordneten Hamming-Code in eine Prüfschaltung 16 eingeführt. Diese Schaltung ist in der Lage, Doppelbitfehler in einem beliebigen Datenwort anzuzeigen, sowie Einzelbitfehler anzuzeigen und zu korrigieren. In letzterem Fall gibt die Prüfschaltung 16 an, welches Bit fehlerhaft ist, und steuert eine Inverterschaltung 17, so daß das fehlerhafte Bit invertiert und damit korrigiert wird.

Die Erzeugung von Hamming-Codes und die Prüfschaltungen sind in der Technik bekannt und somit werden diese Schaltungen hier nicht weiter erläutert.

Fig. 2 zeigt eine der Schaltungsplatten 11 im Detail. Die Schaltungsplatte nimmt sechsundzwanzig Speicherchips 20 mit wahlfreiem Zugriff auf, die in zwei Reihen und dreizehn Spalten angeordnet sind. Jeder Chip enthält 256 K individuell adressierbare Bits. Die drei Schaltungsplatten besitzen somit insgesamt neununddreißig Spalten, wobei jede Spalte zwei Chips 20 mit insgesamt 521 K Bit-Speicherplätzen enthält, d. h. ein Bit für jedes Wort. Die Bits eines jeden Datenwortes (und die Hamming- Bits) sind über die Spalten verteilt, und zwar jeweils ein Bit eines jeden Wortes pro Spalte. Die Bits eines bestimmten Wortes sind alle in der gleichen Reihe von Chips vorhanden.

Jeder Dateneingangsanschluß 12 ist über eine Treiberschaltung 21 mit den Dateneingängen der entsprechenden Spalte von Speicherchips 20 verbunden. Die Datenausgänge einer jeden Spalte von Chips 20 sind in einem ODER-Gatter 22 kombiniert und werden über einen Datenausgangspuffer 23 mit dem entsprechenden Anschluß der dreizahn Ausgangsanschlüsse 14 verbunden.

Um einen der 256 K Speicherplätze in einem Chip zu adressieren, ist es erforderlich, eine 18-Bit-Adresse einzuspeisen. Diese Adresse wird in die Schaltungsplatte in zwei aufeinanderfolgenden Teilen von 9 Bits über neun Adressenleitungen A0-A8 eingeführt. Diese beiden Teile werden in zwei Adressenregister mit 9 Bits (nicht dargestellt) in jedem Chip durch entsprechende Markiersignale RAS und CAS eingegattert. Die beiden Reihen von Chips haben getrennte RAS-Signale. Dies dient zur Auswahl zwischen den beiden Reihen, so daß eine der beiden 256 K-Hälften des Speichers adressiert wird. Es sind ferner verschiedene andere Steuersignale, z. B. ein Schreibfreigabesignal WE zur Steuerung der Chips 20 vorgesehen, sie werden jedoch nicht beschrieben, da sie zum Verständnis der Erfindung nicht erforderlich sind.

Es gibt somit verschiedene Steuersignale, z. B. die Adressensignale A0 bis A8, das Markiersignal CAS und das Schreibfreigabesignal WE, die auf jeden Chip auf der Schaltungsplatte verteilt werden müssen. Die Fig. 3 zeigt, wie eines der Steuersignale A0 verteilt wird. Die anderen Steuersignale werden in ähnlicher Weise verteilt.

Das Signal A0 wird über eine Treiberschaltung 30 zugeführt, die einen ausreichend hohen Ausgangsstrom erzeugt, um sieben weitere Treiberschaltungen 31 anzusteuern. Jede dieser Treiberschaltungen 31 verteilt dann das Signal auf zwei Spalten von Chips 20, d. h. auf vier Chips, nämlich zwei in der ersten und zwei in der zweiten Reihe (eine Ausnahme hiervon bildet die letzte der Treiberschaltungen; da die Anzahl von Spalten ungerade ist, wird in diesem Fall das Signal nur auf eine Spalte gegeben).

Hieraus ergibt sich, daß jede Treiberschaltung 31 das Signal A0 auf nicht mehr als zwei Chips in jeder Reihe gibt. Wenn somit eine der Treiberschaltungen 31 fehlerhaft arbeitet, werden nicht mehr als zwei Chips in irgendeiner Reihe falsch adressiert und deshalb werden nicht mehr als zwei Datenbits in einem bestimmten Wort fehlerhaft. Somit ist die Hamming-Prüfschaltung 16 stets in der Lage, einen solchen Fehler anzuzeigen.

Der Ausgang der Treiberschaltung 30 und der anderen Schaltungen für die anderen Steuerbits wird auch einer Paritätsprüfschaltung 32 zusammen mit einem Paritätsbit P zugeführt. Diese Schaltung prüft die Richtigkeit der Steuersignale und erzeugt, falls ein Fehler angezeigt wird, ein Paritätsfehlersignal Pf über ein Paritätspufferregister 33. Wenn eine der Treiberschaltungen 30 fehlerhaft arbeitet, wird dies durch die Paritätsprüfschaltung 32 angezeigt.

Claims (5)

1. Datenspeichervorrichtung zur Speicherung von Mehrbit- Datenwörtern, mit einer Vielzahl von Speichervorrichtungen, deren jede eine Vielzahl von individuell adressierbaren Speicherplätzen besitzt, einer Fehleranzeigeschaltung, die in der Lage ist, n-Bitfehler in einem in den Speichervorrichtungen gespeicherten Datenwort anzuzeigen, wobei n größer als Eins ist, und mit einem Steuersignal, das allen Speichervorrichtungen gemeinsam ist und allen Speichervorrichtungen gruppenweise zugeführt wird, dadurch gekennzeichnet, daß das Steuersignal (A0) an alle Speichervorrichtungen (20) über Treiberschaltungen (31) gegeben wird, deren jede das Steuersignal (A0) in eine Gruppe der Speichervorrichtungen (20) einspeist, die nicht mehr als n zu einem Datenwort gehörende Bits enthalten.

2. Datenspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichervorrichtungen Speicherchips mit wahlfreiem Zugriff (RAM) sind.

3. Datenspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Steuersignal (A0) ein Signal einer Gruppe von Adressensignalen (A0-A8) zum Adressieren der Speichervorrichtungen (20) ist.

4. Datenspeichereinrichtung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die Fehleranzeigeschaltung (16) eine Hamming-Code-Prüfschaltung ist.

5. Datenspeichereinrichtung nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Speichervorrichtungen (20) in einer Vielzahl von Reihen angeordnet sind, daß die Bits eines Datenwortes alle in der gleichen Reihe gespeichert sind, und daß jede Treiberschaltung (31) das Steuersignal (A0) nicht mehr als n Speichervorrichtungen (20) in jeder Reihe zuführt.