DE3225058A1

DE3225058A1 - Verfahren und vorrichtung zur verarbeitung binaerer daten

Info

Publication number: DE3225058A1
Application number: DE19823225058
Authority: DE
Inventors: Yoshinori Osaka Amano; Misao Katano Osaka Kato; Nobuyoshi Amagasaki Hyogo Kihara; Hiroshi Hirakata Osaka Matsushima; Yasuharu Suita Osaka Shimeki; Shiro Minoo Osaka Tsuji
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-07-06
Filing date: 1982-07-05
Publication date: 1983-02-03
Also published as: US4544962A; GB2105152B; DE3225058C2; GB2105152A

Description

TiEnTirc — Ri'iLjg ifci/t — l^,_VMr Patentanwälte und IEDTKE DUHLING «V^E ι":""/· ·"-Vertreter beim EPA

-Vertreter beim EPA

Γ% f% ^: - :"'.:: " : : Djpl.-lng. H. Tiedtke M

- rELLMANN " VaRAWTS"- . " .' . " DrpT-Chem. G. Bühling

Dipl.-Ing. R. Kinne -4- 3225058 Dipl.-Ing. R Grupe

Dipl.-Ing. B. Pellmann Dipi.-Ing. K. Grams

Bavariaring 4, Postfach 20240Π

8000 München 2

Tel.: 089-539653

Telex: 5-24845 tipat

cable: Germaniapatent München

5. Juli 1982 DE 2290

Matsushita Electric Industrial Company, Limited Osaka, Japan

Verfahren und Vorrichtung zur Verarbeitung binärer Daten

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zum Verarbeiten digitalisierter analoger Signale und insbesondere zum Codieren der digitalen Signale mit einem Blocksynchronisier-Codesignal vor der Magnetaufzeichnung und zum Decodieren der codierten Signale bei der Wiedergabe.

Es wurden bisher verschiedenerlei Versuche unternommen, eine Aufzeichnung, digitalisierter analoger Tonfrequenzsignale mit hoher Dichte zu erzielen. Ein derartiges Vorgehen nach dem Stand der Technik besteht gemäß der Darstellung und Beschreibung in den US-PS 3 624 637 und 3 641 525 darin, die binären Daten in eine Vielzahl von Datensegmenten zu gliedern und jedes Datensegment in ein entsprechend einer vorbestimmten Regel verschiedenes Bitmuster umzusetzen. In den "IEEE Transactions on Magnetics", Band MAG-IjJ, Nr. 5, September 1977, Seite 12o2 ist von G.V. Jacoby ein gleichartiges Verfahren beschrieben, das als Dreiphasenmodulations-bzw. 3PM-System bekannt ist. Das Codierverfahren dieser Art ist allgemein von P.A. Franaszek in der Veröffentlichung "IBM Journal of Research and Development", Band 14, Juli 197ο, Seite 376 abgehandelt, wobei ein Durchlauflängenbegrenzungs-bzw. RLL Codierverfanren vorgeschlagen wird. Das RLL-Codierverfahren beinhaltet das Aufgliedern der binären Daten in m-Bit-Datensegmente und das Umsetzen der m-Bit-Datensegmente in n-Bit-/5

Dresdner Bnnk (Milnohmi) KIo. 3 939 84Ί Buyer. Vereinsbank (München) KIo. 508 941 Postscheck (München) KIo. 670-43-804

-ί>- DE 229ο

Codesignale, wobei m kleiner als η ist. Bei diesem Verfahren wird die Anzahl der "O"-Bits in einem jeden "O"-Bit-

_ Durchlauf beschränkt, so daß die Durchiauflänge in dem je-

weiligen n-Bit-Codesignal auf d bis k begrenzt ist. Aufgrund dieser Parameter wird das codierte Signal als (m, n, d, k)-Codesignal bezeichnet.

Die Verfahren zum Codieren und Decodieren werden allgemein hinsichtlich der maximalen UmmagnetisierungSEeit Tmax, die durch die maximale Durchlauflänge der "O"-Bits bestimmt ist, der kürzesten Ummagnetisierungszeit Tmin, die durch die kleinste Durchiauflänge der "O"-Bits bestimmt ist, und der

,_c Fenster- bzw. Ausschnittszeit Tw bewertet, die für die Er-ο

fassung von Ummagnetisierungen erforderlich ist. Theoretisch kann eine Aufzeichnung hoher Dichte einfach durch Verringern des Werts Tmin erzielt werden. Da jedooh die aufgezeichneten Signale entsprechend den Umkehrpunkten der Magnetpole im Aufzeichnungsmaterial als aus an diesen Umkehrpunkten entstehenden Signalkomponenten zusammengesetzte Kurvenform reproduziert werden, würde eine Verringerung des Werts Tmin beträchtliche gegenseitige Störungen zwischen benachbarten Signalkomponenteη ergeben. Aufgrund dieser Störungen bestent bei der Kurvenform der reproduzierten Signale die Tendenz zum unregelmäßigen Auftreten von Spitzen und Senken mit sich daraus ergebenden Amplitudenänderungen. Dies führt zur Entstehung von Erfassungsfehlern.

Andererseits würde eine Verringerung des Wert Tmax eine Verengung der Bandbreite der reproduzierten Signale ergeben, so daß daher die Taktkomponenten einen wesentlichen Teil der Bandbreite einnehmen. Dies erlaubt eine einfache Gestaltung von Phasenkopplungskreis-Schaltunüen, die zum Rückgewinnen des Zeitsteuersignals eingesetzt werden. Daher

-S- ΐ)Ε 229ο

ist es für ein richtiges Arbeiten des Phasenkopplungskreises anzustreben, daß der Wert Tmax so klein wie möglich ist.

Es ist erwünscht, wenn der Wert Tw so groß wie möglich 1st, da dadurch der Bereich für die Erfassung von Spitzenwerten in dem reproduzierten Signal und daher der Spielraum der Zeitachsen-Abweichung des Spitzenwerts vergrößert wird und 0 die Fälle des Erfassens falscher Spitzenwerte vermindert werden können.

Hinsichtlich der vorstehend beschriebenen Parameter können die verschiedenartigen herkömmlichen Codiersysteme folgendermaßen miteinander verglichen werden?

Codiersystem Tmin Tmax Tw

PM(Frequenz-Modulation) 0,5 T T o,5 T

MFM(Modifizierte FM) T 2T o,5 T

M²FM ( Modifizierte MFM) T 2,5T o,5 T

4/5 GCR(Gruppencode-Aufzeichnung) o,8 T 2,4-T ο,8 T

3PM(Dreiphasenmodulation) 1,5 T 6T ο,5 T

wobei T den Bit-Zwlschenabstand der Daten vor dem Codieren darstellt.

Der Tmin-Wert von 1,5 T wird als den Erfordernissen für die Aufzeichnung hoher Dichte genügend betrachtet. Die JFM-Codierung erfüllt zwar diese Erfordernis, jedoch treten QQ Schwierigkeiten auf, wenn aus der Folge der reproduzierten binären Ziffern das Taktsignal unter Verwendung eines Phasenkopplungskreises abzuleiten ist.

Andererseits ist es in der Praxis üblich, eine Gruppe aufeinanderfolgend codierter Datensegmente durch Einschieben eines bei dem Umkehrungsprozess des Decodierens zur Unter-

-7- "' " * " "£>Έ 229ο

■·♦

scheidung verwendeten Blocksynohronisier-Codesignals in einen Block zusammenzuschließen. Das derzeit übliche Blocksynchronisier-Codesignal hat ein Bitmuster, das gegen eine Fehlerfassung bei Vorliegen von Laufzeitschwankungen gesichert ist.

Obzwar das Blocksynchronisier-Codesignal nach dem Stand der Technik gegenüber Laufzeitschwankungen nicht anfällig ist, besteht die hohe Wahrscheinlichkeit, daß in den Informationsdaten gleichartige Bitmuster auftreten und daher falsche Blocksynchronisier-Codesignale erfaßt werden. Zur Vermeidung dieser Unzulänglichkeit sind die Systeme nach dem Stand der Technik mit einer Synchronisiersicherungsschaltung versehen, die die Blocksynchronisier-Codesignale unter Nutzung der Periodizität derselben auftastet. Diese Gestaltung ist jedoch insofern noch nicht zufriedenstellend, als bei einem Ausfall der Synchronisierung lange Zeit erforderlich ist, die richtige Zeitsteuerung zu erfassen.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zum Verarbeiten binärer Daten in der Weise zu schaffen, daß die Daten in ein Blockformat eingegliedert werden, bei dem ohne Einsatz der Synchronisiersicherungsschaltung nach dem Stand der Technik die Blocksynchronisierung zuverlässig aufrechterhalten ist, während zugleich für die Aufzeichnung in hoher Dichte ein verhältnismäßig großer Wert der kleinsten Ummagnetisierungszeit Tmin

sowie zum Erleichtern der Erfordernisse bei der Taktzeitsteuerungs-Rückgewinnung ein verhältnismäßig kleiner Wert der maximalen Ummagnetisierungszeit Tmax ermöglicht sind.

Mit der Erfindung wird ein Verfahren zum Verarbeiten binärer Daten vor bzw. bei der Magnetaufzeichnung geschaffen.

• β t

-8- DE 229ο

Das Verfahren besteht darin, daß die binären Daten in 4-Bit-Datengruppen bzw. Datensegmente aufgeteilt werden, die

4-Bit-Datensegmente entsprechend einer vorbestimmten Codier-5

Umsetzfunktion, die den Zusammenhang zwischen den 4-Bit-Datensegmenten und entsprechenden 8-Bit-Codeslgnalen vorschreibt, in Ö-Bit-Codesignale umgesetzt werden, und daß dabei das Bitmuster eines jeden Ö-Bit-Codesignals innerhalb des Codesignals eine Dur chi auf länge von mindestens zwei ¹¹O"-Bits hat und zusammen mit einem benachbarten 8-Bit-Codesignal zwischen den Codesignalen eine Durchiauflänge von mindestens zwei bis höchstens neun "O"-Bits bildet. Ferner umfaßt das Verfahren die Erzeugung eines Blocksynchronisier-,.. Codesignals und das serielle Zusammensetzen der Ö-Bit-Code-

signale und des Blocksynchronxsler-Codesignals zur Bildung einv.s Blocks binärer Ziffern, die auf ein Magnetaufzeichnungsmaterial aufgezeichnet werden.

Gemäß einem Merkmal des erfindungsgemäßen Verfahrens erlauben die codierten ö-Bit-Codesignale ein Blocksynchronisier-Codeslgnal mit einem Bitmuster, das durch keinerlei Kombination nachfolgender Ö-Bit-Codesignale nachbildbar ist. Dies ermöglicht es, daß das System leicht das auf die

O₅ Entstehung eines Fehlers bei der Blocksynchronisierung folgende Blocksynchronlsler-Codesignal wieder erfaßt, so daß dadurch die Synchronisierausfalldauer, falls eine derartige auftritt,, auf höchstens ein Blockintervall herabgesetzt ist.

Ferner umfaßt das Verfahren die Reproduktion der 8-Bit-Codesignale und des Blocksynchronisier-Codesignals des Blocks von dem Magnetaufzeichnungsmaterial, das Prüfen der zwischen benachbarten 8-Bit-Codesignalen auftretenden Rand-Bitmuster der reproduzierten 8-Bit-Codesignale hinsichtlich mindestens einer vorbestimmten Randbedingung für die Er-

-y- de 22yo

fassung einer Übereinstimmung zwischen den Codesignalen zum Erzeugen eines Parameters einer vorbestimmten Decodier-Umsetzfunktion, die zu der Codierumsetzfunktion reziprok ist, das Umsetzen der b-Bit-Codesignale in jeweilige 4-Blt-Datansegmente entsprechend der Decodierumsetzfunktion und dem Parameter und das serielle Zusammensetzen der umgesetzten ^-Bi't-Datensegmente zur Rückgewinnung der ursprünglichen

binären Daten.
10

Der Tmin-Wert bei dem erfindungsgemäßen Verfahren beträgt 1,5 T, was die Aufzeichnung mit, der gleichen hohen Dichte wie das 3PM-Codiersystem ergibt, jedoch eine Aufzeichnung

mit der 1,5-fachen Dichte des MFM-Systems ermöglicht, wäh-15

rend der Tmax-Wert gleich oder kleiner als 5T 1st, was die Schaltungsanforderungen zur Rückgewinnung von Taktimpulsen aus den reproduzierten Signalen erleichtert. Das Blocksynchronisier-Codesignal bei dem erfindungsgemäßen Verfahren hat ein Bitmuster, das es äußerst unwahrscheinlich macht, daß irgend eine Kombination der Informations-8-Bit-Codesignale das gleiche Bitmuster nachbildet.

Die Vorrichtung zur Ausführung des erfindungsgemäßen Ver-

__ fahrens hat ein erstes Seriell/Parallel-Schieberegister, Zo

das die ursprünglichen binären Daten zu deren Aufteilung in aufeinanderfolgende 4-Bit-Datensegmente aufnimmt, und eine Codiereinrichtung mit einer vorbestimmten Codierumsetzungsfunktion, die die Zusammenhänge zwischen den 4-Bit-Datensegmenten und entsprechenden 8-Bit-Codesignalen angibt, zum Umsetzen der 4-Bit-Datensegmente in ein jeweiliges 8-Bit-Codesignal entsprechend der Umsetzfunktion. Das Bitmuster des umgesetzten 8-Bit-Codesignals hat innerhalb des Codesignals eine Durchlauflänge von mindestens

_a5 zwei "0"-Bits und bildeu zusammen mit einem benachbarten 8-Bit-Codesignal zwischen den Codesignalen eine Durchlauflänge von höchstens neun "O"-Bits. Zur aufeinanderföl-.

-Ιο- " " DE 229ο

genden Abgabe des 8-Bit-Codesignals wird das 8-Bit-Codeslgnal aus der Codiereinrichtung von einem zweiten Parallel/

Seriell-Schieberegister aufgenommen. Für das aufeinander-5

folgende Verschieben binärer Ziffern in dem ersten und dem zweiten Schieberegister sind Zeitsteuereinrichtungen vorgesehen. Es wird ein Blocksynchromsier-Codesignal mit (8xk) Bits erzeugt, wobei k eine ganze Zahl ist, und mit dem Ausgangssignal des zweiten Schieberegisters derart verzahnt, daß Blöcke binärer Ziffern geformt werden, welche auf das Magnetaufzeichnungsmaterial aufgezeichnet werden.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.

Fig. 1 ist ein Blockschaltbild eines Video-Bandaufzeichnungssystems als Ausführungsbeispiel für das Verarbeitungsverfahren bzw. die Verarbeitungsvorrichtung.

Fig. 2 ist eine ukiziie, die die Formate eines Blocks aus 4-Bit-Datensegmenten sowie eines Blocks aus codierten b-Bit-Codesignalen veranschaulicht.

Fig. j5 ist ein Zeitdiagramm, das zur Erläuterung des Verarbeitungsverfahrens verschiedenerlei Kurvenformen zeigt.

Fig. 4 ist ein Blockschaltbild einer Abwandlung des Aus-OQ führungsbeispiels nach Fig. 1.

Fig. 5 ist ein Blockschaltbild eines Video-Bandwiedergabesystems, das in Verbindung mit dem System nach Fig. 1 eingesetzt wird.

-11- DE 229ο

In der Fig. 1 ist als Ausführungsbeispiel des Verarbeitungsverfahrens bzw. der Verarbeitungsvorrichtung ein Video-5

Bandaufzeichnungsgerät gezeigt. In einem herkömmlichen Analog/Digital-Wandler Io werden aanaloge Video-oder Tonfrequenzsignale abgefragt und zu digitalen Daten quantisiert, die an einen Schreib/Lesespeicher bzw.. Zeitverdichtungs-

Speicher 12 angelegt werden. Der Zeitverdichtungs-Speicher 10

12 wird mit Taktimpulsen einer Frequenz f aus einem ersten Taktgeber 3o gespeist, um die gespeicherten digitalen Daten derart auszulesen, daß mit 256 Bits von Informationsdaten 53 Jeweils 16 Bits eines von einem (später in Einzelheiten

beschriebenen) Pseudo-Blocksynchronisiersignal-Generator 15

erzeugten Pseudo-Blocksynchronisier-Codesignals 51 und 16 Bits eines von einem bekannten Blockprüfungssignal- bzw. CRCC-Prüfcodesignal-Generator 16 erzeugten zyklischen Blockprüf ungscodesignals bzw. CRC-Codesignals 55 an Addierern

und 2o derart verzahnt wenden, daß die aus dem Speicher 12 20

ausgelesenen Daten zeitlich zu einem Rahmen- bzw. Blockformat gemäß der Darstellung in Fig. 2 komprimiert sind.

Die Blockdaten, von denen ein Teil als 6o in Fig. 3 gezeigt

ist, werden durch Taktimpulse 6l (nach Fig. 3) aus dem er-25

sten Taktgeber 3o unter Taktsteuerung in ein 4-Bit-Seriell/ Parallel-Schieberegister 22 eingegeben und daraus in paralleler Form an einen Codierer 24 angelegt. Der Codierer 24 setzt die 4-Bit-Datensegmente aus dem Schieberegister 22 Jeweils in ein 8-Bit-Codesignal um, das entsprechend einem von einem Worttaktgeber 34 zugeführten Worttaktimpuls 62 in paralleler Form einem Parallel/Parallel-Schieberegister 26 zugeführt wird. Entsprechend dem Worttaktimpuls 62 wird das dem Schieberegister 26 zugeführte 8-Bit-Codesignal zu einem Parallel/Seriell-Schieberegister 2b übertragen, aus dem es im Ansprechen auf von einem Taktgeber

»12- *° '*" *DE"229o"

zugeführte Taktimpulse 63 mit der Frequenz 2f in serieller Form einer Schaltstufe 4o zugeführt wird.

Die aus dem Schieberegister 2b für ein jeweiliges Blockintervall ausgelesenen Daten werden auf diese Weise durch die in Fig. 2 veranschaulichte 4/8-Bit-Codierung in einen Strom aus 32 Bits eines Blocksynchronisier-Codesignals 52,

]0 512 Bits von Informationsdaten 54 und 32 Bits eines CRC-Codesignals 56 umgesetzt. Die Schaltstufe 4o empfängt die Taktimpulse aus dem zweiten Taktgeber 32, um die Zeitsteuerung der Blocksynchronisierung zu erfassen und anstelle des 32-Bit-Blocksynchronisier-Codesignals, das aus dem lo-Bit-Pseudo-Blocksynchronisier-Codesignal 51 umgesetzt wurde, das unverwechselbare Blocksynchronisier-Codesignal 52 einzusetzen, das von einem Blocksynchronisier-Codesignal-Generator 42 zugeführt wird. Wie es später beschrieben wird, hat das Blocksynchronisier-Codesignal 52 ein Bitmuster, das durch keinerlei Kombination der nachfolgenden Informations-Codesignale nachgebildet wird. Die Impulse aus der Schaltstufe 4o werden von einem Wechselschrift- bzw. NRZ-Schrift-Umkehrmodulator 46 aufgenommen, um die Impulse zu Wechselschrift- bzw. NRZ-Signalen 65 zu modulleren, die für die Aufzeichnung auf ein Band 50 über einen Wandler- bzw. Aufzeichnungskopf 4b geeignet sind.

Das Video-Bandaufzeichnungsgerät enthält ferner einen "OOOO"· Detektor 36 und einen "lol"-Detektor 38,, die an den Ausgang des Codierers 24 angeschlossen sind. Der Ausgang des "0000"-Detektors 36 ist an den Codlerer 24 angeschlossen, während jeweilige Ausgänge des "lol"-Detektors 38 an die Schieberegister 26 bzw. 28 angeschlossen sind.

DE 22yo

Die Funktionsweise der Schaltung nach Fig. 1 wird durch.die Beschreibung eines V8-Bit-Codier-Algorithmus des Verarbeitungsverfahrens verdeutlicht, der anhand der Tabelle I erläutert wird, die die Zusammenhänge zwischen einem jeweiligen 4-Bit-Datensegment und einem entsprechenden 8-Bit-Codesignal veranschaulicht. Das Codierprinzip beruht auf der Forderung, daß der Strom codierter Daten innerhalb der Codesignale eine Durchlauflänge von mindestens zwei "0"-Bits· und zwischen benachbarten Codesignalen eine Durchlauflänge von mindestens zwei "O"-Bits bis höchstens neun "0"-Bits enthält. Zur Erfüllung dieser Forderungen werden die Bitmuster aufeinanderfolgend benachbarter 8-Bit-Codesignale hinsichtlich der folgenden Randbedingungen überprüft: Bedingung A: Ob die vier wertniedrigen Bits eines vorangehenden 8-Bit-Codesignals "0000" sind; Bedingung B: Ob das wertniedrigete Bit eines vorangehenden

Codesignals "l"¹ ist und

Bedingung C: Ob die beiden werthöchsten Bits des nachfolgenden Codesignals "öl" sind.

DE 229ο

Tabelle I (Codier-Algorithmus mit Tmax =

4	-Bit	0	Daten	0	0	0	0	1	0	8-Bit- Codes	0	oder	jLgnale	oder	>	oder
0	0	0	0	0	0	0	0	0	1	0	0	bei Bed		. C		oder
0	0		1	1	0	0	1	0	0	0	1	bei Bed				C
				.1	0	0	1	0	0	0	0	oder	. A
		1		0	0	0	0	0	0	0	0	bei Bed	. A
0	0		0	1	0	0	1	0	0	1	0	oder
		1		0	0	0	0	1	0	1	1	bei Bed	, A
0	0		1	0	0	0	0	1	0	0	0
		0		0	0	0	1	0	0	0	0		C
0	1	0	0	0	0	0	1	0	0	0	0	oder
0	1	1	1	0	0	0	1	0	0	1	1	bei Bed.	^y -
0	1.		0	0	0	0	1	0	0	0	0	oder
		1		0	1	0	0	1	0	0	1	bei Bed.	C
0	1		1	0	1	0	0	1	0	0	0	bei Bed.
				1	0	0	0	1	0	C	1	bei Bed.	C
				1	0	0	0	1	0	0	0		B	oder
		0		0	0	1	0	0	0	0	0		B,	oder
1	0	0	0	0	0	1	0	0	1	0	0			C
1	0	1	1	0	0	1	0	0	0	0	0	oder
1	0	1	0	0	0	1	0	0	0	1	1	bei Bed»
1	0		1	Ö	0	1	0	0	0	0	0	oder
		0		0	1	0	0	1	0	0	0	bei Bed.	C
1	1		0	1	0	0	0	1	0	0	0	oder
		0		0	1	0	0	0	1	0	0	bei Bed.	B
1	1		1	1	0	0	0	0	1	0	0	oder
		1		Ü	1	Ü	U	Ü	ϋ	0	U	bei Bed.	B
1	1		0	1	0	0	0	0	0	T"	0	oder
		1		0	1	0	0	0	0	1	1	bei Bed.	B
1	1		1	0	1	0	0	0	0	0	0	bei Bed.
				1	0	0	0	0	0	0	1	bei Bed.	C
				1	0	0	0	0	0	0	0	B
								0		B,

Der Codierer 24 hat im wesentlichen einen Festspeicher oder ein logisches Feld, aus dem entsprechend der Darstellung in der Tabelle I gemäß den 4-Bit-Eingabedaten die 8-Bit-Codesignale abgegeben werden. Der "0000"-Detektor 36 und der "lol"-Detektor 38 dienen dazu, die Codesignalform entsprechend den vorangehend genannten Bedingungen zu verändern. Falls beispielsweise ein vorangehendes Codeisi gnal in den niedrigen Bitstellen die Bits "OOOO" enthält (Bedingung A), gibt der

Detektor 36 an den Codierer 24 einen Befehl ab, das addressierte

-15- DE 229ο

8-Bit-Codesignal in ein anderes angegebenes Codesignal zu verändern, wenn die Eingangsdaten entweder "OOOl" oder "oolo" sind. Falls den Daten "Olli" die Daten "1100" folgen, tritt eine Aufeinanderfolge ""101" auf, die durch das wertniedrigste Bit des (dem Datenwert "Olli" entsprechenden) vorangehenden Codesignals "OlOOlOOl" und die beiden werthöchsten 'Bits des (den Daten "1100" entsprechenden) nachfolgenden Codesignals "OIOOIOOO" gebildet ist. Der "101"-Detektor 38 erfaßt diese Zustände (Zustände B und C) und gibt an das Schieberegister 26 ein Befehlssignal "andere 1 auf 0" sowie an das Schieberegister 2b ein Befehlssignal· "andere 01 auf 10" ab. Das Schieberegister 26 verändert den Inhalt des

wertniedrigsten Bits des gerade darin gespeicherten voran-15

gehenden Codesignals von "l" auf "θ", während das Schieberegister 28 den Inhalt der beiden werthöchsten Bits des gerade in dem Schieberegister gespeicherten nachfolgenden Codesignals auf "lo" erneuert.

Die Erfassung der Randbedingungen A, B und C und die Art der Änderung der Codesignale kann für die Schaltungsgestaltung dadurch vereinfacht werden, daß statt der Untersuchung der Inhalte der codierten 8-Bit-Codeslgnale die Inhalte der Eingabedaten untersucht werden.

Bei dieser Ausführungsform sind die Bedingungen A, B und C folgendermaßen definiert:

Bedingung A: Die vorangehenden Daten sind "OIOO" oder ¹¹IOOO". Bedingung B: Die nachfolgenden Daten sind "Olli", "llOO",

"1101", "1110" oder "1111". Bedingung C: Die vorangehenden Daten sind "ooll", "0110",

"Olli", "1011" oder "Uli".

-16- de" 2290"

Die Fig. 4 zeigt eine Schaltung, in der der gerade beschriebene Codier-Algorithmus enthalten ist. Die Schaltung hat 12-Bit-Seriell/Parallel-Schieberegister 72, das durch

die Taktimpulse 6l zur Aufnahme der Eingabedaten 60 für die Speicherung von drei aufeinanderfolgenden Datensätzen getaktet wird. Die gespeicherten 12- Bits werden in Parallelform· zu einem Codierer 74 übertragen, der im wesentlichen einen Pestspeicher mit eingespeicherten Daten aufweist, die entsprechend dem Inhalt der 12-Bit-Addressierdaten in Übereinstimmung mit dem Codierformat gemäß der Tabelle I und den vorangehend genannten Bedingungen A, B und C addressiert werden. Im einzelnen werden in dem Codierer die Inhalte

der aus dem Schieberegister 72 empfangenen Datenwerte unter-15

sucht, um zum Auslesen des entsprechenden Codesignals zu ermitteln, welche Bedingungen erfüllt sind. Die Speicherkapazität des für diese Datenumsetzung benötigten Pestspeichers beträgt 32 kBits. Das erreichte 8-Blt-Codesignal wird in Parallelform im Ansprechen auf einen Worttaktimpuls 62 in ein 8-Bit-Parallel/Seriell-Schieberegister 76 eingegeben, das unter Taktsteuerung durch die Taktimpulse 63 zu der Schaltstufe 4o hin ausgelesen wird.

Es wird nun die Funktionsweise des Pseudo-Blocksynchronisler-

Generators 14 beschrieben. Der Generator 14 ist so ausgebildet, daß er einen 16-Bit-Pseudo-Blooksynchronisier-Datenwert erzeugt. Das Bitmuster dieses Pseudo-Blocksynchronisier-Datenwerts kann beispielsweise "lOOlOlOlOllllOlO" sein.

_ao Nach der Umsetzung mittels des Codierers 24 oder 74 entsprechend dem Algorithmus nach Tabelle I ist der Pseudo-Blocksynchronisler-Datenwert zu einem 32-Bit-Blocksynchronisler-Codesignal umgesetzt, das ein Bitmuster "00100100 100000100100100100100010" hat, welches sowohl die Forderung hinsichtlich der kleinsten "O"-Bit-Durchiauflänge innerhalb eines Codesignals als auch die Forderung hinsichtlich

-17- DE 229ο

der maximalen "Ο''-Bit-Durchlauflänge zwischen Codesignalen erfüllt. Andererseits ist ein Beispiel für ein J52-Bit-Bitmuster des von dem Blooksynchronisier-Generator 42 erzeugten unnachbildbaren bzw. unverwechselbaren Blocksynchronisier-Codesignals 52 die Folge "00100100100100100100100100100010". Es wurden ausführliche Untersuchungen dieses Synchronisier-Codesignals vorgenommen, um zu beweisen, daß das gleiche Bitrauster niemals bei irgendeiner Kombination der 8-Bit-Informations-Codesignale auftritt. Es ist ersichtlich, daß sich das codierte 32-Bit-Blocksynchronisier-Bitmuster von dem unverwechselbaren Bitmuster nur hinsichtlich der zwölften Bitstelle von dem werthöchsten Bit an unoerscheidet. Das' heißt, das codierte Blocksynchronisier-Bitmuster ist hinsichtlich der Randbedingungen mit dem unverwechselbaren Bitmuster identisch. Daher werden während des Umkehrprozesses des Decodierens, der später beschrieben wird, die Bitmuster benachbarter Informations-Codesignale durch das Einsetzen des unverwechselbaren Blocksynohronlsier-Codesignals anstelle des codierten Blocksynchronlsier-Codesignals mittels der Schaltstufe 4o nicht beeinflußt.

Falls ein Fehler hinsichtlich des Blocksynchronisier-Codesignals auftreten sollte, würde aufgrund der Unverwechselbarkeit des Blocksynchronisier-Bitmusters das System für höchstens ein Blockintervall außer Synchronisierung bleiben. Ein weiterer Vorteil dieses Verfahrens liegt darin, daß der Einsatz einer Blocksynchronisier-Sicherungsschaltung entfällt, die nach dem Stand der Technik zur Sicherung der Zeitsteuerung durch die Blocksynchronisier-Codeslgnale notwendig ist.

Da das codierte Signal einen kleinsten Zwischenimpulsabstand von zwei "O"-Bits und einen größsten Zwischenimpulsabstand von neun "O"-Bits hat (der nur dann auftritt, wenn

-Ib- DE 2290

dem Datenwert "lOOO" der Datenwert "OOOO" folgt), ist die kürzeste Ummagnetisierungszeit Tmin = 1,5T und die längste

Ummagnetisierungszeit Tmax = 5T (wobei T der Bitzwischenab-5

stand der 4-Bit-Daten ist). Da der Tmin-Wert gleich dem Tmin-Wert des 3PM-Systems ist, während der Tmax-Wert kleiner als der Tmax-Wert des jJPM-Systems ist, ergibt das Datenverarbeitungsverfahren die gleiche Aufzeichnungsdichte wie das- jSPM-System, während die Anforderungen hinsichtlich der Rückgewinnung dex· Taktimpulse bei der Reproduktion gelockert sind.

Die Flg. 5 zeigt ein mit dem Video-Bandaufzeichnungsgerät nach FIg, 1 zu einer einzigen Einheit kombinierbares Vldeo-Bandwiedergabesystem für das Datenverarbeitungsverfahren. Das Wiedei'gabesystem hat eine an einen Wiedergabekopf 82 angeschlossene Taktrückgewinnungsschaltung 80 zum Rückgewinnen der Taktimpulse 6j mit der Frequenz 2f (Fig. 3)· An

2Q den Video- bzw. Wiedergabekopf Ö2 sowie den Ausgang der Taktrückgewinnungsschaltung 80 ist ein Wechselschrift- bzw. NRZ-Umkehrdemodulator 84 herkömmlicher Gestaltung angeschlossen. Der Demodulator 84 erzeugt ein in Fig. 3 gezeigtes Ausgangssignal 6y, das bezüglich der Kurvenform eine Nachbildung des Ausgangssignals 64 des Schieberegisters 28 in dem Aufzeichnungssystem ist. Das Ausgangssignal 69 wird an ein 12-Bit-Seriell/Parallel-Schiebereglster 86 sowie an einen Blocksynchronisierungs-Detektor 88 angelegt. Das Schieberegister 86 wird für die Aufnahme des Codesignals

QQ 69 aus dem Demodulator 84 mittels der Taktimpulse 67 aus der Taktrückgewinnungsschaltung 80 taktgesteuert. Der Blocksynchronisierungs-Detektor 88 empfängt gleichfalls die Taktimpulse 67 aus der Taktrückgewinnungsschaltung 80, um das 32-Bit-Blocksynchronisier-Codesignal zu erfassen. Das erfaßte Blocksynchronisier-Codesignal wird an einen Wortsynchronisier-Generator 90 sowie an eine Fehlerermittlungs-und Korrektur-

It ·

-19- DE 22yo

schaltung 92 und einen Zeitdehnungs-Speicher y4 angelegt. Der Wortsynchronisier-Detektor 90 ist so ausgebildet, daß er auf die Erfassung eines Blocksynchronisier-Codesignals hin die Taktimpulse 67 aus der TaktrUckgewinnungsschaltung 80 zu zählen beginnt und Worttaktimpulse 68 (Flg. 3) erzeugt. An den Ausgang des Wortsynchronisier-Detektors yo ist ein 4-Bit-Verzögerungszähler 96 angeschlossen. Dieser Verzögerungszähler 96 ist so ausgebildet, daß er auf die Erfassung eines Worttaktimpulses 68 hin die Taktimpulse 67 zu zählen beginnt und bei dem Zählstand für jeweils vier Taktimpulse 67 ein Zählerausgangssignal erzeugt. Das um 4 Bits verzögerte Zählerausgangssignal wird an das Schieberegister 86 angelegt, damit dieses alle Bits eines vorgegebenen 8-Bit-Codesignals sowie die vier werthöchsten Bits eines nachfolgenden 8-Bit-Codesignals speichert und alle Bits des eingegebenen Codesignals in Parallelform an einen Decodierer y8 abgibt. Ein "1000"-Bitdetektor loo ist mit seinem Eingang an die neunte bis zwölfte Bitstelle des Schieberegisters 86 angeschlossen, in welchem.die vier werthöchsten Bits des nachfolgenden Codesignals gespeichert sind, und mit seinem Ausgang an den Decodierer 98 angeschlossen. Wenn die vier werthöchsten Bits des nachfolgenden Codesignals "lOOO" sind (Bedingung D), gibt der Detektor loo einen Bitumsetzungsbefehl an den Decodierer 9b ab. Der Decodierer 98 weist im wesentlichen einen Pestspeicher oder dergleichen auf, der einen Satz von j51 ursprünglichen 4-Bit-Datenwerten speichert, die derart angeordnet sind, daß si«j im Ansprechen auf das 8-Bit-Codesignal aus dem Schieberegister 86 entsprechend einem in der nachstehenden Tabelle II dargestellten·Umsetzalgorithmus ausgelesen werden. Vor der 8/4-Bitumsetzung spricht der Decodierer 90 auf das Ausgangssignal des Detektors loo dadurch an, daß der Inhalt des Addressier-8-Bit-Codesignals untersucht wird, um zu ermitteln, ob dieses Codesignal einem von in der Tabelle IT mit einem Stern be-

-2ο-

DE 229ο

zeichneten fünf Codesignalen entspricht, und beim Zutreffen dieses Falles das wertniedrigste Bit des Addressier-8-Bit-⁵ Codesignals in "1" umzusetzen.

Tabelle II (Decodier-Algorithmus mit Tmax = 5T

8-Bit-Codesignal	0	0	0	0	0	1	0	0	0	1	0	4-Bit-Daten	D
0	0	0	0	0	1	0	0	0	0	0	1
0	0	0	0	1	0	0	0*	0 0	0 0	0 1	0 1		D
0	0	0	0	1	0	0	1	0	0	1	1	oder bei Bed.
0	0	0	1	0	0	0	0*	0 0	1 1	0 1	0 0
0	0	0	1	0	0	0	1	0	1	1	0	oder bei Bed.	D
0	0	0	1	0	0	1	0	0	1	0	1
0	0	1	0	0	0	0	0*	1 1	0 0	0 1	0 1
0	0	1	0	0	0	0	1	1	0	1	1	oder bei Bed.
0	0	1	0	0	0	1	0	1	0	1	0
0	0	1	0	0	1	0	0	1	0	0	1
0	1	0	0	0	0	0	0	1	1	1	1
0	1	0	0	0	0	0	1	1	1	1	1
0	1	0	0	0	0	1	0	1	1	1	0		D
0	1	0	0	0	1	0	0	1	1	0	1
0	1	0	0	1	0	0	0*	1 0	1 1	0 1	0 1
0	1	0	0	1	0	0	1	0	1	1	1	oder bei Bed.
0	0	0	0	0	0	0	0	1	1	1	1
1	0	0	0	0	ύ	0	1	1	1	1	1
1	0	0	0	0	0	1	0	1	1	1	0		D
1	0	0	0	0	1	0	0	1	1	0	1
1	0	0	0	1	0	0	0*	1 0	1 1	0 1	0 1
1	0	0	0	1	0	0	1	0	1	1	1	oder bei Bed.
1	0	0	1	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	1	0	0	0	1
1	0	0	1	0	0	1	0	0	0	1	0
1

Da sioh während des Codiervorgangs bei der Erfüllung der Randbedingung B das wertniedrigste ¹¹I"-Bit der in der Tabelle I angegebenen besonderen Codesignale auf "0" ändert, stellt die Umsetzung des wertniedrigsten Bits auf "l" mittels des Deoodierers y8 einen Vorgang dar, der zu dem Codiervor-

-21- DE 229ο

gang reziprok ist. Beispielsweise wird der ursprüngliche Datenwert "0011" zuerst in ein Codesignal "OOOOlOOl" umgesetzt, das dann welter in "OOOOIOOO" umgesetzt wird, wenn die Bedingung B erfüllt ist, wonach die Umsetzung des Codesignals "00001000" in "00001001" im Decodierer 98 die Rückumsetzung des letzteren Codesignals "00001001" in den ursprünglichen Datenwert; "0011" ermöglicht.

Das Ausgangssignal des Decodierers 98 wird im Ansprechen auf das verzögerte Worttaktsignal aus dem Verzögerungszähler 96 in Parallelform zu einem 4-Bit-Parallel/Serlell-Schieberegister Io2 übertragen. Das Schieberegister Io2 wird mittels Impulsen 71 (Fig. 3) mit einer Frequenz f taktgesteuert, die von einem 1:2-Teilungszähler Io4 zugeführt werden, der an den Ausgang der TaktrUckgewinnungsschaltung 80 angeschlossen ist. Auf diese Weioe werden ursprüngliche ^-Bit-Daten 70 (Fig. 3) mit der Frequenz f in serieller Form aus dem Schieberegister Io2 an die Fehlerermlttlungs-und Korrekturschaltung 92 abgegeben. In dieser Schaltung wird das CRC-Codesignal erfaßt, um fehlerhafte Daten zu ermitteln und über die Parität die betreffenden Bits zu korrigieren. Die fehlerfreien Daten werden dem Zeltdehnungs-Speioher 9^ zugeführt. Der Speicher 9^ wird mittels der Impulse aus dem Zähler Io4 getaktet, um die Daten aus der Fehlerermittlungs-und Korrekturschaltung 92 aufzunehmen, und mittels Taktsignalen niedrigerer Frequenz aus einem Taktgeber I06 getaktet, um die Informationsdaten unter Ausscheiden des Blocksynchronisier-Codesignals abzugeben. Die 4-Bit-Informationsdaten werden in dem Speicher 94 in die ursprüngliche Datenform gegliedert und zur Digital/ Analog-Umsetzung an einen D/A-Wandler lob abgegeben.

• · WWW «tM W

-22- DE 2290

In den Tabellen III, IV, V und VI sind Abwandlungsformen von Codier- und Decodier-Algorithmen dargestellt. Jeder dieser Algorithmen ergibt den gleichen Tmin-Wert wie bei dem vorangehend beschriebenen Ausfuhrungsbeispiel. Per Tmax-Wert ist jedoch kleiner als bei dem vorangehenden Ausführungsbeispiel. Dies ist hinsichtlicn der Erleichterung der Anforderungen bei der Rückgewinnung der Taktimpulse bei der Wiedergabe vorteilhaft.

Die Tabelle III zeigt einen Codier-Algorithraus mit einem Tmax-Wert von 4,5T. Zusätzlich sind Randbedingungen folgendermaßen definiert:
Bedingung E: Der vorangehende 4-Bit-Datenwert ist "OOIO",

"0100", "Olli" oder "1110". Bedingung F: Der vorangehende 4-Bit-Datenwert ist "0100",

oder "Olli".

Bedingung P¹ : Der vorangehende 4-Bit-Datenwert ist verschieden von "1000" und "Olli".

Bedingung G: Der vorangehende 4-Bit-Datenwert ist "0011", "0100", "0101", "Olli", "1000", "1011" oder "1111".

Bedingung H: Der nachfolgende ²I-Bit-Datenwert ist "1011", "1100", "UOl", "1110" oder "HH".

Es 1st ersichtlich, daß fUr die Schaltungsgestaltung insgesamt 12 Bits notwendig sind, um zur Ermittlung der Randbedingungen E, F, F¹, G und H die Inhalte des vorangehenden, des gerade bestehenden und des nachfolgenden 4-Bit-Datensegments zu untersuchen.

DE 22yo

Tabelle III (Codier-Algorithmus mit Tmax =

4-Bit-Daten

■

O

1

8-Bit-Codesignale

oder

E

oder

O

1

O

1

O

1

0

bei Bed.

oder

O

1

O

1

O

0

oder

P

und H

O

1

O

1

O

0

bei Bed.

O

1

O

1

O

0

oder

P

O

1

O

1

O

0

bei Bed.

H oder

O

1

O

1

O

0

oder

H

, H

O

1

O

1

bei Bed.

E

O

1

O

1

O

0

bei Bed.

E

O

1

O

1

O

1

bei Bed.

1

O

1

O

0

1

O

1

O

1

O

0

oder

P

1

O

1

O

1

bei Bed.

P¹

1

O

1

O

0

bei Bed.

1

O

1

O

1

0

oder

1

O

1

O

0

oder

O

1

O

0

oder

H

H .

O

1

O

1

O

1

bei Bed.

1

O

1

O

1

O

1

0

O

1

O

1

O

1

O

0

1

O

1

O

1

O

0

oder

H

O

1

O

1

bei Bed.

G

1

O

0

bei Bed.

G,

1

O

1

bei Bed.

1

O

1

O

1

0

oder

G

oder

1

O

1

0

bei Bed.

oder

1

O

1

O

1

O

1

O

0

oder

G

H

1

O

1

O

0

bei Bed.

1

O

1

O

1

O

0

oder

G

1

O

1

O

0

bei Bed.

1

O

1

O

1

O

0

oder

H

O

1

O

1

O

1

bei Bed.

G

1

O

1

O

0

bei Bed.

G,

1

O

1

O

1

bei Bed.

0

Die Tabelle IV zeigt nachstehend einen Decodier-Algorithmus für die Verwendung in Verbindung mit dem Codler-Algorithmus nach Tabelle III. Zur Ermittlung der in der Tabelle IV angeführten Bedingungen sind insgesamt 16 Bits zum Überprüfen der vier wertniedrigen Bits eines vorangehenden Ö-Bit-Codesignals, aller Bits des gerade bestehenden 8-Bit-Codesignals und der vier werthöchsten Bits eines nachfolgenden b-Bit-Codeslgnals erforderlich.

3225053

DE 229ο

Tabelle IV (Decodier-Algorithmus mit Tmaac =

8-Bite-Codesignale	0	0	0	0	0	1	0	0	0	0	0	4-Bit - Daten	D
0	0	0	0	0	1	0	0	0 0	0 0	0 1	1 1		D
0	0	0	0	1	0	0	0	0 0	0 1	T_ 0	0 1	oder bei Bed.
0	0	Ό	0	1	0	0	1	0	0	1	1	oder bei Bed.
0	0	0	1	0	0	0	0	0	1	0	0
0	0	0	1	0	0	1	0	0	1	0	1
0	0	0	1	0	0	1	0	0	1	1	0
0	0	1	0	0	0	0	0	0	1	1	1
0	0	1	0	0	0	0	1	1	0	0	0
0	0	1	0	0	0	1	0	1	0	0	1		D
0	0	1	0	0	1	0	0	1 1	0 0	1 0	0 0		I
0	1	0	0	0	0	0	0	1 0	0 1	1 0	1 1	oder bei Bed.
0	1	0	0	0	0	0	1	1	0	1	1	oder bei Bed.
0	1	0	0	0	0	1	0	1	1	0	0		I
0	1	0	0	0	1	0	0	1 0	1 0	0 0	1 1		I oder I und D
0	1	0	0	1	0	0	0	1 0 1	1 0 1	1 1 1	0 0 1	oder· bei Bed.
0	1	0	0	1	0	0	1	1	1	1	1	oder bei Bed. bei Bed.
0	0	0	0	0	0	0	0	1	0	1	1
1	0	0	0	0	0	0	1	1	0	1	1
1	0	0	0	0	0	1	0	1	1	0	0
X	0	0	0	0	1	0	0	1	1	0	T X		D
1	0	0	0	1	0	0	0	1 1	1 1	1 1	0 1
1	0	0	0	1	0	0	1	1	1	1	1	oder bei Bed.
1	0	0	1	0	0	0	0	0	0	1	1
1	0	0	1	0	0	0	1	0	0	1	1
1	0	0	1	0	0	1	0	0	0	0	0
1

Anmerkung: Die Rand-Bedingung I ist erfüllt, wenn die vier wertniedrigen Bits eines vorangehenden 8-Bit-

Codesignals "0000" sind.

Typische Beispiele von Blocksynchronisier-Codesignalen, die für die Algorithmen gemäß den Tabellen III und IV geeignet sind, sind die folgenden:

■-25- DE 2290

1) "OOIOOIOOIOOIOOIOOIOOIOOIOOIOOXXX" und

2) "XXXOOIOO.IOOIOOIOOIOOIOOIOOIOOIOO", wobei "XXX" jeweils

"000", "010", "001" oder "lOO" darstellt. 5

Die Tabellen V und VI geben nachstehend jeweils einen Codierbzw, einen Decodier-Algorithmus für einen Tmax-Wert von 4T an. In dem Codier-Algorithmus nach Tabelle V sind die folgenden zusätzlichen Rand-Bedingungen enthalten: Bedingung J: Das vorangehende 4-Bit-Datensegment; ist "OOOl",

"0010", "0100", "Olli", "1010", "1101" oder

"1110". Bedingung K: Die vorangehenden 4-Bit-Daten treten in einer

Folge "0010" und "OOOl" oder in einer Folge

"1110" und "0001" auf. Bedingung L: Der vorangehende 4-Bit-Datenwert ist "0010"

oder "1110".

DE 229ο

Tabelle V (Codier-Algorithmus mit Tmax =

4-Bit-Daten	0	0	0	0	0	0	0	0	0	1	0	8-Bit-Codeslfsnale	J	und K oder
0				1	0	0	1	0	0	1	0	oder
	0	0	1	0	0	0	0	0	1	0	0	bei Bed.	F
0				0	1	0	0	0	1	0	0	oder	L	und K
				1	0	0	1	0	0	0	0	bei Bed.
	0	1	0	0	0	0	0	1	0	0	0	bei Bed.	P	oder
0				0	0	0	0	1	0	0	1	oder		oder
	0	1	1	0	0	0	0	1	0	0	1	bei Bed.	H	und H
0				0	0	0	0	0	1	0	0	oder	J
				1	0	0	1	0	0	0	1	bei Bed.	J	und K
				0	1	0	0	0	1	0	0	bei Bed.
	1	0	0	0	0	0	1	0	0	0	0	bei Bed.	F	oder
0				1	0	0	1	0	0	0	0	oder		und K oder
	1	0	1	0	0	0	1	0	0	0	1	bei Bed.	H	. H. K .
0				0	0	0	0	1	0	0	0	oder	F
				0	1	0	0	0	0	0	1	bei Bed.	F	und K
				0	1	0	0	0	0	0	0	bei Bed.
	1	1	0	0	0	0	1	0	0	1	0	bei Bed.	F
0				0	1	0	0	0	0	1	0	oder
	1	1	1	0	0	1	0	0	0	1	0	bei Bed.
0	0	0	0	0	0	1	0	0	0	0	1		H
1				0	0	1	0	0	1	0	0	oder
	0	0	1	0	0	1	0	0	0	1	0	bei Bed.		oder
1	0	1	0	0	0	1	0	0	1	0	0			K oder
1	0	1	1	0	1	0	0	0	0	0	1		H	K, H
1				0	1	0	0	0	0	0	0	oder	G,
				1	0	0	0	0	0	0	1	bei Bed.	G,	K
				1	0	0	0	0	1	0	0	bei Bed.
	1	0	0	0	1	0	0	0	0	1	0	bei Bed.	G,	K
1				1	0	0	0	0	0	1	0	oder
	1	0	1 ·	0	1	0	0	0	0	1	0	bei Bed.	G,	K
1				1	0	0	0	0	0	1	0	oder
	1	1	0	0	1	0	0	1	0	0	0	bei Bed.	G,	oder
1				1	0	0	0	1	0	0	0	oder		K oder
	1	1	1	0	1	0	0	1	0	0	1	bei Bed.	H	K, H
1				0	1	0	0	1	0	0	0	oder	G,
				1	0	0	0	1	0	0	1	bei Bed.	0,
				1	0	0	0	1	0	0	0	bei Bed.
									bei Bed.

Bei dem Codier-Algorithmus nach Tabelle V sind insgesamt Bits notwendig, um zum Ermitteln der vorangehend angeführten Bedingungen den Inhalt einer Folge aus zwei 4-Bit-Datensegmenten, des gegenwärtig bestehenden 4-Bit-Datensegments und des nachfolgenden 4-Blt-Datensegments zu untersuchen.

-27-

DE 229ο

Tabelle VI (Decodier-Algorithmus mit Tmax =

8-Bit-Codesignal	0	0	0	0	0	1	0	Ü	0	0	0	oder bei Bed	4-Bit-Daten
O	0	0	0	0	1	0	0	0 0	Ü 0	0 1	1 1	oder bei Bed
O 5	0	0	0	1	0	0	0	0 0	0 1	L 0	0 1		. D
O	0	0	0	1	0	0	1	0	0	1	1		. D
O	0	0	1	0	0	0	0	0	1	0	0
O	0	0	1	0	0	0	ι.	0	1	0	1
O	0	0	1	0	0	1	0	0	1	1	0
O	0	1	0	0	0	0	0	0	1	1	1
O	0	1	0	0	0	0	1	1	0	0	0
10 0	0	1	0	0	0	1	0	1	0	0	1	oder bei Bed
0	0	1	0	0	1	0	0	1 1	0 0	1 0	0 0	oder bei Bed
0	1	0	0	0	0	0	0	0 1	1 0	0 1	1 1	oder bei Bed	. D
0	1	0	0	ΰ	ö	ό	1	1 0	0 1	1 0	1 1	oder bei Bed	. I
. 0 15	1	0	0	0	0	1	0	1 0	1 1	0 1	0 0	oder bei Bed bei Bed	. I
0	1	0	0	0	1	0	0	1 0 0	1 0 0	0 0 1	1 1 1	oder bei Bed bei Bed	. I
0	1	0	0	1	0	0	0	Hl 0 1	1 0 1	1 1 1	0 0 1		. I oder . D
0 20	1	0	0	1	0	0	1	1	1	1	1		. I oder . D
0	0	0	0	0	0	0	1	1	0	1	1
1	0	0	0	0	0	1	0	1	1	0	0	oder bei Bed
1	0	0	0	Q	1	0	Λ	1 1	1 0	0 1	1 1	oder bei Bed
1	0	0	0	1	0	0	0	1 1	1 1	1 1	0 1		.D
1 26	0	0	0	1	0	0	1	1	1	1	1	* bei Bed	. D
1	0	0	1	0	0	0	0	0 0	0 1	0 0	1 0
1	0	0	1	0	0	0	1	0	0	1	1		. I
1	0	0	1	0	0	1	0	0	0	0	0
1

*: Falls die vier wertniedrigen Bits eines vorangehenden 8-Bit-Codesignals "1000" sind.

Zur Ermittlung der in der Tabelle VI genannten Bedingungen sind insgesamt 16 Bits erforderlich, um den Inhalt der vier wertniedrigen Bits eines vorangehenden b-Bit-Codesignals, alle Bits des gerade bestehenden 8-Bit-Codesignals und die

-28- DE 2290

vier werthohen Bits des nachfolgenden 8-Bit-Codesignals zu untersuchen.

Ein typisches Beispiel für unverwechselbare Blocksynchronisier-Codesignale bei dem Algorithmus nach Tabelle VI ist: "OX0OlO00OO0OlOOlO01OOOOOO01001O0^l^ wobei X "1" oder "θ" ist.

₁ Q Es werden ein Verfahren und eine Vorrichtung zum Verarbeiten binärer Daten vor der Magnetaufzeichnung angegeben. Die binären Daten werden in 4-Bit-Datensegmente aufgeteilt, die entsprechend einer vorbestimmten Codierumsetzfunktion, die die Zusammenhänge zwischen den 4-Bit-Datensegmenten und entsprechenden 8-Bit-Codesignalen beschreibt, in 8-Bit-Codesignale umgesetzt werden, wobei das Bitmuster eines jeden . 8-Blt-Codesignals innerhalb des Codesignals eine Durchlauflänge von mindestens zwei "O"-Bits hat und zusammen mit dem Bitmuster eines benachbarten 8-Bit-Codesignals zwischen den Codesignalen eine Dur chi auf länge von mindestens zwei ¹¹O"-Bits bis höchstens neun "O"-Bits bildet. Ferner wird ein Blocksynchronisler-Codesignal erzeugt und mit den 8-Bit-Codesignalen derart verschachtelt,daß ein Block digitaler Ziffern gebildet ist. Das Blocksynchronisier-Codesignal hat ein Bitmuster, das durch keinerlei Kombination nachfolgender 8-Bit-Codesignale wiederholbar ist.

Leerseite

Claims

Bnmi imp — ICritalt? - Patentanwälte und m

DUHLING IVJNftk _{: :} - - Vertreter beim EPA «j»

|^ λ *..·.,.^: * ·..* : * ^: ,^: Dipl.-Ing. H.Tiedtke f

rTLLMANN - «RAMS Dipl.-Chem. G. Bühling

Dipl.-Ing. R. Kinne

3 22 5058 ^DiP'--'ⁿ9·^{R Gru}P^e

Dipl.-Ing. B. Pellmann Dipl.-Ing. K. Grams

Bavariaring 4, Postfach 202403 8000 München 2

Tel.: 089-539653

Telex: 5-24845 tipat

cable: Germaniapatent München

5. Juli 1982 DE 2290

Patentansprüche

1. Verfahren zum Verarbeiten binärer Daten zur Magnetaufzeichnung, bei dem die binären Daten in m-Bit-Datensegmente aufgeteilt werden, die rn-Bit-Datensegmente in n-Bit-Codesignale gemäß einer vorbestimmten Codierumsetzfunktion umgesetzt werden, die den Zusammenhang zwischen den m-Bit-Datensegmenten und entsprechenden n-Bit-Codesignalen angibt, wobei m kleiner als η ist, ein Blocksynchronisier-Codesignal erzeugt wird, die n-Bit-Codesignale und das Blocksynchronisier-Codesignal zur Bildung eines Blocks binärer Ziffern seriell zusammengesetzt werden und die binären Ziffern des Blocks auf ein Magnetaufzeichnungsmaterial aufgezeichnet werden, dadurch gekennzeichnet, daß die m-Bit-Datensegmente jeweils 4 Bits und die n-Bit-Codesignale jeweils b Bits haben und daß das Bitmuster des 8-Bit-Codesignals innerhalb des Codesignals eine Durchiauflänge von mindestens zwei "O"-Bits hat und zusammen mit einem benachbarten b-Bit-Codesignal zwischen den Codesignalen eine Durchlauflänge vou höchstens neun "O"-Bits bildet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Umsetzen der m-Bit-Datensegmente das zwischen benachbarten 8-Bit-Codesignalen auftretende Rand-Bitmuster der seriell zusammengesetzten Ö-Bit-Oodeslgnale hinsichtlich mindestens einer vorbestimmten Randbedingung zur Erfassung einer Übereinstimmung zwischen den Codesignalen überprüft wird und ein jeweiliges b-Bit-Codoslgnal entsprechend der Codierumsetzfunktion und der Übereinstimmung erzeugt wird. '

A/25

Dresdner Bank (München) Kto. 3 939 844 Bayer. Vereinsbank (München) Klo. 508 941 Postscheck (München) Kto. 670-43-804

-2- DE 229ο

3· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Umsetzen der 4-Bit-Dauensegmente die Bitmuster benachbarter 4-Bit-Datensegmente hinsichtlich mindestens eines Bitmusters zur Erfassung einer Übereinstimmung zwischen den Datensegmenten überprüft werden und ein jeweiliges Ö-Bit-Codesignal entsprechend der Codierumsetzfunktion und der Übereinstimmung erzeugt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3* dadurch

gekennzeichnet, daß die maximale Anzahl der "0"»Bits in der Durchlauflänge zwischen den Codesignalen acht ist.

5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die maximale Anzahl der "O"-Bits in der Durchiauflänge zwischen den Codesignalen sieben ist.

6. Verfahren nach einem der Ansprüche 1 bis 5„ dadurch gekennzeichnet, daß das Blocksynchronisier-Codesignal ein Bitmuster hat, das mit keiner Kombination von Bitmustern der 8-Bit-Codesignale verwechselbar ist.

7· Verfahren nach Anspruch 6_$ dadurch gekennzeichnet, daß das Blocksynchronisier-Codesignal eines der Bitmuster

"00100100100100100100100100100010", "00100100100100100100100100100XXX",

¹¹ XXXOOl 00100100100100100100100100" und 30

"OYOOIOOOOOOOIOOIOOIOOOOOOOIOOIOO", aufweist, wobei

mit "xxx" jeweils ¹¹OOO", "1OO", "O1O" oder "OO1" dargestellt ist und mit "y" jeweils "1" oder "O" dargestellt ist.

8. Verfahren nach Anspruch 6 oder ¹J₃ dadurch gekennzeichnet, daß das Blocksynchronisier-Codesignal dadurch erzeugt wird, daß ein Pseudo-Blocksynchronisier-Bitmuster

-> DE 2290

erzeugt wird, das mit den binären Daten verzahnt wird, wodurch -es in 4-Bit-Segmente aufgeteilt und zu einem Bitmuster umgesetzt wird, dessen Randbedingungen mit den Randbedingungen des Dlocksynchronlsler-Codesignals identisch sind^nd das durch das Blocksynchronisier-Codeslgnal ersetzt wird.

9· Verfahren nach einem der Ansprüche 1 bis 8, bei dem von dem Magnetaufzeichnungsmaterial 8-Bit-Codesignale und das Blocksynchronisier-Codesignal eines jeweiligen Blocks reproduziert werden, dadurch gekennzeichnet, daß zwischen benachbarten Ö-Bit-Codesigrialen Rand-Bitmuster der reproduzierten Ö-Bit-Codesignale hinsichtlich mindestens einer vorbestimmten Randbedingung für die Ermittlung einer Übereinstimmung zwischen den Codesignalen überprüft werden, um einen Parameter einer vorbestimmten Decodierumsetzfunktion zu erzeugen, die zu der Codierumsetzfunktion invers ist, und daß entsprechend der Decodierumsetzfunktion und dem Parameter die Ö-Bit-Codesignale jeweils in ein 4-Bit-Datensegment umgesetzt werden, um wieder die ursprünglichen binären Daten zu erhalten.

^⁰V Vorrichtung zur Ausführung des Verfahrens nach einem der vorangehenden Ansprüche, gekennzeichnet durch ein (4 χ N)-Bit-Seriell/Parallel-Schieberegister (72) zum Abteilen der binären Daten in (4xN)-Bit-Datensegmente und eine Codiereinrichtung (74), mit der die Bitmuster der (4xN)-Bit-Datensegmente hinsichtlich eines vorbestimmten. Bitmusters überprüft werden, um einen Parameter der Codierumsetzfunktion zu bilden, wobei N eine ganze Zahl ist, die gleich oder größer als 3 ist.