DE2513922A1

DE2513922A1 - Pulscodemodulations-aufnahme- und -wiedergabegeraet

Info

Publication number: DE2513922A1
Application number: DE19752513922
Authority: DE
Inventors: Yasunori Kanazawa; Kouichi Tomatsuri; Masuo Umemoto
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1974-04-01
Filing date: 1975-03-27
Publication date: 1975-10-09
Also published as: US3979721A; DE2513922B2; JPS50129208A; DE2513922C3; JPS5529482B2

Description

Die Erfindung betrifft ein PCM (Pulscodemodulation)· Aufnahme- und - Wiedergabegerät und insbesondere eine Fehlererkennungs- und kompensationsschaltung im Wiedergabeteil eines PCM-Aufnahme- und -Wiedergabegerätes, mit dem eine digitale Information in einer Rahmenverteil ungsanordnung auf einen Ton- bzw. Aufzeichnungsbzw. Aufnahmeträger, z.B. auf ein Magnetband, in Laufrichtung des Aufnahmeträgers aufgezeichnet bzw. aufgenommen wird.

Ein PCM-Aufnahme- und -Wiedergabegerät stellt eine typische Anwendung der Digital-Aufnahmetechnik dar. Es laßt sich in zvrei Arten einteilen: in der ersten Art wird wie beim sog. Video-Magnetbandgerät (VTR) ein rotierender Magnetkopf verwendet, in der zweiten Art ein starrer bzw. fester Magnetkopf.

8l-(A789-02)-DWBk

509841/0900

Beim Video-Magnetbandgerät ist die Relativgeschwindigkeit zwischen dem laufenden Band und dem rotierenden Magnetkopf sehr hoch, z.B. zwischen 10 und 4o m/s. Somit eignet sich dieses Gerät für eine Aufnahme anordnung hoher (Frequenz-) Bandbreite, z.B. für eine PCM-Aufnahmeanordnung; ein Vorteil dieses Gerätes ist seine Unempfindlichkeit gegenüber Rauschstörungen. Allerdings ist sein Aufbau kompliziert und die Herstellungskosten sind hoch, da es einige Teile enthalten muß, die schnell und sehr genau rotieren.

In der Anordnung mit festem Magnetkopf und Mehrfachspuren andererseits kann die breitbandige Informationsaufnahme auf das Band ohne Verringerung der Aufnahme-Wellenlänge erfolgen. Der Grund dafür ist, daß die Zunahme der Impuls-Übertragungsgeschwindigkeit infolge Codierung oder Quantisierung des Informationssignals durch dessen Aufteilung auf die entsprechenden Bandspuren aufgehoben wird. Dieses Gerät gestattet darüber hinaus einen wirtschaftlichen und einfacheren Aufbau, da der Magnetkopf im Gegensatz zum VTR-Gerät nicht sehr schnell und sehr genau arbeiten muß.

Das PCM-Aufnahmegerät mit festem Magnetkopf und Mehrfachspur bzw. Mehrspur wird nach der Art der Verteilung der codierten Impulszüge auf die entsprechenden Bandspuren in zwei Typen eingeteilt. Der erste Typ verwendet eine Bitverteilung, der zweite eine Rahmenverteilung.'

Bei der Bitverteilungsanordnung wird eine Folge codierter Impulse sequentiell vom MSB (höchstwertiges Bit) zum LSB (niedrigstwertiges Bit) auf die entsprechenden Spuren aufgeteilt, und zwar parallel zueinander,aber senkrecht zur Laufrichtung des Bandes.

509841/0900

Jeder Abstand zwischen benachbarten Bits auf einer Bandspur entspricht der Periodendauer der Abtastfrequenz. Wenn z.B. die Bandgeschwindigkeit 38 cm/s und die Abtastfrequenz 40 kHz ist, beträgt der Bitabstand auf der Spur 9,5 ,um.

Ein "Beschichtungsloch" oder "Signalausfall", d.h. eine sehr kleine Leerstelle oder ein Fehler auf dem Magnetband bei der Fertigung des Bandes ist bei Magnetbändern unvermeidlich. Wenn auf einer Spur ein Signalausfall ungefähr 100 /Um lang ist, fallen im genannten Beispiel näherungsweise 10 Informations-Abtastwerte hintereinander aus.

Bei der Rahmenverteilungsanordnung wird ein durch einen Analog-Digital-Umsetzer codierter oder quantisierter Impulszug in eine Folge von Bandsprossen bzw. Rahmen ■ eingeteilt, deren jeder einer vorbestimmten Anzahl von Abtastwerten entspricht, und die Rahmen wiederum werden sequentiell auf die entsprechenden Bandspuren verteilt. Die Übertragungsgeschwindigkeit einer Folge ankommender. ImpulszUge aus je einem Rahmen wird gemäß der Anzahl der Spuren auf dem Magnetband reduziert; anschließend werden die codierten ImpulszUge auf den entsprechenden Bandspuren aufgeζei chnet.

Wenn z. B. folgendes gilt: Bandgeschwindigkeit: 38 cm/s, Abtastfrequenz: 40 kHz, Anzahl der Bits pro Wort: 12, und Anzahl der Spuren: 12, ist der Bitabstand benachbarter Bits in der Größenordnung von 9*5 /um wie bei der genannten Bitverteilungsanordnung. In diesem Fall ist aber die Aufnahmebreite eines Abtastwertes 9,5 /Um x 12, so daß der etwa 100 ,um große Signal-

509841/0900

ausfall nur ein bis zwei Abtastwerte stört.

Somit wird durch die Rahmenverteilungsanordnung der nachteilige Einfluß eines Signalausfalls gegenüber der Bitverteilungsanordnung stark verbessert. Die aufgenommene Information, die infolge von Störungen o.dgl. bei der Informations-Aufnähme oder -Wiedergabe auf dem Aufnahmeträger verfälscht sein kann, wird für PrUfzwecke üblicherweise mit einem Fehlerprüfbit versehen. Bei der Rahmenverteilungsanordnung besteht ein Rahmen aus mehreren Wörtern, deren jedes eine einem Abtastwert entsprechende Anzahl von Informationsimpulsen aufweist, sowie ein Fehlerprüfbit nach dem vorhergehenden Informations-Impulszug.

Ein Nachteil dieser Rahmenverteilungsanordnung besteht darin, daß ein Fehlerprüfbit unmittelbar nach einem Informationswort-Impulszug angeordnet ist, der einem Abtastwert entspricht. Dadurch wird durch einen Signalausfall sowohl das Fehlerprüfbit als auch der Informationswort- Impuls zug gestört, was nachstehend näher erläutert wird.

Es sei angenommen, daß ein Wort aus 14 Bits besteht, wovon 12 Datenbits und 2 Bits Prüfbits sind. Bei einem langen Signalausfall über mehr als ein Wort wird die Bitanordnung der.wiederzugebenden Information im allgemeinen statistisch. Diese Unordnung hängt natürlich in gewissem Maße ab vom Modulations- und Demodulationsverfahren bei der Aufnahme der digitalen Information auf den Aufnahmeträger und bei der Wiedergabe von diesem

Für diese statistische bzw. Zufallsinformation ist bei einer beliebigen Prüfanordnung die Wahrscheinlichkeit

509841/0900

1/4, daß das fehlerhafte Informationswort aus der auf dem Magnetband aufgenommenen Information stammt, sofern das 2-Bit-Prüfbit verwendet wird. Mit anderen Worten: die Wahrscheinlichkeit ist 1/4, daß die Zufallsinformation als richtige Information an den Ausgang des Aufnahmegerätes gelangt.

Aus diesem Grund wurde bereits eine weitere Anordnung entwickelt, die beim Entscheiden darüber, ob ein Informationswort zur Zeit t richtig oder falsch ist, die Richtigkeit nur bestätigt, wenn das Wort zur Zeit t fehlerfrei ist und mehrere weitere Wörter vor und nach dem Wort keine Fehler aufweisen. Diese Anordnung ist nur bei geringer Signalfehlerrate wirksam, und die Fehlerprüfung dient alleine zur Behebung der Schwierigkeiten, die aus einem Signalausfall resultieren. Es ist jedoch anzunehmen, daß die Signalfehlerrate hoch ist, wenn die Informations-Aufnahmedichte zur Verringerung der Abmessungen des Aufnahmegerätes groß gewählt wird. Außerdem ist die Wiedergabe-Tonqualität verschlechtert, da das Auftreten des Signalausfalls und eines Einzelwortes als Auftreten von Fehlern in mehreren Wörtern angesehen wird.

Es ist daher Aufgabe der Erfindung, eine Fehlererkennung sschaltung und eine Fehlerkompensationsschaltung in einem PCM-Aufnähme- und -Wiedergabegerät anzugeben, bei dem eine Kombination aus Digital- und Prüfinformation gemäß der Rahmenverteilungsanordnung in Bandlaufrichtung auf das Magnetband aufgenommen wird, wobei die durch Signalausfälle gegebenen Nachteile ohne Verschlechterung der Wiedergabe-Ton- oder -Bildqualität vermieden werden.

^r p q 8 L

Diese Aufgabe wird für ein PCM-Aufnahme- und -Wiedergabegerät der eingangs genannten Art erfindungsgemäß gelöst durch eine Fehlererkennungsschaltung zum Erkennen jedes Fehlers in den Wörtern eines Rahmens; eine Signalerkennungsschaltung zum Erkennen einer über einem vorbestimmten Pegel liegenden Signaländerung zwischen benachbarten Wörtern, wenn in der Fehlererkennungsschaltung wenigstens ein Fehler erkannt ist; und eine Unterbrechungsschaltung zum Unterbrechen der Übertragung des fehlerb ehafteten Signals an den Ausgang des PCM-Aufnahme- und -Wiedergabegerätes, wenn die einen vorbestimmten Pegel überschreitende Signaländerung erkannt ist.

Durch die Erfindung wird also ein PCM-Aufnahme- und -Wiedergabegerät angegeben,mit einer Fehlererkennungsschal tung zum Erkennen eines Rahmens, der wenigstens ein fehlerbehaftetes Wortinformationssignal aufweist, wobei der Rahmen ein Wiedergabesignal ist,.das aus einem Aufnahmeträger ausgelesen wird, auf dem eine bestimmte pulscodemodulierte Information in der Art einer Rahmenverteilungsanordnung aufgezeichnet ist, und mit einer Kompensationsschaltung zum Kompensieren des Wiedergabe-Informationssignals durch Verwendung des Ausgangssignals der Fehlererkennungsschaltung derart, daß die Nachteile bei einem Informationssignalausfall trotz hoher Aufzeichnungsdichte vermieden werden.

Die Erfindung wird nun anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 das Blockschaltbild eines erfindungsgemäßen PCM-Aufnahme- und - Wiedergabegerätes mit einer Rahmenverteilungsanordnung;

Fig. 2 einen Ausschnitt aus der auf dem Magnetband mit Hilfe der Rahmenverteilungsanordnung aufgezeichneten Informations

h Π 9 8 4 1 ■' 0 3 0 G

-τ-

Fig. 3 eine Anordnung der Rahmen im Signal, das am Ausgang einer Bündelungsschaltung bzw. eines Umordners nach Fig. 1 auftritt;

Fig. 4 den Aufbau des Wortes, das einen Rahmen bildet;

Fig. 5 die Schaltung einer Fehlererkennungs- und . Fehlerkompensationsschaltung als Ausführungsbeispiel der Erfindung; und

Fig. 6 und 7 Signale zur Erläuterung der Arbeitsweise der erfindungsgemäßen Schaltung nach Fig. 5.

Fig. 1 zeigt das Blockschaltbild des Wiedergabeteils eines erfindungsgemäßen PCM-Aufnahme- und -Wiedergabegerätes, das mit einer Rahmenverteilungsanordnung arbeitet. Nach Fig. 1 ist entsprechend der Anzahl der Spuren des Aufzeichnungsträgers, z.B. eines Magnetbandes, eine Gruppe von Magnetköpfen 1 vorhanden. Eine Wledergabe- und BUndelungsschaltung 2 dient zur Wiedergabe der auf den Spuren des Magnetbandes aufgezeichneten Information und zur Bündelung oder Umordnung dieser Information in " eine andere Darstellungsform, wie nachstehend näher erläutert wird. Eine Fehlererkennungsschaltung 5 dient zum Erkennen von Fehlern, die in der Wiedergabe-Digitalinformation am Ausgang der Bündelungsschaltung 2 enthalten sein können. Nach der Erkennung eines Fehlers durch die Fehlererkennungsschaltung 3 bewirkt eine Fehlerkompensationsschaltung 4, daß die den Fehler enthaltende Digitalinformation unterdrückt und die vorhergehende Digitalinformation, d.h. die Digitalinformation, die der fehlerbehafteten Digitalinformation vorhergeht, beibehalten wird. Ein an einen Ausgang β angeschlossener Digital-Analog-Umsetzer (nachstehend als D/A-Umsetzer bezeichnet) dient zum Umsetzen der PCM-modulierten Digitalinformation in eine Analogform. Der Aufbau der in Fig. 1 dargestellten

509841/0900

Schaltungsanordnung ist konventionell, mit Ausnahme der für die Erfindung wesentlichen Fehlererkennungsschaltung 3 und der Fehlerkompensationsschaltung 4.

Fig. 2 zeigt eine Anordnung oder ein Verteilungsmuster der auf dem Aufzeichnungsträger, z.B. auf dem Magnetband, in der Art der Rahmenverteilungsanordnung aufgezeichneten Information. Die Informationsrahmen sind jeweils durch Blöcke 1001 bis 1010 dargestellt, und die Blöcke 1001 bis 1007 befinden sich auf Spur bis Spur 7 des Magnetbandes.

Fig. 3 zeigt die Digitalinformation in Zeitreihenform, in die die auf den Parallelspuren nach Fig. 3 gruppenweise aufgezeichnete Digitalinformation mit Hilfe der BUndelungseigenschaft der Wiedergabe- und BUndelungsschaltung 2 umgesetzt ist. Fig. 3 zeigt, daß die entsprechenden Informationsrahmen 1001 und 1008, die auf derselben ersten Spur nach Fig. 2 benachbart sind, nun nach dem Durchlaufen der Wiedergabe- und Bündelungsschaltung 2 voneinander durch die Anzahl der Spuren getrennt sind. Mit anderen Worten: die benachbarten Rahmen 1001 und 1002 im Ausgangssignal der Wiedergabe- und BUndelungsschaltung 2 sind auf unterschiedlichen Spuren untergebracht, nämlich auf der ersten und der zweiten Spur des ,Magnetbandes. Wenn also der Rahmen 1001 infolge eines Signalausfalls auf der ersten Spur verfälscht ist, bleibt die Information des Rahmens 1002 unabhängig vom Vorhandensein des Fehlers im Rahmen 1001 weiterhin richtig, da diese beiden Spuren voneinander getrennt sind.

Der einem Abtastwert in diesem Beispiel entsprechen-

509841/0900

de Aufbau eines Wortes ist in Fig. 4 dargestellt. Die Bits 2001 bis 2012 bezeichnen die zu verarbeitenden Informationsbits. Bit 2013 ist ein Prüfbit. Es sei darauf hingewiesen, daß das extra Prüfbit in diesem Beispiel zwecks einfacherer Erklärung eine "l" ist, d.h. es wird ein Pestmuster verwendet; selbstverständlich lassen sich in der Erfindung auch viele andere redundante Codierungen anwenden.

Wenn ein Wort aus 13 Bits besteht und das Magnetband 7 Spuren aufweist, werden 6 Wörter zum Aufbau eines Rahmens entsprechend dem Rahmenverteilungsgesetz bevorzugt. Somit bilden 78 Bits einen Rahmen. Die Bitdichte auf jeder Spur ist 200 Bits/mm, wenn die Abtastfrequenz des Originalaufnahmesignals 40 kHz beträgt, und die Bandgeschwindigkeit ist 38 cm/s.

Fig. 5 zeigt die vereinfachte Schaltung eines erfindungsgemäßen Ausführungsbeispiels des Wiedergabeteils eines PCM-Aufnahme- und -Wiedergabegerätes. Die Schaltung umfaßt, wie bereits erwähnt, die Fehlererkennungsschaltung 3i die Fehlerkompensationsschaltung 4 und einen D/A-Umsetzer (Fig. 1). Die Information in Fig. 5 am Eingang 7 stammt aus der Wiedergabe- und Bündelungsschaltung 2 (Fig. 1). Weitere Bestandteile der Fig. 5 sind: ein Inverter 8 und ein UND-Gatter 9, Flipflops 10 und 12 mit je einem Setz- und einem Löscheingang, sowie ein Monoflop 11. Ein Schieberegister

13 gestattet die Speicherung von 78 Bits, entsprechend der Anzahl der Bits in einem Rahmen. Ein Schieberegister

14 hat eine Speicherkapazität von 12 Bits. Fig. 5 enthält außerdem einen Subtrahierer I5, einen Vergleicher 16, einen Festmustergenerator 17, ein UND-Gatter l8,

5098A1/0900

- ίο -

ein ODER-Gatter 19, einen Inverter 20 und ein UND-Gatter 21. Ein Schieberegister 22 hat eine Speicherkapazität von 13 Bits. Ein Paralleleingang-Parallelausgang-Schieberegister 23 kann den Inhalt von Schieberegister 22 zwischenspeichern. Weitere Einheiten sind ein Monoflop 24, ein Inverter 25 und ein UND-Gatter 26. Ein Taktgenerator 27 erzeugt in üblicher Weise Taktimpulse und speist diese in die genannten Schaltglieder ein. An den Taktgenerator 27 sind mehrere Speiseleitungen zum Einspeisen von Taktimpulsen in die zugehörigen Schaltglieder angeschlossen: eine Ausgangsleitung 28 liefert Fehlerprüf-Taktimpulsej eine Ausgangsleitung 29 überträgt Rahmensynchronisierimpulse; eine Ausgangsleitung 30 liefert Taktimpulse zum Erkennen eines Vergleichsergebnisses,· und eine Ausgangsleitung 31 dient zum Übertragen von Taktimpulsen für die Setzeingänge des Registers 23.

Fig. β zeigt Signale zur Erläuterung der Arbeitsweise der Schaltungsanordnung nach Fig. 5* wobei Wortsynchronisierimpulse (a) und für Fehlerprüfungen verwendete Taktimpulse (b) auf der Ausgangsleitung 28 übertragen werden. Auf der Ausgangsleitung 29 treten die Rahmensynchronisierimpulse (c) auf. In den Eingang werden die Prüfbits (d) der Digitalinformation eingespeist, wobei die Informationsbits zwischen diesen •benachbarten Prüfbits angeordnet sind. Das Prüfbit im vorliegenden Beispiel ist ein Festmuster derart, daß das Prüfbit eine "0" annimmt, wenn ein Signalausfall oder eine andere Störung auftritt (ein derartiger Fall tritt in Fig. 6 zum strichliniert markierten Zeitpunkt auf). Die Ihformationsbits sind aus Gründen

509841/090

- li -

der besseren Übersichtlichkeit in Pig. 6 nicht dargestellt.

Nach Pig. 5 wird ein im Inverter 8 invertiertes Eingangssignal, das am Eingang 7 aufgenommen wird, sowie der Fehlerprüf-Taktimpuls (b) auf der Ausgangsleitung 28 des Taktgenerators 27 in das UND-Gatter 9 eingespeist, das den Fehlerprüf-Taktimpuls (h) nur durchschaltet, wenn das Prüfbit ¹¹O" ist. Das Ausgangssignal des UND-Gatters 9 ist an den Löscheingang des Flipflops 10 angeschlossen, dessen Setzeingang über die Leitung 29, die die Rahmensynchronisierimpulse (c) übeträgt, vom Taktgenerator 27 gespeist wird. Das Ausgangssignal des Flipflops 10 ist in Fig. β mit (e) bezeichnet. Das Monoflop 11 erzeugt einen Impuls (f) beim positiven Anstieg des Ausgangssignals des Flipflops

Daraus ist ersichtlich, daß das Monoflop 11 den Impuls (f) immer dann erzeugt, wenn wenigstens ein Prüfbit in einem Rahmen "0" wird, da das Flipflop 10 durch den Rahmensynchronisierimpuls (c) für jeden Rahmen gesetzt wird. Die Impulsbreite des Impulses am Ausgang des Monoflops 11 ist etwas größer als jene des Rahmensynchronisierimpulses (c).

Das Flipflop 12 enthält an seinem Setzeingang das Ausgangssignal (f) des Monoflops 11, während an seinem Löscheingang der Rahmensynchronisierimpuls (c) auftritt. Wegen des Ausgangsimpulses am Ausgang des Monoflops 11 erzeugt das Flipflop 12 ein Gattersignal nach Fig. 6 (g), dessen Impulsbreite einen Rahmen lang ist. Das Schieberegister 13 hat 78 Bit Speicherkapazität und wird zum Verzögern des Informations-

509841/0900

signals um einen Rahmen verwendet, damit das Gattersignal (β) mit ^dein Informations signal synchronisiert ist.

Wenn kein Fehler vorhanden ist, der durch Änderung des Prüfbits dargestellt wird, bleibt das Prüfbitsignal im "Aus"-Zustand, so daß das Ausgangssignal des Vergleichers 16 durch das UND-Gatter 18 gesperrt wird. Durch Zusammenwirken des Inverters 20 und des UND-Gatters 21, ähnlich wie im Falle des Inverters 8 und des UND-Gatters 9, ist das Prüfbit in der Zwischenzeit erneut gültig. Wenn kein Fehler erfaßt wurde, tritt auch kein Fehlerprüf-Taktimpuls am Ausgang des UND-Gatters 21 auf. Wenn also kein Fehler aufgetreten ist, werden in beide Eingänge des ODER-Gatters 19 keine Impulse eingespeist, so daß das Monoflop 24 im "Aus"-Zustand gehalten wird.

Die Digitalinformation am Ausgang des Schieberegisters 13 wird ferner in das Schieberegister 22 eingespeist, wo eine Umsetzung der Übertragung des Informationssignals von der Serienform in die Parallelform erfolgt. Das Parallel-Ausgangssignal des Schieberegisters 22 wird in das Schieberegister 23 geladen und gelangt von dort in den D/A-Umsetzer 5* wo die eingespeiste Digitalinformation in die entsprechende Analoginformation umgesetzt wird, die am Ausgang β zur Verfügung steht.

Fig. 7 zeigt Signale zur Erläuterung der Arbeitsweise der Schaltungsanordnung nach Fig. 6, wenn wenigstens ein Prüfbit in einem Rahmen enthalten ist. Wie in Fig. β zeigen die Signale (a) und (b) die Wortsynchronisierimpulse und die Fehlerprüf-Taktimpulse.

509841/0900

Wie bereits gesagt, wirken der Inverter 20 und das UND-Gatter 21 zur Auswertung des Prüfbits zusammen, ob die Digitalinformation einen Fehler enthält oder nicht. Wenn ein Fehler erfaßt ist, treten am Ausgang des UND-Gatters 21 die FehlerprUf-Taktimpulse (h) auf. Die Digitalinformation des Schieberegisters 1J5 wird in das Schieberegister 14 und danach in den Subtrahierer 15 eingespeist, wo der Unterschied zwischen der fehlerbehafteten Information und der unmittelbar darauffolgenden Information berechnet wird. Das Ergebnis der Subtraktion wird mit Hilfe des Vergleicherc ΐβ und des Festmustergenerators 17 mit einem Bezugspegel verglichen.

Die Taktimpulse zum Erfassen des Vergleichsergebnisses werden mit dem 12.Bit der Informationsbits synchronisiert, da der Vergleich oder die Entscheidung darüber, ob die Differenz größer als der Festwert ist oder nicht, durchführbar ist, wenn die Digitalinformation eines Rahmens vollständig im Schieberegister 14 geladen ist. Wenn eine Differenz berechnet wird, die den festen Pegel bzw. Festwert überschreitet,erzeugt der Vergleicher 16 am Ausgang die Impulse (j), die wiederum in einen Eingang des UND-Gatters 18 eingespeist werden. Das UND-Gatter l8 mit den Impulsen (j) an einem Eingang gestattet beim Anlegen des Ausgangssignals (g) des Flipflops 12 an seinen anderen Eingang die Durchschaltung der Impulse (j). Mit anderen Worten: das UND-Gatter 18 schaltet durch, wenn wenigstens ein Prüfbit im Rahmen einen Fehler anzeigt. Die entsprechenden Ausgangsimpulse der UND-Gatter 18 und 20 sind über das ODER-Gatter 19 zusammengefaßt und gelangen somit in das Monoflop 24. Der Ausgang (k) des Monoflops 24 wird zum Sperren des UND-Gatters 26 derart verwendet, daß die Taktimpulse

509841 /0900

zum Auslesen der Inhalte des Schieberegisters 22 nicht an das Schieberegister 23 gelangen. Diese Taktimpulse (1) befinden sich jeweils zwischen dem 13. Bit des Wortbits und dem ersten Bit des folgenden Wortes, d.h. sie entsprechen den Wortsynchronisierimpulsen. Somit werden die Impulse (1) zum Setzen des Schieberegisters (23) während des Betriebs des Monoflops 24 derart unterbrochen, daß das vorhergehende Wortsignal ungeändert gehalten wird. Die bisherige Beschreibung läßt sich durch folgende Tabelle zusammenfassen.

509841/0900

Tabelle

cn ο co οο

CD O O

Entscheidungs verfahren	In einem Rahmen	In einem Abtastwert	Durch Pegelände rung	Entscheidungs ergebnis für die Abtast werte
Ausgangsschalt- glieder _mr _das Entscheidungsergebnis	Durch Prüfbit	Durch Prüfbit	Vergleicher 16	Fehler
Entscheidungen	Flipflop 12	UND-Gatter 21		Fehler
Wenn ein Fehler im Prüfbit eines Abtastwertes in einem Rahmen festgestellt wird	Prüfbit des Ab tastwertes zeigt Fehler an		Fehler
	Prüfbit des Ab tastwertes zeigt keinen Fehler an	Wenn die Pegel änderung des Ver gleichers 16 groß ist	kein Fehler
	Wenn die Pegel änderung des Ver gleicher s l6 klein ist	kein Fehler

Ul

(Die durchgestrichenen Felder zeigen an, daß die entsprechenden Ausgangsschaltglieder für das Entscheidungsergebnis irrelevant sind).

cn

CO CD

ro

Die Tabelle zeigt, daß jedesmal, wenn ein Bit in einem Rahmen einen Fehler anzeigt, die Information, deren Pegeländerung einen vorbestimmten Pegel überschreitet, und ebenso die fehlerbehaftete Information im Rahmen nicht zum D/A-Umsetzer übertragen wird, so daß die vorhergehende Wortinformation gehalten wird.

Im übrigen ist es unerläßlich, daß die Frequenzcharakteristik der Information im fehlerbehafteten Rahmen beschränkt ist, da diejenige Information, deren Pegeländerung einen vorbestimmten Wert übersteigt, selektiv von der Übertragung ausgenommen wird. Es sei jedoch darauf hingewiesen, daß die Wahrscheinlichkeit für das Auftreten des fehlerbehafteten Rahmens von der Signalfehlerrate und der Wahrscheinlichkeit für das Auftreten eines Signalausfalls abhängt und somit nicht zu groß ist.

Als nächstes sei die Wahrscheinlichkeit diskutiert, daß ein Signalausfall in einem Rahmen nicht erfaßt werden kann, weil das Prüfbit fälschlicherweise "l" ist, obwohl ein Signalausfall vorhanden ist. Es sei angenommen, daß ein Signalausfall bewirkt, daß das Prüfbit nicht mehr regelmäßig auftritt, und daß der Signalausfall an einer beliebigen Bitposition im Rahmen erfolgt. Bei sechs Wörtern in einem Rahmen ist die Wahrscheinlichkeit gegeben durch

die Wahrscheinlichkeit ist also sehr klein. In dieser Rechnung sind weitere Annahmen gemacht, daß die Anordnung der Informationsbits absolut zufällig ist und daß das Vorhandensein des Signalausfalls durch kein

509841 /0900

anderes Verfahren erfaßt wird. Im übrigen gestattet die Erweiterung des Prüfbits von nunmehr einem Bit auf zwei Bits natürlich eine weitere Verringerung der genannten Wahrscheinlichkeit.

Das beschriebene Ausführungsbeispiel betrifft eine Anordnung zur Unterdrückung der Wortinformation aus dem fehlerbehafteten Rahmen, wenn diese einen vorbestimmten Pegel übersteigt. Die Erfindung umfaßt z.B. auch eine Anordnung, die die vorhergehende Wortinformation während der gesamten Rahmenlänge hält, solange ein fehlerbehafteter Rahmen erkannt ist.

Aus der Beschreibung geht hervor, daß die Erfindung viele Vorteile in sich vereinigt: durch Verwendung der Rahmenverteilungsanordnung fallen wenige Abtastwerte aus, wenn ein Signalausfall oder Beschichtungsfehler auftritt. Der Nachteil beim Signalausfall eines Prüfbits in bereits entwickelten Rahmenverteilungsanordnungen wird durch Bewertung der Signalpegeländerung zwischen benachbarten Informationswörtern vermieden. Da der Signalausfall bei jedem Rahmen erfaßt wird, wird der Erfassungsgrad des Signalausfalls verbessert. Darüber hinaus wird durch Beschränkung des Frequenzbandes der Informationssignale im Rahmen mit dem Signalausfall erreicht, daß die zu den Signalausfällen gehörenden Klick- oder Impulsgeräusche unterdrückt werden. Selbst wenn also die Signalfehlerrate in einer Übertragungsanordnung ansteigt, nimmt auch die Anzahl der Rahmen zu, deren Frequenzband begrenzt ist, so daß die Auswirkungen in der Praxis vernachlässigbar sind.

509841/090Ü

Claims

Patentansprüche

PCM-Aufnahme- und -Wiedergabegerät zum Aufnehmen pulscodemodulierter Information auf einen Aufnahmeträger in einer Rahmenverteilungsanordnung,

gekennzeichnet durch einen Aufnahmeträger mit mehreren Spuren

zum Aufnehmen der pulscodemodulierten Information in

der Rahmenverteilungsanordnungj

mehrere Magnetköpfe(1) über den zugehörigen Spuren;

einen Umordner (2) zum Umordnen der Ausgangssignale der entsprechenden Magnetköpfe (1) in eine Zeitreihenformj

eine Fehlererkennungsschaltung (3) zum Erkennen eines Rahmens, der wenigstens ein fehlerbehaftetes Wort im Ausgangssignal des Umordners (2) aufweist;

eine Kompensationsschaltung (4) zum Kompensieren des Ausgangssignals des Umordners (2) mittels des Ausgangssignals der Fehlererkennungsschaltung (j5); und

einen Digital-Analog-Umsetzer (5) zum Umsetzen des kompensierten Ausgangssignals des Umordners (2) in ein Analogsignal (Fig. 1, 2).
2. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Kompensationsschaltung (4) einen Rahmen, der wenigstens ein durch ein Prüfbit erkennbares fehlerbehaftetes Wort aufweist, durch einen vorhergehenden Rahmen ersetzt.
3. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Kompensationsschaltung (4) ein Wort, das ein einen Fehler

509841/0900

in einem Rahmen erkennendes Prüfbit aufweist, durch ein vorhergehendes fehlerfreies Wort im gleichen Rahmen ersetzt, und daß die Kompensationsschaltung (4) ein Wort, das ein eine Korrektur im Rahmen darstellendes Prüfbit aufweist, wobei der Rahmen auch ein Wort mit einem einen Fehler erkennenden Prüfbit aufweist, durch ein vorhergehendes fehlerfreies Wort ersetzt, wenn der Unterschied zwischen dem fehlerfreien und dem fehlerbehafteten Wort einen vorbestimmten Wert übersteigt.
4. Gerät nach Anspruch 3> dadurch gekennzeichnet, daß die Kompensationsschaltung (4) aufweist:

ein Flipflop (12) zum Erzeugen eines Ausgangssignals während eines auf einen fehlerbehafteten Rahmen folgenden Rahmens;

ein Verzögerungsglied (13) zum Verzögern des Ausgangssignals des Umordners (2) um einen Rahmen;

ein erstes und zweites Register (l4, 22) zum Speichern des Ausgangssignals des Verzögerungsgliedes (13)5

ein drittes Register (23) zum Umsetzen des seriellen Ausgangssignals des zweiten Registers (22) in eine Parallelform;

einen Subtrahierer (15) zur Differenzbildung zwischen den im ersten und zweiten Register (14, 22) gespeicherten Signalen;

einen Vergleicher (16) zum Erkennen, ob das Ausgangssignal des Subtrahierers (15) einen vorbestimmten Wert übersteigt oder nicht;

ein UND-Gatter (18) zum Verknüpfen des Ausgangssignals des Flipflops (12) mit dem Ausgangssignal des Vergleichers (16);

509841/0900

eine Fehlererkennungseinheit (20) zum Erkennen einer Fehleranzeige des Fehlerprüfbits im Ausgangssignal des Verzögerungsgliedes (13)J

ein ODER-Gatter (19) zum Verknüpfen des Ausgangssignals des MD-Gatters (18) mit dem Ausgangssignal der Fehlererkennungseinheit (20); und

eine Steuerschaltung (26) zum Ansteuern des dritten Registers (2.3) mit Hilfe des Ausgangssignals des ODER-Gatters (19) (Fig. 5).

509841 /0900