DE2513922B2 - Anordnung zur verminderung von informationsverlusten infolge aufzeichnungstraeger-fehlern in einem pcm-speichergeraet - Google Patents

Description

Die Erfindung betrifft eine Anordnung nach dem Oberbegriff des Patentanspruchs 1.

Als Aufzeichnungsträger für Analogsignale, beispielsweise Tonsignale, kommt insbesondere ein Magnetband

in Frage. , . · .

PCM-Speichergeräte lassen sich insbesondere in folgende zwei Arten einteilen: Bei der ersten Art wird wie beim sogenannten Video-Magnetbandgerät (VTR) ein rotierender Magnetkopf verwendet, bei der zweiten Art ein ortsfester Magnetkopf.

Beim Viedeo-Magnetbandgerät ist die Relativgeschwindigkeit zwischen dem laufenden Band und dem rotierenden Magnetkopf sehr hoch, z. B. zwischen 10 und 40 m/s. Somit eignet sich dieses Gerät für eine Aufzeichnung hoher (Frequenz-) Bandbreite, z. B. als PCM-Speichergerät; ein Vorteil dieses Gerätes ist seine Unempfindlichkeit gegenüber Rauschstörungen. Allerdings ist sein Aufbau kompliziert und die Herstellungskosten sind hoch, da es einige Teile enthalten muß, die schnell und sehr genau rotieren.

Im Gerät mit ortsfestem Magnetkopf und mehreren Spuren kann die breitbandige Informationsaufzeichnung auf das Band ohne Verringerung der Aufzeichnungs-Wellenlänge erfolgen. Der Grund dafür ist, daß die Zunahme der Impuls-Übertragungsgeschwindigkeit infolge Codierung oder Quantisierung des Informationssignals durch dessen Aufteilung auf die entsprechenden Bandspuren aufgehoben wird. Dieses Gerät gestattet darüber hinaus einen wirtschaftlichen und einfacheren Aufbau, da der Magnetkopf im Gegensatz zum VTR-Gerät stillsteht.

PCM-Speichergeräte mit bewegtem bandförmigem Aufzeichnungsträger sind bereits seit längerer Zeit grundsätzlich bekannt (vgl. »Electronics«, Bd. 35, H. 13, 30. 3. 1962, S. 45—49), wobei ein aufzuzeichnendes Tonsignal zuerst amplitudenabgetastet und die so gewonnene Amplitudenprobe entsprechend binär quantisiert wird.

Es gibt ferner ein PCM-Speichergerät mit ortsfestem Magnetkopf und mehrspurigem Aufzeichnungsträger, bei dem die Aufzeichnung nach einem sogenannten Bitverteilungs-System erfolgt, d. h, die PCM-Impulse werden sequentiell vom höchstwertigen Bit (MSB) zum niedrigstwertigen Bit (LSB) auf die entsprechenden Aufzeichnungsträger-Spuren verteilt, und zwar parallel zueinander, aber senkrecht zur Laufrichtung des bandförmigen Aufzeichnungsträgers.

jeder Abstand zwischen benachbarten Bits auf einer Bandspur entspricht der Periodendauer der Abtastfrequenz. Wenn z. B. die Bandgeschwindigkeit 38 cm/s und die Abtastfrequenz 40 kHz ist, beträgt der Bitabstand auf der Spur 9,5 μΐη.

Bei der Herstellung derartiger Bänder sind sogenannte »Drop outs«, d. h. sehr kleine Leerstellen oder Fehler in der Speicherfläche des Bands bei dessen Herstellung unvermeidlich. Derartige Fehler in der Band-Speicherfläche sind im allgemeinen sehr gestreckt. Wenn ein solcher Fehler in einer Spur z. B. ca. 100 μηι lang ist,

fallen beim genannten Beispiel ca, 10 PCM-Abtastwerte hintereinander aus.

Es ist daher Aufgabe der Erfindung, bei einem PCM-Speichergerät auftretende Informationsverluste durch Fehler in der Speicherflache des Aufzeichnungs- s trägers, insbesondere sogenannte »Drop outs«, zu verringern und möglichst weitgehend zu kompensieren.

Die Lösung dieser Aufgabe erfolgt durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen.

Erfindungsgemäß wird also der von einem für sich bekannten Analog-Digital-Umsetzer codierte oder quantisierte Impulszug in eine Folge von Rahmen unterteilt, deren jeder einer vorbestimmten Anzahl von Abtastwerten entspricht, und diese Rahmen werden anschließend sequentiell auf die entsprechenden Aufzeichnungsträger-Spuren verteilt

Erfindungsgemäß erfolgt also die Aufzeichnung nach einem sogenannten Rahmenverteilungs-.jystem.

Für z. B. Bandgeschwindigkeit: 38 cm/s, Abtastfrequenz: 40 kHz, Anzahl der Bits pro Wort: 12 und Anzahl der Spuren 12 ist der Bitabstand benachbarter Bits in der Größenordnung von 9,5 μίτι wie beim genannten Bitverteilungs-System. In diesem Fall ist aber die Aufzeichnungsbreite eines Abtastwertes 9,5 μηι mal 12, so daß der etwa 100 μΐη große Fehler nur ein bis zwei Abtastwerte stört.

Somit wird bereits durch die Rahmenverteilungs-Aufzeichnung die von einem Fehler des Aufzeichnungsträgers verursachte Störung gegenüber der Bitvertellungs-Aufzeichnung stark verringert, indem die einzelnen Rahmen mit mehreren Abtastwerten, die ihrerseits jeweils aus einigen Bits bestehen, in Laufrichtung des Aufzeichnungsträgers aufgezeichnet werden, so daß wegen des im wesentlichen Längsverlaufs der Aufzeichnungsträger-Fehler jetzt nur noch ein oder zwei Rahmen gestört werden.

Soweit aber noch fehlerhafte Aufzeichnungen vorhanden sind, werden diese durch den Fehlerprüfer und den Fehlerkompensierer nach der Erfindung weitgehend beseitigt

Vorteilhafte Ausgestaltungen der Erfindung sind durch die Unteransprüche angegeben.

Die Erfindung wird nun anhand der Zeichnung beispielsweise näher erläutert Es zeigt

F i g. 1 das Blockschaltbild eines PCM-Speichergeräts mit der erfindungsgemäßen Anordnung zur Verminderung von Informationsverlusten,

F i g. 2 einen Ausschnitt aus der auf dem Magnetband mit Hilfe der Rahmenverteilungs-Aufzeichnung aufgezeichneten Information,

F i g. 3 eine Anordnung der Rahmen im Signal, das am Ausgang einer Bündelungsschaltung bzw. eines Umordners nach F i g. 1 auftritt

Fig.4 den Aufbau des Wortes, das einen Rahmen bildet.

Fig.5 die Schaltung eines Fehlerprüfers und Fehlerkomper>sierers als Ausführungsbeispiel der Erfindung und

F i g. 6 und 7 Signale zur Erläuterung der Arbeitsweise der erfindungsgemäßen Schaltung nach F i g. 5.

Fig. 1 zeigt das Blockschaltbild des Wiedergabeteils eines PCM-Speichergeräts mit der erfindungsgemäßen Anordnung zur Verminderung von Informationsverlusten, einschließlich Rahmenverteilungs-Aufzeichnung. (λ

Nach F i g. 1 ist entsprechend der Anzahl der Spuren des Aufzeichnungsträgers, z. B. eines Magnetbandes, eine Gruppe von Magnetköpfen 1 vorhanden. Eine Wiedergabe- und Bündelungsschaltung 2 dient zur Wiedergabe der auf den Spuren des Magnetbandes aufgezeichneten Information und zur Bündelung oder Umordnung dieser Information in eine andere Darstellungsform, wie nachstehend mäher erläutert wird. Ein Fehlerprüfer 3 dient zum Erfassen von Fehlern, die in der Wier-ergabe-Digitalinformation am Ausgang der Bündelungsschaltung 2 enthalten sein können. Nach der Erfassung eines Fehlens durch den Fehlerprüfer 3 bewirkt ein Fehlerkompensierer 4, daß die den Fehler enthaltende Digitalinformation unterdrückt und die vorhergehende Digitalinformation, d. h. die Digitalinformation, die der fehlerbehafteten Digitalinformation vorhergeht, beibehalten wird. Es folgt ein Digital-Analog-Umsetzer (nachstehend als D/A-Umsetzer bezeichnet) mit Ausgang 6, er dient zum Umsetzen der PCM-modulierten Digitalinformation in eine Analogform.

F i g. 2 zeigt eine Anordnung oder ein Verteilungsmuster der auf dem Aufzeichnungsträger, z. B. auf dem Magnetband, in der Art der Rahmenverteilungs-Aufzeichnung aufgezeichneten Information. Die Informationsrahmen sind jeweils durch Blöcke 1001 bis 1010 dargestellt Die Blöcke 1001 bis 1007 sind über die Spur

1 bis 7 des Magnetbandes verteilt

F i g. 3 zeigt die auf den Parallelspuren nach F i g. 3 gruppenweise aufgezeichnete Digitalinformation nach Umsetzung mit Hilfe der Wiedergabe- und Bündelungsschaltung 2. Danach sind die entsprechenden Informationsrahmen 1001 und 1008, die auf derselben ersten Spur nach Fig.2 benachbart sind, nun nach dem Durchlaufen der Wiedergabe- und Bündelungsschaltung

2 voneinander durch die Anzahl der Spuren getrennt. Mit anderen Worten: Die benachbarten Rahmen 1001 und 1002 im Ausgangssignal der Wiedergabe- und Bündelungsschaltung 2 sind auf unterschiedlichen Spuren untergebracht, nämlich auf der ersten und der zweiten Spur des Magnetbandes. Wenn also der Rahmen 1001 infolge eines Aufzeichnungsträger-Fehlers auf der ersten Spur verfälscht ist, bleibt die Information des Rahmens 1002 unabhängig vom Vorhandensein des Fehlers im Rahmen 1001 weiterhin richtig, da diese beiden Spuren voneinander getrennt sind.

Der einem Abtastwert in diesem Beispiel entsprechende Aufbau eines Wortes ist in Fig.4 dargestellt. Die Bits 2001 bis 2012 bezeichnen die zu verarbeitenden Informationsbits. Bit 2013 ist ein Prüfbit Es sei darauf hingewiesen, daß das gesonderte Prüfbit in diesem Beispiel zwecks einfacherer Erklärung eine »1« ist, d. h., es wird ein Festmuster verwendet; selbstverständlich lassen sich in der Erfindung auch vr!e andere redundante Codierungen anwenden.

Wenn ein Wort aus 13 Bits besteht und das Magnetband 7 Spuren aufweist, werden 6 Wörter zum Aufbau eines Rahmens entsprechend dem Rahmenverteilungsgesetz bevorzugt Somit bilden 78 Bits einen Rahmen. Die Bitdichte auf jeder Spur ist 200 Bits/mm, wenn die Abtastfrequenz des Originalaufnahmesignals 4OkHz beträgt, und die Bandgeschwindigkeit ist "3 cm/s.

Fig.5 zeigt die vereinfachte Schaltung eines erfindungsgemäßen Ausführungsbeispiels des Wiedergabeteils eines PCM-Speichergeräts. Die Schaltung umfaßt, wie bereits erwähnt, den Fehlerprüfer 3, den Fehlerkompensierer 4 und einen D/A-Umsetzer (Fig. 1). Die Information in Fig.5 am Eingang 7 stammt aus der Wiedergabe- und Bündelungsschaltung

2 (Fig. 1). Weitere Bestandteile der Fig.5 sind: Ein Inverter 8 und ein UND-Gatter 9, Flipflops 10 und 12 mit je einem Setz- und einem Löscheingang sowie ein Monoflop 11. Ein Schieberegister 13 gestattet die Speicherung von 78 Bits, entsprechend der Anzahl der Bits in einem Rahmen. Ein Schieberegister 14 hat eine Speicherkapazität von 12 Bits. F i g. 5 enthält außerdem einen Subtrahierer 15, einen Vergleicher 16, einen Festmustergenerator 17, ein UND-Gatter 18, ein ODER-Gatter 19, einen Inverter 20 und ein UND-Gatter 21. Ein Schieberegister 22 hat eine Speicherkapazität von 13 Bits. Ein Paralleleingang-Parallelausgang-Schieberegister 23 kann den Inhalt vom Schieberegister 22 zwischenspeichern. Weitere Einheiten sind ein Monoflop 24, ein NICHT-Gatter 25 und ein UND-Gatter 26. Ein Taktgenerator 27 erzeugt in üblicher Weise Taktimpulse und speist diese in die genannten Schaltglieder ein. An den Taktgenerator 27 sind mehrere Speiseleitungen zum Einspeisen von Taktimpulsen in die zugehörigen Schaltglieder angeschlossen: Eine Ausgangsleitung 28 liefert Fehlerprüf-Taktimpulse; Eine Ausgangsleitung 29 überträgt Rahmensynchronisierimpulse; eine Ausgangsleitung 30 liefert Taktimpulse zum Erkennen eines Vergleichsergebnisses; und eine Ausgangsleitung 31 dient zum Übertragen von Taktimpulsen für die Setzeingänge des Registers 23.

F i g. 6 zeigt Signale zur Erläuterung der Arbeitsweise der Schaltungsanordnung nach Fig.5, wobei Wortsynchronisierimpulse (a) und für Fehlerprüfungen verwendete Taktimpulse (b) auf der Ausgangsleitung 28 übertragen werden. Auf der Ausgangsieitung 29 treten die Rahmensynchronisierimpulse (c)auf. In den Eingang 7 werden die Prüfbits (d) der Digitalinformation eingespeist, wobei die Informationsbits zwischen diesen benachbarten Prüfbits angeordnet sind. Das Prüfbit im vorliegenden Beispiel ist ein Festmuster derart, daß das Prüfbit eine »0« annimmt, wenn ein Aufzeichnungsträger-Fehler oder eine andere Störung auftritt (ein derartiger Fall tritt in Fig.6 zum strichliniert markierten Zeitpunkt auf). Die Informationsbits sind aus Gründen der besseren Übersichtlichkeit in F i g. 6 nicht dargestellt.

Nach Fig.5 wird ein im Inverter 8 invertiertes Eingangssignal, das am Eingang 7 aufgenommen wird sowie der Fehlerprüf-Taktimpuls (b) auf der Ausgangsleitung 28 des Taktgenerators 27 in das UND-Gatter 9 eingespeist, das den Fehlerprüf-Taktimpuls (h) nur durchschaltet, wenn das Prüfbit »0« ist. Das Ausgangssignal des UND-Gatters 9 ist an den Löscheingang des Flipflops 10 angeschlossen, dessen Setzeingang über die Leitung 29, die die Rahmensynchronisierimpulse (c) überträgt, vom Taktgenerator 27 gespeist wird. Das Ausgangssignal des Flipflops 10 ist in Fig.6 mit (e) bezeichnet. Das Monoflop U erzeugt einen Impuls (f) beim positiven Anstieg des Ausgangssignals des Flipflops 10,

Daraus 1st ersichtlich, daß das Monoflop 11 den Impuls (0 immer dann erzeugt, wenn wenigstens ein Prüfbit in einem Rahmen »0« wird, da das Flipflop 10 durch den Rahmeneynahronlsierlmpuls (c) für jeden Rahmen gesetzt wird. Die Impulsbreite des Impulses am Ausgang des Monoflops ti Ist etwas größer als jene des Rahmensynchronislerlmpulses (0),

Das Flipflop 12 enthält an seinem Setzeingang das Ausgangsugnal ($ des Monoflop* 11. während an seinem Lösohelngang der Rahmensynohronisierimpuls (C) auftritt. Wegen des Ausgangsimpulses am Ausgang des Monoflop! 11 erzeugt das Flipflop 12 ein Gattersignal nach Fig.6 (g), dessen Impulsbreite einen Rahmen lang ist. Das Schieberegister 13 hat 78 Bit Speicherkapazität und wird zum Verzögern des Informationssignals um einen Rahmen verwendet, damit das Gattersignal (g) mit dem Informationssignal synchronisiert ist

Wenn kein Fehler vorhanden ist, der durch Änderung des Prüfbits dargestellt wird, bleibt das Prüfbitsignal im »Aus«-Zustand, so daß das Ausgangssignal des Verglei-

chers 16 durch das UN D-Gatter 18 gesperrt wird. Durch Zusammenwirken des Inverters 20 und des UND-Gatters 21, ähnlich wie im Falle des Inverters 8 und des UND-Gatters 9, ist das Prüfbit in der Zwischenzeit erneut gültig. Wenn kein Fehler erfaßt wurde, tritt auch

kein Fehlerprüf-Taktimpuls am Ausgang des UND-Gatters 21 auf. Wenn also kein Fehler aufgetreten ist, werden in beide Eingänge des ODER-Gatters 19 keine Impulse eingespeist, so daß das Monoflop 24 im »Aus«-Zustand gehalten wird.

Die Digitalinformation am Ausgang des Schieberegisters 13 wird ferner in das Schieberegister 22 eingespeist, wo eine Umsetzung der Übertragung des Informationssignals von der Serienform in die Parallelform erfolgt. Das Parallel-Ausgangssignal des Schiebe-

registers 22 wird in das Schieberegister 23 geladen und gelangt von dort in den D/A-Umsetzer 5, wo die eingespeiste Digitalinformation in die entsprechende Analoginformation umgesetzt wird, die am Ausgang 6 zur Verfügung steht

F i g. 7 zeigt Signale zur Erläuterung der Arbeitsweise der Schaltungsanordnung nach F i g. 6, wenn wenigstens ein Prüfbit in einem Rahmen enthalten ist. Wie in F i g. 6 zeigen die Signale (a) und (b) die Wortsynchronisierimpulse und die Fehlerprüf-Taktimpulse.

Wie bereits gesagt, wirken der Inverter 20 und das UND-Gatter 21 zur Auswertung des Prüfbits zusammen, ob die Digitalinformation einen Fehler enthält oder nicht. Wenn ein Fehler erfaßt ist, treten am Ausgang des UND-Gatters 21 die Fehlerprüf-Taktim-

pulse (h) auf. Die Digitalinformation des Schieberegisters 13 wird in das Schieberegister 14 und danach in den Subtrahierer 15 eingespeist, wo der Unterschied zwischen der fehlerbehafteten Information und der unmittelbar darauffolgenden Information berechnet

wird. Das Ergebnis der Subtraktion wird mit Hilfe des Vergleichers 16 und des Festmustergenerators 17 mit einem Bezugspegel verglichen.

Die Taktimpulse zum Erfassen des Vergleichsergebnisses werden mit dem 12. Bit der Informationsbits

synchronisiert, da der Vergleich oder die Entscheidung darüber, ob die Differenz größer als der Festwert ist oder nicht, durchführbar ist, wenn die Digitalinformation eines Rahmens vollständig im Schieberegister 14 geladen ist Wenn eine Differenz berechnet wird, die

den festen Pegel bzw. Festwert aberschreitet, erzeugt der Vergleicher 16 am Ausgang die Impulse φ, die wiederum in einen Eingang des UND-Gatters 18 eingespeist werden. Das UND-Gatter 18 mit den Impulsen Q) an einem Eingang gestattet beim Anlegen

des Ausgangssignals to) des Flipflops 12 an seinen anderen Eingang die Durchschaltung der Impulse (Il Mit anderen Wörtern Das UND-Gatter «schaltet durch, wenn wenigstens ein Prüfbit Im Rahmen einen

19 zusammengefaßt und gelangen somit In das Monoflop 24. Der Ausgang Qu des Monoflops 24 wird zum Sperren des UND.Gattert 96 derart verwendet,

5 527 ·

daß die Taktimpulse zum Auslesen der Inhalte des Schieberegisters 22 nicht an das Schieberegister 23 gelangen. Diese Taktimpulse (1) befinden sich jeweils zwischen dem 13. Bit des Wortbits und dem ersten Bit des folgenden Wortes, d.h., sie entsprechen den Wortsynchronisierimpulsen. Somit werden Impulse (1)

Tabelle

zum Setzen des Schieberegisters 23 während des Betriebs des Monoflop:! 24 derart unterbrochen, daß das vorhergehende Wortsignal ungeändcrt gehalten wird. Die bisherige Beschreibung läßt sich durch folgende Tabelle zusammenfassen.

Entscheidungsverfahren	In einem Rahmen	In einem Abtastwert	Durch Pegeländerung	Entscheidungs
	Durch Prüfbit	Durch Prüfbit	Vergleicher 16	ergebnis für die Abtastwerte
Ausgangsschaltglieder	Flipflop 12	UND-Gatter 21
für das Entscheidungs
ergebnis
Entscheidungen	Wenn ein Fehler im	Prüfbit des Abtast		Fehler
	Prüfbit eines Abtast	wertes zeigt	Wenn die Pegel	Fehler
	wertes in einem	Fehler an	änderung des Ver	Fehler
	Rahmen festgestellt	Prüfbit des Abtast	gleichers 16 groß ist
	wird	wertes zeigt keinen	Wenn die Pegel
		Fehler an	änderung des Ver	kein Fehler
			gleichers 16 klein ist
			kein Fehler

(Die durchgestrichenen Felder bedeuten, daß die entsprechenden Ausgangsschaltglieder für das Entscheidungsergebnis irrelevant sind.)

Die Tabelle zeigt, daß jedesmal, wenn ein Bit in einem Rahmen einen Fehler anzeigt, die Information deren Pegeländerung einen vorbestimmten Pegel aberschreitet, und ebenso die fehlerbehaftete Information im Rahmen nicht zum D/A-Umsetzer übertragen wird, so daß die vorhergehende Wortinformation gehalten wird.

Im übrigen ist es unerläßlich, daß die Frequenzcharakteristik der Information im fehlerbehafteten Rahmen beschränkt ist, da diejenige Information, deren Pegeländerung einen vorbestimmten Wert übersteigt, selektiv von der Übertragung ausgenommen wird. Es sei jedoch darauf hingewiesen, daß die Wahrscheinlichkeit für das Auftreten des fehlerbehafteten Rahmens von der Signalfehlerrate und der Wahrscheinlichkeit für das Auftreten eines Aufzeichnungsträger-Fehlers abhängt und somit nicht zu groß ist

Als nächstes sei die Wahrscheinlichkeit diskutiert, daß ein Aufzeichnupgstrftger-Fehler in einem Rahmen nicht erfaßt werden kann, weil das Prüfbit fälschlicherweise »1« ist, obwohl ein Aufzeichnungsträger-Fehler vorhanden ist Es sei angenommen, daß ein Aufzeichnungsträger-Fehler bewirkt, daß das Prüfbit nicht mehr regelmäßig auftritt· und daß der Aufzeichnungsträger-Fehler an einer beliebigen Bitposition im Rahmen erfolgt Bei sechs Wörtern In einem Rahmen Ist die Wahrscheinlichkeit gegeben durch

die Wahrscheinlichkeit 1st also sehr klein. In dieser Rechnung sind weitere Annahmen gemacht, daß die Anordnung der Informationsbits absolut zufällig ist und daß das Vorhandensein des Aufzeichnungsträger-Fehlers durch kein anderes Verfahren erfaßt wird. Im übrigen gestattet die Erweiterung des Prüfbits von nunmehr einem Bit auf zwei Bits natürlich eine weitere Verringerung der genannten Wahrscheinlichkeit

Das beschriebene Ausführungsbeispiel betrifft eine Anordnung zur Unterdrückung der Wortinformation aus dem fehlerbehafteten Rahmen, wenn diese einen vorbestimmten Pegel übersteigt Die Erfindung umfaßt z.B. auch eine Anordnung, die die vorhergehende Wortinformation während der gesamten Rahmenlänge hält, solange ein fehlerbehafteter Rahmen erkannt ist

Aus der Beschreibung geht hervor, daß die Erfindung viele Vorteile in sich vereinigt: Durch Verwendung der Rahmenverteüungs-Aufzeichnung fallen nur wenige Abtastwerte aus, wenn ein Aufzeichnungsträger-Fehler auftritt Da der Aufzeichnungsträger-Fehler bei jedem Rahmen erfaßt wird, wird der Erfassungsgrad des Aufzeichnungstrlger-Fehlera verbessert Darüber hinaus wird durch Beschränkung des Frequenzbandes der InfortnationMignate to Rahmen mit dem Aufzeich· nungitrlger-Fehler vorzugsweise erreicht, daß'dle zu den Aufzetchnungstrlger-Fehlern gehörenden Klickoder Impulsgertusch* unterdrückt werden. Setbit wenn

nung ansteigt, nimmt tuch die Anzahl derMhmen zu deren Frequenzband begrenzt lit, 10 daß die Auswir· kungen in der Praxis vismachltisigbar sind.

Hierzu 3 Blatt Zeichnungen

.'OB 633/48

Claims (4)

25 13 Patentansprüche:

1. Anordnung zur Verminderung von Informationsverlusten bei Aufzeichnung bzw. Wiedergabe von Analogsignalen auf einem mehrspurigen PCM-Speichergerät mit bewegtem Aufzeichnungsträger infolge Fehlern in der Speicherfläche, dadurch gekennzeichnet, daß

a) über einen Rahmen-Verteiler die jeweils eine Folge von PCM-codierten Abtastwerten (Fig.4) aufweisenden, einzelnen Rahmen (1001-1007; Fig.2) in getrennten Spuren (1—7), F i g. 2) aufgezeichnet werden;

b) die bei der Wiedergabe von den parallelen Magnetköpfen (1) gelesenen Rahmen (1001— 1007) durch einen Umsetzer (2) in eine Seriendarstellung (F i g. 3) gebracht werden, die einem Fehlerprüfer (3), der einen Rahmen mit wenigstens einem fehierbehafteten Abtastwert in der Seriendarstellung erfaßt, und gleichzeitig einem Fehlerkompensierer (4), der durch den Fehlerprüfer (3i) gesteuert die Seriendarstellung kompensiert, zugeführt wird (F i g. 1).

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Fehlerkompensierer (4) einen Rahmen mit wenigstens einem durch ein Prüfbit als fehlerhaft ausgewiesenen Abtastwert durch einen vorhergehenden Rahmen ersetzt

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Fehlerkompensierer (4) einerseits einen Abtastwert mit einem einen Fehler ausweisenden Prüfbit in einem Rahmen durch einen vorhergehenden fehlerfreien Abtastwert des gleichen Rahmens und andererseits einen Abtastwert mit einem eine Korrektur ausweisenden Prüfbit in einem Rahmen, der auch einen Abtastwert mit einem einen Fehler ausweisenden Prüfbit aufweist, durch einen vorhergehenden Abtastwert ersetzt, wenn der Unterschied zwischen dem fehlerfreien und dem fehierbehafteten Abtastwert eine vorbestimmte Größe überschreitet.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Fehlerkompensierer (4) aufweist:

ein Flipflop (12!) zum Erzeugen eines Ausgangssignals während eines auf einen fehierbehafteten Rahmen folgenden Rahmens; ein Verzögerungsglied (13) zum Verzögern des Ausgangssignals des Umsetzers (2) um einen Rahmen; ein erstes und ein zweites Register (14,22) zum Speichern des Ausgangssignals des Verzögerungsgliedes (13);

ein dritte» Register (23) zum Umsetzen des seriellen Ausgiingssignals des zweiten Registers (22) in eine Parallelform; einen Subtirahierer (13) zur Differenzbildung zwischen den im ersten und zweiten Register (14,22) gespeicherten Signalen; einen Vet gleicher (16) zum Erfassen, ob das Ausgangsiiignal des Subtrahierers (15) eine vorbestimmte Größe überschreitet; ein UND-Gatter (18) zum Verknüpfen des Ausgangsüignals des Flipflops (12) mit dem Ausgangsüignal des Vergleichers (16); eine FehWirprtllfeinheit (20) zum Erfassen einer Fehleranzeige des Fehlerprüfbits im Ausgangssignal des Veniögerungsgliedes (13); ein ODER-Gatter (19) zum Verknüpfen des Ausgangssignals des UND-Gatters (18) mit dem Ausgangssignal der Fehlerprüfeinheit (20), und eine Steuerschaltung (26) zum Ansteuern des dritten Registers (23) mit Hilfe des Ausgangssignals des ODER-Gatters (19)(F i g. 5).