-
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zur Übertragung von
Digitaldaten einschließlich Informationsdaten und Synchronisierungsdaten, und
insbesondere auf eine Vorrichtung, die zur Erfassung eines Synchronisierungs(Sync)-
Codes in wiedergegebenen Informationsdaten beispielsweise auf Grundlage eines ID-1-
Formats geeignet ist.
-
Eine Vorrichtung gemaß dem Oberbegriff des Anspruches 1 ist in der EP-A-133 081
beschrieben.
-
Hinsichtlich einer Aufzeichnungs-/Wiedergabevorrichtung des Typs zur Durchführung
einer hochdichten Aufzeichnung von Informationsdaten ist eine
Daten-Aufzeichnungsvorrichtung auf Grundlage des ANSI ID-1-Formats bekannt (Third Draft, PROPOSED
AMERICAN NATIONAL STANDARD 19 mm TYPE ID-1 INSTRUMENTATION
DIGITAL CASSETTE FORMAT X3B6/88-12 Project 592-D 1988-03-22).
-
Bei solch einem Datenrecorder wird eine Fehlerkorrektur für die Informationsdaten durch
Verwendung einer Produkt-Codiernotierung mit einem Reed-Solomon-Code und
Aufzeichnung auf einem Magnetband ausgeführt, und bei der Wiedergabe wird dadurch
jeglicher Übertragungsfehler erfaßt und korrigiert.
-
Solch ein Datenrecorder wird nun kurz erläutert.
-
Fig. 1 zeigt ein beispielsweises Aufzeichnungsmuster, das durch den Datenrecorder auf
einem Magnetband auf Grundlage des ID-1-Formats gebildet wird. In diesem Diagramm
bedeutet ANN eine Anmerkungsspur zur Aufzeichnung von Notizen, und Datenspuren
TR1, TR2, TR3, ... dienen zur Aufzeichnung von Informationsdaten, wobei ein Sektor pro
Datenspur gebildet wird. Die Datenspuren werden azimuthal wechselweise aufgezeichnet.
Weiterhin sind eine Steuerspur CTL zur Aufzeichnung eines Steuersignales sowie eine
Zeitcodespur TC zur Aufzeichnung eines Zeitcodes gezeigt.
-
Der Inhalt von jeder der Datenspuren TR1, TR2, TR3, ... ist so wie in Fig. 2 dargestellt.
Genauer gesagt entspricht eine Datenspur TR einem Sektor SEC und wird aus einem
Vorspann (Präambel) PR, einem Daten-Aufzeichnungsabschnitt DT und einem Nachspann
(Postambel) PS gebildet. Die Präambel PR liegt abgewandt von einem unteren
Endabschnitt der schräg gebildeten Datenspur.
-
Die Präambel PR besteht aus einer ansteigenden Sequenz RUS mit 20 Bytes, einem 4-
Byte-Synchronisierungscode SYNCPR, 4-Byte-Sektor-Identifizierungsdaten IDSEC1 und 6-
Byte-Hilfsdaten DTAUX.
-
Der anliegende Daten-Aufzeichnungsabschnitt DT besteht aus 256
Synchronisierungsblöcken BLK (BLK&sub0;, BLK&sub1;, BLK&sub2;, ..., BLK&sub2;&sub5;&sub5;) und die eingegebenen
Informationsdaten werden in diesem Abschnitt DT aufgezeichnet. Jeder
Synchronisierungsblock BLK wird aus einem 4-Byte-Blocksynchronisierungscode
SYNCBLK, einer 1-Byte-Blockidentifizierung IDBLK, 153-Byte-Innendaten DI
(innencodierte Eingangs-Informationsdaten) und einem 8-Byte-Paritätscode RI auf
Grundlage der Reed-Solomon-Codenotierung gebildet.
-
Die folgende Postambel PS besteht aus einem 4-Byte-Synchronisierungscode SYNCPS und
4-Byte-Sektor-Identifizierungsdaten IDSEC2.
-
Fig. 3 zeigt ein Aufzeichnungssystem des Datenrecorders des ID-1-Formats. Bei diesem
Aufzeichnungssystem 1 werden die eingegebenen Informationsdaten aufgezeichnet,
nachdem sie zur Fehlerkorrektur durch eine Produktcode-Notierung codiert wurden.
-
Der Betrieb von ihrer Schaltung wird in der folgenden Weise durchgeführt. 8-Bit(1-Byte)-
Eingabe-Informationsdaten DTUSE werden zu einem äußeren Codierer 2 eingegeben. Wie
in Fig. 4 gezeigt erzeugt dieser Codierer 2 unter Verwendung eines vorbestimmten
Erzeugungspolynoms bezüglich der Datenblöcke, die jeweils aus 118 Byte der Eingabe-
Informationsdaten DTUSE bestehen, Außencodes, die Paritätcodes RO&sub0; - RO&sub3;&sub0;&sub5; sind, die
jeweils aus einem 10-Byte-Reed-Solomon-Code bestehen. Solch ein Außencode wird an
das Ende von jedem Datenblock angefügt, der danach als ein äußerer Datenblock DO
ausgegeben wird.
-
Der äußere Datenblock DO wird mittels eines ersten Multiplexers 3 zu einer
Speichereinheit 4 gegeben. Fig. 5 zeigt den Aufbau der Speichereinheit 4 und die
Datenanordnung darin. Wie gezeigt besteht die Speichereinheit 4 aus Speichern MEM1
und MEM2, die jeweils eine Kapazität von 154 Bytes in einer Zeile und 128 Bytes in einer
Spalte aufweisen. In diesem Beispiel werden 153 Außendatenblöcke DO&sub0; - DO&sub1;&sub5;&sub2;, die
sequentiell eingegeben wurden, in dem Speicher MEM1 gespeichert, während die nächsten
153 Außendatenblöcke DO&sub1;&sub5;&sub3; - DO&sub3;&sub0;&sub5;, die sequentiell folgend auf die Außendatenblöcke
DO&sub0; - DO&sub1;&sub5;&sub2; eingegeben wurden, in dem Speicher MEM2 so gespeichert werden, daß ein
Außendatenblock pro Spalte geschrieben wird. Die Informationsdaten von einem
Außendatenblock bestehen aus 118 Bytes, und da 153 Blöcke der Informationsdaten in
jedem der Speicher MEM1 und MEM2 geschrieben werden, folgt daraus, daß insgesamt
118 x 153 x 2 Bytes (= 36.108 Bytes) der Informationsdaten in die Speichereinheit 4
geschrieben werden.
-
Die Daten-Schreibrichtung in jeder Spalte der Speicher MEM1 und MEM2 ist durch einen
Pfeil ARW1 in Fig. 5 angezeigt und die unteren 10 Bytes in jedem der Speicher MEM1
und MEM2 entsprechen dem Außencode.
-
Weiterhin werden mittels des ersten Multiplexers 3 Datenblock-Identifizierungsdaten DB
zu der Speichereinheit 4 gegeben, die von einem Identifizierungsdaten-Generator 5 zur
Identifizierung der einzelnen Zeilen in den Speichern MEM1 und MEM2 erzeugt werden.
Geradzahlige Komponenten IDBE von solchen Datenblock-Identifizierungsdaten IDB
werden in den Speicher MEM1 geschrieben, während die ungeradzahligen Komponenten
IDBD davon in den Speicher MEM2 spaltenweise in der Richtung ARW1 geschrieben
werden.
-
Die somit in die Speicher MEM1 und MEM2 geschriebenen Daten werden aus ihnen in der
Richtung ARW2 ausgelesen, so daß die Daten von jeder Zeile als ein Block verarbeitet
werden. Der Daten-Lesevorgang für die einzelnen Zeilen wird abwechselnd hinsichtlich der
Speicher MEM1 und MEM2 in der Reihenfolge entsprechend der Datenblock
Identifizierungsdaten IDB (00, 01, 02, 03, ...) ausgeführt. Die aus den Speichern MEM1
und MEM2 ausgelesenen Daten werden zu einem Innencodierer 6 gegeben.
-
Dieser Codierer 6 erzeugt durch Verwendung eines vorbestimmten Erzeugungspolynoms
hinsichtlich jedes der Eingabe-Datenblöcke Innencodes, die Paritätcodes RI&sub0; - RI&sub2;&sub5;&sub5; sind,
die jeweils aus einem 8-Byte-Reed-Solomon-Code bestehen. Wie in Fig. 6 gezeigt werden
solche Innencodes jeweils an das Ende der Datenblöcke angefügt, um Innendatenblöcke
DI&sub0; - DI&sub2;&sub5;&sub5; zu bilden, die dann zu einem zweiten Multiplexer 7 ausgegeben werden.
-
Der zweite Multiplexer 7 gibt wahlweise die Präambel-Daten PR und die Postambel-Daten
PS, die durch einen Präambel/Postambel-Generator 8 erzeugt wurden, sowie die
Innendatenblöcke DI&sub0; - DI&sub2;&sub5;&sub5; aus, die von dem Innencodierer 6 ausgegeben werden.
Solche Daten werden in der Reihenfolge der Präambel-Daten PR, der Innendatenblöcke
DI&sub0; - DI&sub2;&sub5;&sub5; und der Postambel-Daten PS ausgegeben. Das Ausgabesignal des zweiten
Multiplexers 7 wird zu einem Daten-Zufallsgenerator (Randomizer) 9 gegeben.
-
In dem Daten-Randomizer 9 werden die Daten zufallsmäßig verwürfelt, indem eine
exklusive ODER-Entscheidung hinsichtlich jedes Bytes der Eingabedaten und
vorbestimmter Daten genommen wird. Die somit zufallsmäßig verwürfelten Daten werden
zu einem 8-9-Modulator 10 gegeben.
-
In diesem Modulator 10 werden die Daten von einer 8-Bit-Kombination in eine 9-Bit-
Kombination umgesetzt, um einen Gleichanteil-freien Zustand zur Beseitigung des
Gleichanteils von dem auf dem Magnetband aufzuzeichnenden Signalverlauf zu erhalten.
Solch eine Umsetzung wird in der folgenden Weise ausgeführt. Hinsichtlich jedes der 256
Werte der Eingabedaten, wobei ein Byte jeweils aus 8 Bit besteht, werden zuvor zwei
Arten der 9-Bit-Daten auf Grundlage des ID-1-Formats festgelegt. Die zwei Arten der 9-
Bit-Daten unterscheiden sich voneinander hinsichtlich der Polarität der Codewort-
Digitalsummen (CPS). Der 8-9-Modulator 10 überwacht die digitale Summenvariation
(DSV) der 9-Bit-Daten, die gemäß der Eingabedaten ausgegeben wird, und wählt eine der
beiden Arten der 9-Bit-Daten mit unterschiedlichen CDS-Werten, so daß der DSV-Wert
auf Null verringert wird. Somit werden die Eingabedaten mit der 8-Bit-Kombination in
Gleichanteil-freie Daten der 9-Bit-Kombination invertiert. Der 8-9-Modulator 10 weist
eine Schaltung zur Umsetzung der Eingabedaten mit NRZL (keine Rückkehr auf den
Nullpegel) in die NRZI-Form (keine Rückkehr zur Nullinvertierung) auf. Die 9-Bit-
Ausgabedaten des 8-9-Modulators 10 in der NRZL-Form werden zu einem dritten
Multiplexer 11 eingegeben.
-
In dem dritten Multiplexer 11 wird ein Synchronisierungscode SYNCB einer festen 4-Byte-
Länge, der von einem Synchronisierungscode-Generator 12 erhalten wird, zu jedem der
Innendatenblöcke DI&sub0; - DI&sub2;&sub5;&sub5; addiert, wodurch Synchronisierungsblöcke BLK&sub0; - BLK&sub2;&sub5;&sub5;
gebildet werden. Das Muster solcher Synchronisierungscode SYNCB wird auf Grundlage
des ID-1-Formats bestimmt, und das auf dem Magnetband aufzuzeichnende Muster wird
entsprechend eines solchen Codemusters vorbeschrieben.
-
Die durch die obigen Vorgänge erhaltenen Daten sind in Fig. 6 in der Form einer Graphik
dargestellt. Das Ausgabesignal des dritten Multiplexers 11 weist eine Datenanordnung auf,
die durch Abtasten solcher Speicherabbilder (Maps) MAP1 und MAP2 in der
Horizontalrichtung erhalten werden. Einzelheiten davon sind in Fig. 2 dargestellt. Das
Ausgabesignal des dritten Multiplexers 11 wird zu einem Parallel/Seriell-Umsetzer 13
gegeben.
-
In dem Parallel/Seriell-Umsetzer 13 werden die eingegebenen bitparallelen Daten der
Präambel PR, Synchronisierungsblöcke BLK&sub0; - BLK&sub2;&sub5;&sub5; und Postambel PS in bitserielle
Daten SREC umgesetzt. Solche seriellen Daten SREC werden durch einen
Aufzeichnungsverstärker 14 verstärkt und werden dann als ein Aufzeichnungssignal zu
einem Magnetkopf 16 gegeben, der das Magnetband 15 in einem schraubenförmigen
Abtastmodus abtastet, wodurch auf dem Magnetband 15 Aufzeichnungsspuren TR (...,
TR1, TR2, TR3, TR4, ...) wie in Fig. 1 dargestellt gebildet werden.
-
In dieser Weise ist das Aufzeichnungssystem 1 in dem Datenrecorder so aufgebaut, daß ein
Fehlerkorrekturcode, der auf der Reed-Solomon-Produktcode-Notierung basiert, an die
aufzuzeichnenden gewünschten Informationsdaten DTUSE angefügt wird.
-
Die Informationsdaten DTUSE, die somit auf dem Magnetband 15 durch das
Aufzeichnungssystem 1 des Datenrecorders aufgezeichnet werden, werden durch ein
Wiedergabesystem 20 des Datenrecorders wiedergegeben, daß in Fig. 8 gezeigt ist.
-
Der Signalverarbeitungsvorgang in dem Wiedergabesystem 20 ist genau invers zu dem
Betrieb, der in dem Aufzeichnungssystem 1 ausgeführt wird.
-
In dem Wiedergabesystem 20 des Datenrecorders werden Aufzeichnungsspuren TR (...,
TR1, TR2, TR3, TR4, ...) auf dem Magnetband 15 durch den Magnetkopf 16
wiedergegeben, um ein Wiedergabesignal SPB zu bilden, das dann zu einem
Wiedergabeverstärker 21 eingegeben wird.
-
Der Wiedergabeverstärker 21 weist einen Entzerrer (Equalizer) und einen Binärcodierer
auf, wobei Wiedergabe-Digitaldaten DTPB durch Codierung des Eingabe-
Wiedergabesignals SPB in einer Binärnotierung erhalten werden und dann zu einem
Seriell/Parallel-Umsetzer 22 ausgegeben werden. In diesem Umsetzer 22 werden die
seriellen Wiedergabe-Digitaldaten DTPB in 9-Bit-Paralleldaten DTPR umgesetzt.
-
In einem Synchronisierungscode-Detektor 23 wird der 4-Bit-Synchronisierungscode
SYNCB aus einem Strom der parallelen Daten DTPR erfaßt, und der
Synchronisierungsblock wird gemäß dem erfaßten Synchronisierungscode identifiziert. Der
Synchronisierungscode-Detektor 23 weist eine Schaltung zur Umsetzung der Paralleldaten
DTPR von der NRZI-Form in die NRZL-Form auf.
-
Das Ausgabesignal des Synchronisierungscode-Detektors 23 wird zu einem 8-9-
Demodulator 24 gegeben, in dem die durch die 8-zu-9-Bitumsetzung in dem
Aufzeichnungssystem zur Beseitigung des Gleichanteils verarbeiteten Daten demoduliert
werden, um wiederum eine 8-9-Kombination aufzuweisen. Der Demodulator 24 besteht
aus einem ROM (Nurlesespeicher) und setzt die 9-Bit-Daten in 8-Bit-Daten durch einen
Tabellen-Wiederherstellungsvorgang um.
-
Die somit erhaltenen 8-Bit-Daten werden in einem Entschlüsseler (Derandomizer) 25
durch einen Vorgang entschlüsselt (derandomized), der das Inverse zu der Entschlüsselung
ist, die in dem Aufzeichnungssystem ausgeführt wird. Solch eine Entschlüsselung wird
durch Berechnung eines Exklusiv-ODER der vorbestimmten Daten, die für die
Verschlüsselung verwendet werden, und der Eingabedaten erhalten, die zu dem
Derandomizer 25 gegeben werden.
-
Ein Innencode-Fehlerdetektor/-korrektor 16 führt eine Fehlererfassung und Korrektur
unter Verwendung der 8-Byte-Innencodes RI&sub0; - RI&sub2;&sub5;&sub5; durch, die jeweils an die
Innendatenblöcke DI&sub0; - DI&sub2;&sub5;&sub5; außerhalb der identifizierten Synchronisierungsblöcke
angefügt sind.
-
Die Innendatenblöcke DI&sub0; - DI&sub2;&sub5;&sub5;, die solch einer Innencode-Fehlerkorrektur unterzogen
wurden, werden in eine Speichereinheit 28, die vom Aufbau her die gleiche ist wie die
oben genannte Speichereinheit 4 des Aufzeichnungssystems, das in Fig. 5 gezeigt ist, auf
Grundlage der 1-Bit-Block-Identifizierungsdaten DB geschrieben, die an jedem Block
angefügt sind, der durch einen Identifizierungsdaten-Detektor 27 erfaßt wird, so daß ein
Datenblock in eine Zeile geschrieben wird. Die Daten-Schreibreihenfolge ist die gleiche
wie die Reihenfolge des Auslesens der Daten von der Speichereinheit 4 in dem
Aufzeichnungssystem, und die Datenblöcke werden abwechselnd in die Speicher MEM1
und MEM2 zeilenweise entsprechend den Block-Identifizierungsdaten geschrieben. Die
somit in die Speicher MEM1 und MEM2 der Speichereinheit 28 geschriebenen Daten
werden aus ihnen in der Richtung der Spalten in der gleichen Reihenfolge wie die Daten-
Schreibreihenfolge in der Speichereinheit 4 des Aufzeichnungssystems ausgelesen, und
daher werden die 128-Byte-Außendatenblöcke DO&sub0; - DO&sub3;&sub0;&sub6; wiederhergestellt.
-
In einem Außencode-Fehlerdetektor/-korrektor 29 werden eine Fehlererfassung und
Korrektur hinsichtlich der Außendatenblöcke DO&sub0; - DO&sub3;&sub0;&sub6;, die von der Speichereinheit 28
ausgegeben werden, unter Verwendung des 10-Byte-Außencodes RO&sub0; - RO&sub3;&sub0;&sub6;, der jeweils
an die Datenblöcke angefügt ist, ausgeführt.
-
Somit werden die auf dem Magnetband 15 aufgezeichneten Informationsdaten DTUSE in
der oben beschriebenen Weise wiedergegeben.
-
In dem Wiedergabesystem 20 des Datenrecorders mit dem oben beschriebenen Aufbau
werden die Wiedergabe-Digitaldaten DTPB, die in der Form serieller Daten eingegeben
werden, zuerst in Paralleldaten DTPR durch den Seriell/Parallel-Umsetzer 22 umgesetzt
und dann zu dem 8-9-Demodulator 24 gegeben.
-
In dem Seriell/Parallel-Umsetzer 22 werden verschiedene Synchronisierungscodes SYNC,
die an dem Intervall mit vorbestimmter Bytelänge der Wiedergabe-Digitaldaten DTPB
eingefügt sind, erfaßt, und eine Seriell/Parallel-Umsetzung wird ausgeführt. Allgemein ist
ein Demodulator 30 wie in Fig. 9 gezeigt so aufgebaut, daß er den 8-9-Demodulator 34
enthält.
-
Genauer gesagt werden in dem Demodulator 30 die Wiedergabe-Digitaldaten DTPB in
serieller Form sowohl zu einem Seriell/Parallel-Umsetzer 31 wie auch zu einem
Synchronisierungs-Detektor 32 eingegeben. In dem Synchronisierungs-Detektor 32 wird
die Taktung der Synchronisierungscodes SYNC erfaßt, die in den Wiedergabe-
Digitaldaten DTPB erhalten ist, und das Synchronisierungs-Erfassungssignal SSYNC, das als
Ergebnis einer solchen Erfassung erhalten wird, wird zu einem Synchronisierungs-
Interpolator 33 gegeben.
-
Der Synchronisierungs-Interpolator 33 besteht aus einem Schwungrad-Zähler und im Fall,
daß der Synchronisierungscode SYNC aufgrund eines Fehlers nicht erfaßt wird, wird das
Synchronisierungs-Erfassungssignal SSYNC in dem Zeitablaufmodus interpoliert und
gleichzeitig wird jegliches falsches Synchronisierungs-Erfassungssignal ESSYNC, das zu
einem ungeeigneten Zeitpunkt durch einen Fehler erzeugt wurde, maskiert.
-
Das somit interpolierte geeignete Synchronisierungs-Erfassungssignal SSYNC wird zu dem
Seriell/Parallel-Umsetzer 31 eingegeben, wo die Wiedergabe-Digitaldaten DTPB in der
seriellen Form in Paralleldaten DTPB&sub9; umgesetzt werden, während sie beispielsweise alle 9
Bit mit der Taktung des geeigneten Synchronisierungs-Erfassungssignals SSYNC unterteilt
werden. Darauf werden die Paralleldaten DTPB9, die somit erhalten werden, in
Paralleldaten DTPB8 demoduliert, von denen 1 Byte aus 8 Bit besteht, durch den 8-9-
Demodulator 34, und werden dann in einen Speicher 25 geschrieben, der eine solche
Speichermatrix wie zuvor in Verbindung mit Fig. 5 beschrieben aufweist.
-
In der Demodulatorschaltung 30 wird das Synchronisierungs-Erfassungssignal SSYNC in den
Seriell/Parallel-Umsetzer 31 gegeben, während es weiterhin zu einem Blockzähler 36
gegeben wird, der aus Zeilenzählern und Spaltenzählern besteht, wodurch die
Schreibadressen ADRWR der Paralleldaten DTPB8 bezüglich des Speichers 35 gesteuert
werden.
-
Es ist allgemein üblich, daß der Synchronisierungscode SYNC, der in einem solchen
Demodulator 30 verarbeitet wird, aus 1 oder 2 Byte besteht und daher ist die
Wahrscheinlichkeit eines Fehlers bei der Erfassung des Synchronisierungscodes SYNC
aufgrund irgendeines Fehlers verhältnismäßig niedrig, wohingegen die Wahrscheinlichkeit
der Erzeugung eines falschen Synchronisierungs-Erfassungssignal ESSYNC bei einer
ungeeigneten Taktung verhältnismäßig hoch ist.
-
Indessen wird bei dem Magnetband-Datenrecorder, der das ID-1-Format verwendet, jeder
der Synchronisierungscodes SYNC einschließlich des Synchronisierungscodes SYNCPR
der Präambel PR, des Synchronisierungscodes SYNCBLK 256 Synchronisierungsblöcke
BLK in dem Daten-Aufzeichnungsabschnitt DT und der Synchronisierungscode SYNCPS
der Postambel PS aus 36 Bit mit einer Länge von 4 Byte festgelegt, die jeweils aus 9-Bit-
Daten zusammengesetzt sind (5,4 schraubenförmiger Aufzeichnungsinhalt, Format,
Synchronisierungs- und Aufzeichnungsverfahren, Seiten 7 - 11).
-
Daher ist in dem Fall der Verwendung des ID-1-Formats die Wahrscheinlichkeit der
Erzeugung eines falschen Synchronisierungs-Erfassungssignal ESSYNC extrem niedrig,
wohingegen die Wahrscheinlichkeit eines Fehlers bei der Erfassung des
Synchronisierungscodes SYNC aufgrund eines Fehlers groß ist. Dies ist in der Tatsache
begründet, daß wie oben erwähnt der Synchronisierungscode SYNC eine Länge von 36
Bit aufweist.
-
In der Praxis, wenn der anfängliche Synchronisierungscode SYNC (d.h., der
Synchronisierungscode SYNCPR der Präambel PR) aus einem Sektor SEC entsprechend
einer Spur nicht wie vorgeschrieben erfaßt wird, ist es unmöglich, die Block-
Synchronisierungscodes SYNCBLK der folgenden mehreren Blöcke zu erfassen, wodurch
ein Fehler erzeugt wird.
-
In diesem Fall besteht ein Problem, daß, auch wenn die Innendaten DI in dem
Synchronisierungsblock BLK selbst normal sind, aufgrund der Entscheidung, die das
Vorhandensein eines Fehlers in dem Block-Synchronisierungscode SYNCBLK anzeigt, die
Innendaten DI ebenfalls als fehlerhaft angesehen werden.
-
Die vorliegende Erfindung wurde angesichts der oben beschriebenen Probleme ausgeführt.
Sie hat zur Aufgabe, eine verbesserte Digitaldaten-Übertragungsvorrichtung zu schaffen,
die eine vorschriftsgemäße Erfassung eines Mehrfach-Byte-Synchronisierungscodes aus
den Eingabe-Digitaldaten erfassen kann, in denen sowohl Informationsdaten wie auch
Synchronisierungsdaten enthalten sind.
-
Gemaß der vorliegenden Erfindung ist eine Vorrichtung zur Übertragung von Digitaldaten
einschließlich Informationsdaten und Synchronisierungsdaten wie in Anspruch 1 festgelegt
vorgesehen.
-
Bei der erfindungsgemäßen Digitaldaten-Übertragungsvorrichtung werden die
Eingabedaten zuerst in gewünschte Paralleldaten umgesetzt, dann wird jedes Byte der
Paralleldaten einem Byte eines Synchronisierungscodes verglichen, um die oberste
Bitposition des Synchronisierungscodes voraus zu berechnen, darauf werden die
Paralleldaten durch die Bytelänge des Synchronisierungscodes gemäß dem Ergebnis einer
solchen Vorausberechnung extrahiert und der Synchronisierungscode in den eingegebenen
Übertragungsdaten wird erfaßt. Somit kann eine genaue Erfassung des
Synchronisierungscodes ohne einen unnützen Vergleich bezüglich aller digitaler
Übertragungsdaten ausgeführt werden.
-
Für den Fall, daß der Synchronisierungscode nicht ordnungsgemäß erfaßt wird, wird der
letzte Synchronisierungscode auf Grundlage der Erfassungsinformation des
Synchronisierungscodes interpoliert, der darauffolgend erfaßt wird, wobei die gewünschte
Synchronisierungscode-Erfassungsinformation mit Sicherheit erhalten werden kann.
-
Die obigen und weiteren Merkmale der vorliegenden Erfindung werden aus der folgenden
Beschreibung bezugnehmend auf die beispielsweisen begleitenden Zeichnungen näher
ersichtlich. Es zeigen:
-
Fig. 1 schematisch ein Aufzeichnungsformat auf einem Magnetband;
-
Fig. 2 schematisch die Inhalte von jeder Aufzeichnungsspur;
-
Fig. 3 ein Blockschaltbild eines Aufzeichnungssystems in einer magnetischen
Aufzeichnungs-/Wiedergabevorrichtung als Digitaldaten-Recorder;
-
Fig. 4 schematisch die Ausgangsdaten eines Außencodierers;
-
Fig. 5 schematisch eine Speichereinheit in dem Aufzeichnungssystem;
-
Fig. 6 schematisch die Ausgangsdaten eines Innencodierers;
-
Fig. 7 schematisch Daten-Speicherabbilder (Maps);
-
Fig. 8 ein Blockschaltbild eines Wiedergabesystems in einer magnetischen Aufzeichnungs-
/Wiedergabevorrichtung als Digitaldaten-Recorder;
-
Fig. 9 ein Blockschaltbild eines bekannten Demodulators;
-
Fig. 10 ein Blockschaltbild eines ersten Ausführungsbeispiels eines Demodulators in einer
erfindungsgemäßen magnetischen Aufzeichnungs-/Wiedergabevorrichtung als
Digitaldaten-Recorder;
-
Fig. 11 eine Tabelle der Selektiv-Schaltvorgänge von Umschaltschaltungen, die in dem
ersten Ausführungsbeispiel verwendet werden;
-
Fig. 12 ein Blockschaltbild eines Synchronisierungs-Detektors gemaß dem ersten
Ausführungsbeispiel;
-
Fig. 13 und 14 Tabellen des Synchronisierungs-Erfassungsvorgangs in dem ersten
Ausführungsbeispiel;
-
Fig. 15 ein Blockschaltbild eines zweiten Ausführungsbeispiels eines Demodulators;
-
Fig. 16 eine Tabelle der Selektiv-Schaltvorgänge bei dem zweiten Ausführungsbeispiel.
-
Im folgenden wird ein Ausführungsbeispiel der vorliegenden Erfindung im Detail
bezugnehmend auf die begleitenden Zeichnungen beschrieben.
-
Bei der magnetischen Aufzeichnungs-/Wiedergabevorrichtung oder dem Digitaldaten-
Recorder dieses Ausführungsbeispiels wird eine Information gemäß dem ID-1-Format auf
einem Magnetband 14 wie zuvor in Verbindung mit Fig. 1 und 2 erläutert aufgezeichnet.
Beispielsweise werden bei einem 4-Kanal-Vorgang maximal 880 Spuren pro Sekunde
aufgezeichnet, und die maximale Wiederholungsfrequenz der Wiedergabe-Digitaldaten
DTPB wird 88 MHz.
-
Die Bitfehlerrate bei einem solchen ID-1-Format liegt bei 10&supmin;&sup4; wie bei einem anderen
Format, das SMPTE D-1-Format genannt wird. In diesem Fall kann die
Wahrscheinlichkeit, daß kein Fehler in dem gesamten Synchronisierungscode SYNC mit
einer Länge von 16 Bit verursacht wird, ausgedrückt werden durch
-
(1 - 10&supmin;&sup4;)³&sup6; 1 - 36 x 10&supmin;&sup4; ...(1)
-
Aus dem obigen folgt, daß die Wahrscheinlichkeit des Auftretens eines Fehlers in dem
Synchronisierungscode SYNC 36 x 10&supmin;&sup4; beträgt.
-
Pro Sekunde liegt der Block-Synchronisierungscode SYNCBLK des Datenabschnitts DT
mit einer Häufigkeit vor von
-
880 x 256 = 225,28 x 10³ ...(2)
-
Daraus kann bezüglich der Wahrscheinlichkeit, daß eine Nicht-Erfassung des Block-
Synchronisierungscodes SYNCBLK aufgrund eines Zufallfehlers, beispielsweise eines
kontinuierlichen Fehlers bei der Erfassung des Block-Synchronisierungscodes SYNCBLK
einmal pro Spur auftritt, berechnet werden, daß zwei aufeinanderfolgende Fehler bei der
Erfassung des Block-Synchronisierungscodes SYNCBLK dreimal pro Sekunde auftreten
und drei aufeinanderfolgende Fehler bei der Erfassung des Block-Synchronisierungscodes
SYNCBLK alle 9,5 Sekunden auftreten.
-
In gleicher Weise ist die berechnete Wahrscheinlichkeit, daß vier aufeinanderfolgende
Fehler bei der Erfassung des Block-Synchronisierungscodes SYNCBLK auftreten, einmal
pro 7,3 Stunden, und fünf aufeinanderfolgende Fehler bei der Erfassung des Block-
Synchronisierungscodes SYNCBLK treten einmal pro 84 Tage auf. Daraus läßt sich
errechnen, daß die Wahrscheinlichkeit des Auftretens von fünf aufeinanderfolgenden
Zufallsfehlern und die sich ergebenden Fehler bei der Erfassung des Block-
Synchronisierungscodes SYNCBLK extrem niedrig ist, wohingegen die Wahrscheinlichkeit
des Auftretens von drei aufeinanderfolgenden Zufallsfehlern und die sich ergebenden
Ausfälle bei der Erfassung des Block-Synchronisierungscodes SYNCBLK groß ist.
-
Hinsichtlich der Wahrscheinlichkeit der Erzeugung eines falschen Synchronisierungs-
Erfassungssignals ESSYNC in dem Fall des Magnetisierungsmusters, bei dem der
Synchronisierungscode SYNC vorgeschrieben ist, wird kein falsches Synchronisierungs-
Erfassungssignal ESSYNC erzeugt, wenn kein Fehler verursacht wird. Daher, selbst wenn
irgendein Bit des Synchronisierungscodes SYNC verändert wird, wird das
Magnetisierungsmuster nach einer solchen Veränderung als bestehendes Datenmuster
angenommen.
-
Hinsichtlich der Bitfehlerrate Er und der Bitlänge N des Synchronisierungscode SYNC
kann die Wahrscheinlichkeit des Auftretens eines Fehlers in einem spezifizierten Bit wie
folgt ausgedrückt werden:
-
(1 - Er)N-1 x Er (1 - (N - 1)Er) x Er ...(3)
-
Wenn ein Fehler in dem spezifizierten Bit auftritt, kann die Wahrscheinlichkeit der
Erzeugung eines Datenmusters entsprechend dem Synchronisierungscode SYNC als 1/2N
ausgedrückt werden, was
-
(1 - (N - 1)Er) x Er / 2N ...(4)
-
entspricht.
-
Unter der Annahme, daß die obige Berechnung für irgendeines von N Bits verwendet
werden kann, wird die Wahrscheinlichkeit der Erzeugung eines falschen
Synchronisierungs-Erfassungssignals ESSYNC ausgedrückt durch
-
(1 - (N - 1)Er) x Er x N/2N N x Er/2N ...(5)
-
Es sei hier angenommen, daß wie oben erwähnt die Bitfehlerrate Er und die Zahl N von
Bits des Synchronisierungscodes SYNC wie folgt gewählt sind:
-
Er = 1 x 10&supmin;&sup4;
-
N = 36 ...(6)
-
Dann wird die Wahrscheinlichkeit der Erzeugung eines falschen Synchronisierungs-
Erfassungssignals ESSYNC als 5,2386 x 10&supmin;¹&sup4; durch Substituieren von Gleichung (6) in
Gleichung (5) erhalten.
-
Die Zahl an Erfassungen des Synchronisierungscodes SYNC pro Sekunde wird aus der
folgenden Berechnung erhalten
-
880 (Spuren) x 256 (Blöcke) x 166 (Bytes) x 9 (Bits) = 3,366 x 10&sup8; ...(7)
-
Daraus ergibt sich, daß die Wahrscheinlichkeit der Erzeugung eines falschen
Synchronisierungs-Erfassungssignals ESSYNC einmal pro 15,7 Stunden ist, was anzeigt, daß
der Wert praktisch vernachlässigt werden kann, solange nicht eine Fehlfunktion der
gesamten Schaltung verursacht wird.
-
Bei der magnetischen Aufzeichnungs-/Wiedergabevorrichtung unter Verwendung des ID-
1-Formats besteht der Synchronisierungscode SYNC aus 36 Bits, so daß, wenn die
Fehlerwahrscheinlichkeit bei der Erfassung eines Synchronisierungscodes SYNC einmal
pro Aufzeichnungsspur TR beträgt, die Wahrscheinlichkeit einer Fehlerfassung des
obersten Synchronisierungscodes SYNCPR aufgrund eines Zufallsfehlers der
Wahrscheinlichkeit des Auftretens bei dem Beginn der Aufzeichnungsspur TR entspricht.
Daher tritt ein Fehler einmal pro 256 Aufzeichnungsspuren TR, d.h. drei bis vier Fehler pro
Sekunde auf.
-
Wenn in dieser Weise der oberste Synchronisierungscode SYNCPR nicht erfaßt wird,
werden die Daten der betreffenden einen Aufzeichnungsspur insgesamt als Fehler
betrachtet, so daß der Fehler von einem Bit des Synchronisierungscodes SYNCPR durch
165 multipliziert wird.
-
Um solch einen Fehler zu verhindern, wird bei der Synchronisierungs-Erfassungsschaltung,
die bei der magnetischen Aufzeichnungs-/Wiedergabevorrichtung oder dem Digitaldaten-
Recorder gemäß diesem Ausführungsbeispiel verwendet wird, der Synchronisierungscode
SYNC ebenfalls zusammen mit den Eingabedaten in einem vorbestimmten Pufferspeicher
bestehend aus einer Verzögerungsschaltung gespeichert, und eine Interpolation des
Synchronisierungscodes SYNC wird retroaktiv zu dem Moment der Erfassung des
ordnungsgemäßen Synchronisierungscodes SYNC ausgeführt, wodurch die Daten auf
Grundlage eines solchen interpolierten Synchronisierungscodes SYNC verarbeitet werden.
-
Bei den gesamten Synchronisierungscodes SYNC in dem ID-1-Format sind die
Synchronisierungscodes SYNCPR und SYNCPS der Präambel PR und der Postambel PS auf
36 Bit des Magnetisierungsmusters "000011001 111111110 010111000 000001101", und
der Block-Synchronisierungscode SYNCBLK des Datenabschnitts ist mit 36 Bits eines
Magnetisierungsmusters "111100110 000000001 101000111 111110010" vorbeschrieben
(5.4 schraubenförmiger Aufzeichnungsinhalt, Format, Synchronisierung und
Aufzeichnungsverfahren, Seiten 7 - 11).
-
Zur Erfassung eines solchen 36-Bit-Synchronisierungscode SYNC mit einer maximalen
Wiederholungsfrequenz von 88 MHz ist es in der Praxis notwendig, die 36-Bit-Daten
innerhalb von 11 ns zu vergleichen, so daß die Ausführung eines solchen Vorgangs in der
Praxis schwierig wird, selbst wenn die bekannte ECL-Logik verwendet wird. Hinsichtlich
der zuvor genannten Interpolation des Synchronisierungscodes SYNC zurückwirkend zu
der Gegenwart muß die Erfassung des Synchronisierungscodes SYNC nicht in einem
Echtzeitmodus ausgeführt werden.
-
In diesem Ausführungsbeispiel werden daher die Eingangsdaten einmal in parallele 9-Bit-
Daten vor der Erfassung des Synchronisierungscodes SYNC umgesetzt, und ein Vorgang
zur Erfassung der Position des obersten Bits des Synchronisierungscodes SYNC bezüglich
der gesamten Bits und Bytes der relevanten Paralleldaten wird ausgeführt.
Erstes Ausführungsbeispiel
-
In Fig. 10 ist mit 40 ein Demodulator als ganzes in der erfindungsgemäßen magnetischen
Aufzeichnungs-/Wiedergabevorrichtung oder dem Digitaldaten-Recorder bezeichnet,
wobei ein auf einem Magnetband aufgezeichnetes Signal davon als ein Wiedergabesignal
mittels eines Magnetkopfs ausgelesen wird, und Wiedergabe-Digitaldaten DTPB in einer
seriellen Form, die in einem Wiedergabeverstärker binärcodiert werden, werden zu einem
Seriell/Parallel-Umsetzer 41 gegeben.
-
In dem Seriell/Parallel-Umsetzer 41 werden die Wiedergabe-Digitaldaten DTPB, die mit
einer Taktung des Parallel-Taktsignals eingegeben werden, das durch eine 1/9-
Frequenzteilung eines seriellen Taktsignals für die Wiedergabe-Digitaldaten DTPB erhalten
wird, in Segmente aus jeweils 9 Bit unterteilt, und die Wiedergabedaten DTPB9, die aus den
sich ergebenden 9-Bit-Paralleldaten bestehen, werden zu einem Synchronisierungs-
Detektor 42 gegeben.
-
Der Synchronisierungs-Detektor 42 ist wie in Fig. 12 aufgebaut, wobei die 9-Bit-
Wiedergabedaten DTPB9 sequentiell in ein erstes bis fünftes Flipflop 43A - 43E eingegeben
werden, und 45-Bit-Paralleldaten DT (A11 - A59) werden einschließlich der 9-Bit-
Ausgangsdaten von den Flipflops 43A bis 43E, wie beispielsweise als DT (A11 - A19), DT
(A21 - A29), DT (A31 - A39), DT (A41 - A49) und DT (A51 - A59), erhalten.
-
Die 45-Bit-Paralleldaten DT (A11 - A59) werden zu einem 36-Bit-Extraktor 44
eingegeben, wahrend die Ausgangsdaten (A31 - A39) des zweiten Bytes in einem
Synchronisierungs-Positionsdetektor 45 eingegeben werden.
-
Der Synchronisierungs-Positionsdetektor 45 besteht aus einem ROM (Nurlesespeicher),
und ist wie in Fig. 13 gezeigt gebildet, wobei die Synchronisierungscodes SYNCPR,
SYNCPS der Präambel PR und der Postambel PS und der Block-Synchronisierungscode
SYNCBLK des Datenabschnitts sequentiell in Richtung des geringstwertigen Bits (LSB)
durch 0, 1, ..., 7 bzw. 8 Bit verschoben werden, und das Magnetisierungsmuster, das in
dem zweiten Byte als Ergebnis einer solchen Verschiebung erhalten wird, wird
entsprechend den obersten Bitpositionen S0 - S8 gespeichert, die durch Addieren eines
Wertes "1" zu den individuellen Verschiebungswerten erhalten werden, wodurch eine
Präambel/Postambel-Synchronisierungscode-Erfassungstabelle TBLPR und eine Daten-
Synchronisierungscode-Erfassungstabelle TBLDT erhalten werden.
-
Daher werden in dem Synchronisierungs-Positionsdetektor 45 die Präambel/Postambel-
Synchronisierungscode-Erfassungstabelle TBLPR und die Daten-Synchronisierungscode-
Erfassungstabelle TBLDT bezüglich der 9-Bit-Daten der Ausgangsdaten DT (A31 - A39)
des zweiten Byte wiedergewonnen, und eine Erfassung wird ausgeführt, ob irgendein
Magnetisierungsmuster vorliegt, das mit den Ausgangsdaten DT (A31 - A39)
zusammenfallt.
-
Im dem Fall, daß irgendein Magnetisierungsmuster mit den Ausgangsdaten DT
(A31 - A39) in der Präambel/Postambel-Synchronisierungscode-Erfassungstabelle TBLPR oder der
Daten-Synchronisierungscode-Erfassungstabelle TBLDT vorliegt, wird das Positionssignal
S0 - S8 des obersten Bit entsprechend eines solchen Magnetisierungsmusters in einem 36-
Bit-Extraktor 44 gegeben, und ein Synchronisierungscode-Typsignal SPRE, das anzeigt, ob
das Magnetisierungsmuster der Synchronisierungscodes SYNCPR oder SYNCPS der
Präambel PR oder der Postambel PS oder der Block-Synchronisierungscode SYNCBLK des
Datenabschnitts DT ist, wird zu einem 36-Bit-Komparator 46 gegeben.
-
In dem SYNC-Positionsdetektor 45 wird das Positionssignal S0 - S8 des obersten Bits
codiert und dann als Synchronisierungs-Positions-Erfassungsdaten DTSYNCP zusammen mit
dem Synchronisierungscode-Typsignal SPRE bereitgestellt.
-
In dem 36-Bit-Extraktor 44 werden wie in Fig. 14 gezeigt 36-Bit-Paralleldaten DT&sub3;&sub6; aus
den 45-Bit-Paralleldaten DT (A11 - A59) gemäß dem Positionssignal S0 - S8 des obersten
Bits extrahiert, das von dem Synchronisierungs-Positionsdetektor 45 eingegeben wird, und
werden dann zu einem 36-Bit-Komparator 46 gegeben.
-
Der 36-Bit-Komparator 46 weist als Vergleichs-Referenzmuster ein erstes Datenmuster
DTPTN1 ("000011001 111111110 010111000 000001101") bezüglich der
Synchronisierungscodes SYNCPR und SYNCPS der Präambel PR und der Postambel PS
und weiterhin ein zweites Datenmuster DTPTN2 ("111100110 000000001 101000111
111110010") bezüglich des Synchronisierungscodes SYNCBLK des Datenabschnitts DT
auf. Eine Erfassung wird ausgeführt, ob die 36-Bit-Paralleldaten DT&sub3;&sub6;, die von dem 36-
Bit-Extraktor 44 zugeführt werden, mit dem ersten oder zweiten Datenmuster DTPTN1 oder
DTPTN2 koinzidiert, die gemäß dem Synchronisierungscode-Typsignal SPRE gewählt
werden, das von dem Synchronisierungs-Positionsdetektor 45 zugeführt wird. Wenn eine
Koinzidenz zwischen den verglichenen Daten erhalten wird, gibt der Komparator 46 ein
Synchronisierungs-Erfassungssignal SSYNC aus, das zu dem Zeitpunkt einer solchen
Koinzidenz ansteigt.
-
Praktisch kann in diesem Synchronisierungs-Detektor 42 das Positionssignal S0 - S8 des
obersten Bits, das in dem Synchronisierungs-Positionsdetektor 45 erfaßt wird, und das
Synchronisierungscode-Typsignal SPRE, das nur anzeigt, daß die 1-Byte-Ausgangsdaten
DT (A31 - A39) in den zweiten Positionsdetektor 45 eingegeben sind, eine zweite
Referenz für den Synchronisierungscode SYNC werden.
-
Daher wird zur genauen Erfassung des Synchronisierungscodes SYNC die 36-Bit-
Paralleldaten DT&sub3;&sub6; aus den 45-Bit-Paralleldaten DT (A11 - A59) als Antwort auf das
Positionssignal S0 - S8 des obersten Bits extrahiert, das von dem Synchronisierungs-
Positionsdetektor 45 ausgegeben wird, und als Antwort auf das Synchronisierungscode-
Typsignal SPRE, und solche extrahierten Daten werden mit dem Datenmuster DTPTN1 oder
DTPTN2 entsprechend dem 36-Bit-Synchronisierungscode SYNC gemäß dem
Synchronisierungscode-Typsignal SPRE verglichen, das von dem Synchronisierungs-
Positionsdetektor 45 eingegeben wird, wodurch ein ordnungsgemäßer
Synchronisierungscode SYNC erfaßt werden kann.
-
In dem Synchronisierungs-Detektor 42 werden die 9-Bit-Paralleldaten DT (A11 - A19),
die mittels des fünften Flipflops 43E ausgegeben werden, zu einem NRZI/NRZ-Umsetzer
47 gegeben, der aus einer Kombination exklusiver ODER-Torschaltungen besteht.
-
Der NRZI/NRZ-Umsetzer 47 erzeugt ein Exklusiv-ODER von wechselweise
angrenzenden Bits in einem parallelen Datenzustand. Dann wird die NRZI/NRZ-
Umsetzung hinsichtlich der 9-Bit-Paralleldaten DT (A11 - A19) des NRZI-Codes
ausgeführt, wodurch die 9-Bit-Paralleldaten DTNRZ des NRZ-Codes ausgegeben werden.
-
In dieser Weise werden die 9-Bit-Paralleldaten DTNRZ, die von der Synchronisierungs-
Detektorschaltung 42 ausgegeben werden, zu einer ersten Verzögerungsschaltung 50
gegeben, die aus einem FIFO(first in - first out)-Speicher besteht und einen
Verzögerungswert von vier Synchronisierungsblöcken aufweist.
-
Zusätzlich wird in den Synchronisierungs-Interpolator die Synchronisierungs-
Erfassungsinformation ISYNC eingegeben, die aus dem Synchronisierungs-Erfassungssignal
SSYNC, dem Synchronisierungscode-Typsignal SPRE und den Synchronisierungs-Positions-
Erfassungsdaten DTSYNCP besteht, die von dem Synchronisierungs-Detektor 42 erhalten
werden.
-
Die Synchronisierungs-Erfassungsinformation ISYNC wird zu einer zweiten
Verzögerungsschaltung 52A und ersten Eingängen T1 von einer ersten bis vierten
Umschaltschaltung SW1 - SW4 gegeben, die jeweils aus einem Selektor bestehen, und
gleichzeitig wird das Synchronisierungs-Erfassungssignal SSYNC, das in der
Synchronisierungs-Erfassungsinformation ISYNC enthalten ist, zu einem Synchronisierungs-
Intervallzähler 53 gegeben.
-
Der Synchronisierungs-Intervallzähler 53 überwacht das Synchronisierungs-
Erfassungssignal ESSYNC mit einem Intervall von einem Synchronisierungsblock und zählt
die Anzahl von Blöcken, bei denen das Synchronisierungs-Erfassungssignal SSYNC, das
periodisch pro Synchronisierungsblock eingegeben werden soll, nicht eingegeben wurde.
Abhängig von dem Ergebnis einer solchen Zählung wird ein Schalt-Steuersignal CNTSW
zur selektiven Steuerung der Tätigkeiten der ersten bis vierten Umschaltschaltung
SW1 - SW4 ausgegeben.
-
Eine Verzögerungs-Synchronisierungs-Erfassungsinformation ISYNC1, die von einer zweiten
Verzögerungsschaltung 52A erhalten wird, wird zu einem zweiten Eingang 12 der ersten
Umschaltschaltung SW1 gegeben, und deren Ausgangssignal wird zu einer dritten
Verzögerungsschaltung 52B gegeben.
-
Ähnlich wie bei dem obigen Fall wird die
Verzögerungs-Synchronisierungs-Erfassungsinformation ISYNC2 - ISYNC4, die von den dritten bis fünften Verzögerungsschaltungen 52B
bis 52D erhalten wird, jeweils zu dem zweiten Eingang 12 der zweiten bis vierten
Umschaltschaltung SW2 - SW4 gegeben, und die Ausgangssignale der zweiten und dritten
Umschaltschaltungen SW2 und SW3 werden zu der vierten und fünften
Verzögerungsschaltung 52C und 52D gegeben.
-
Jede der zweiten bis fünften Verzögerungsschaltungen 52A - 52D besteht aus einem FIFO-
Speicher ähnlich der ersten Verzögerungsschaltung 50 und weist einen Verzögerungswert
entsprechend einem Synchronisierungsblock auf.
-
Wenn daher die Eingabe-Synchronisierung-Erfassungsinformation ISYNC alle zweiten bis
fünften Verzögerungsschaltungen 52A - 52D durchläuft, d.h., wenn der zweite Eingang 12
der ersten bis vierten Umschaltschaltung SW1 - SW4 durch das Schalt-Steuersignal
CNTSW gewählt werden, das durch den Synchronisierungs-Intervallzähler 53 erhalten wird,
wird der Verzögerungswert gleich dem der 9-Bit-Paralleldaten DTNRZ, die durch die erste
Verzögerungsschaltung 50 verzögert werden.
-
Dementsprechend erzeugt für den Fall, daß das Synchronisierungs-Effassungssignal SSYNC
während einer Zeitdauer entsprechend beispielsweise einem Synchronisierungsblock nicht
erfaßt wird, der Synchronisierungs-Intervallzähler 53 ein Schalt-Steuersignal CNTSW, das
zur Wahl des ersten Eingangs T1 nur der ersten Umschaltschaltung SW1 allein dient,
während er den zweiten Eingang 12 der zweiten bis vierten Umschaltschaltungen SW2 bis
SW4 wählt. In dieser Weise wird nur die Synchronisierungs-Erfassungsinformation ISYNC
alleine während einer Zeitdauer entsprechend drei Synchronisierungsblöcken verzögert,
wobei die Interpolation bezüglich der Synchronisierungs-Erfassungsinformation ISYNC
ausgeführt wird, die nicht erfaßt wurde.
-
In dem Synchronisierungs-Intervallzähler 53 werden wie in Fig. 11 gezeigt der erste oder
zweite Eingang T1 oder T2 der ersten bis vierten Umschaltschaltung SW1 - SW4 unter
Steuerung gemäß der Anzahl der Synchronisierungsblöcke gewählt, wo das
Synchronisierungs-Erfassungssignal SSYNC nicht erfaßt wurde, so daß eine Interpolation bis
maximal vier Synchronisierungsblöcken in dem Fall des Ausfalls bei der Erfassung des
Signals SSYNC erreicht werden kann.
-
Wenn weiterhin in dem Synchronisierungs-Interpolator 51 das Synchronisierungs-
Erfassungssignal SSYNC für eine Zeitdauer von mehr als fünf Synchronisierungsblöcken
nicht erfaßt wird, wird das Synchronisierungs-Erfassungssignal SSYNC, das in de
Verzögerungs-Synchronisierungs-Erfassungsinformation ISYNC4 enthalten ist, die von der
vierten Umschaltschaltung SW4 ausgegeben wird, zu einem Schwungradzähler 54
gegeben, so daß die Synchronisierungs-Erfassungsinformation ISYNC auf Grundlage der
vorhergehenden Synchronisierungs-Erfassungsinformation ISYNC interpoliert werden kann,
die als letzte vorschriftsgemäß erfaßt wurde.
-
Somit ist der Synchronisierungs-Interpolator 51 so aufgebaut, daß, wenn das
Synchronisierungs-Erfassungssignal SSYNC für eine Zeitdauer entsprechend maximal vier
Synchronisierungsblöcken nicht erfaßt wird, die letzte Synchronisierungs-Information ISYNC
durch Verwendung der neuen Synchronisierungs-Information ISYNC interpoliert wird. Wenn
das Synchronisierungs-Erfassungssignal SSYNC für eine Zeitdauer entsprechend mehr als
fünf Synchronisierungsblöcken nicht erfaßt wird, wird die neue Synchronisierungs-
Information ISYNC unter Verwendung der letzten Synchronisierungs-Information ISYNC
interpoliert. In dieser Weise kann die Synchronisierungs-Information ISYNC praktisch mit
einer ausreichenden Genauigkeit interpoliert werden, und die Synchronisierungs-
Information ISYNC wird zu einem 9-18-9-Umsetzer 55 gegeben, während das
Synchronisierungs-Erfassungssignal SSYNC, das in der Synchronisierungs-Information ISYNC
enthalten ist, zu einem Blockzähler (nicht gezeigt) gegeben wird, der eine Schreibadresse
für einen Speicher (nicht gezeigt) erzeugt.
-
Zuerst werden in dem 9-18-9-Umsetzer 55 18-Bit-Daten aus zwei Bytes erzeugt, indem
byteweise die 9-Bit-Paralleldaten DTNRZI aus vier Synchronisierungsblöcken sequentiell
verschoben werden, die mit einer Verzögerung von der ersten Verzögerungsschaltung 50
eingegeben werden.
-
Darauf werden in dem 9-18-9-Umsetzer 55 9-Bit-Daten aus den 18-Bit-Daten durch die
gleiche Technik wie bei dem 36-Bit-Extraktor 44 (Fig. 12) auf Grundlage der
Synchronisierungs-Positions-Erfassungsdaten DTSYNCP gewonnen, die in der
Synchronisierungs-Erfassungsinformation ISYNC enthalten sind, die von dem
Synchronisierungs-Interpolator 51 eingegeben werden, wodurch 9-Bit-Paralleldaten
DTNRZ2 erzeugt werden, die an geeigneten Bit-Positionen gemäß den Synchronisierungs-
Positions-Erfassungsdaten DTSYNCP unterteilt sind, und die somit erhaltenen Paralleldaten
DTNRZ2 werden zu einem nächsten 8-9-Demodulator 56 gegeben.
-
Der 8-9-Demodulator 56 besteht aus einem ROM, in dem die Code-Umsetztabelle
gespeichert ist. 8-Bit-Paralleldaten DTPB8, die aus den eingegebenen 9-Bit-Paralleldaten
DTNRZ2 auf Grundlage des ID-1-Formats erhalten werden, werden in dem Speicher gemäß
der Speicheradresse gespeichert, die von dem Blockzähler ausgegeben wird.
-
Gemäß dem obigen Aufbau, wenn der Synchronisierungscode mit einer Länge von 36 Bit
aus den Wiedergabedaten erfaßt wird, werden die Wiedergabedaten in 9-Bit-Paralleldaten
mit einer gewünschten Taktung umgesetzt, und die oberste Position des
Synchronisierungscodes wird durch kontinuierliche Überwachung eines Bytes der
Paralleldaten vorausberechnet. 36-Bit-Paralleldaten entsprechend dem
Synchronisierungscode werden gemäß dem Ergebnis einer solchen Vorausberechnung
extrahiert und dann mit dem Synchronisierungscode-Datenmuster verglichen, wodurch der
Synchronisierungscode mit einer Länge von 36 Bit genau in dem vereinfachten Aufbau
erfaßt werden kann.
-
In dem Fall, daß der Synchronisierungscode nicht erfaßt werden kann, wird die
Synchronisierungs-Erfassungsinformation retroaktiv auf Grundlage der Synchronisierungs-
Erfassungsinformation des Synchronisierungscodes zurück interpoliert, der vor solch
einem Fehler erfaßt wurde, so daß eine Interpolation der Synchronisierungs-
Erfassungsinformation mit einer sicheren Erfassung des Synchronisierungscodes erreicht
wird.
-
Somit kann eine magnetische Aufzeichnungs-/Wiedergabevorrichtung oder ein
Digitaldaten-Recorder geschaffen werden, der die Wiedergabedaten durch genaue
Erfassung des Synchronisierungscodes verarbeiten kann, selbst wenn der
Synchronisierungscode in den Wiedergabedaten eine beachtliche Länge von 36 Bit
aufweist.
Zweites Ausführungsbeispiel
-
In Fig. 15 ist mit 60 ein Demodulator gemäß einem zweiten Ausführungsbeispiel der
vorliegenden Erfindung bezeichnet, wobei die Bauteile, die denen von Fig. 10 entsprechen,
durch die gleichen Bezugszeichen und Symbole bezeichnet sind. In diesem Fall wird zu
einem Synchronisierungs-Interpolator 61 eine Synchronisierungs-Erfassungsinformation
ISYNC gegeben; die auf einem Synchronisierungs-Erfassungssignal SSYNC, einem
Synchronisierungscode-Typsignal SPRE und Synchronisierungs-Positions-Erfassungsdaten
DTSYNCP besteht, die von einem Synchronisierungs-Detektor 42 ausgegeben werden.
-
Die Synchronisierungs-Erfassungsinformation ISYNC wird sowohl zu einer sechsten
Verzögerungsschaltung 62A wie auch zu einem fünften Eingang T15 einer fünften
Umschaltschaltung SW5 gegeben, die aus einem Selektor besteht, während das
Synchronisierungs-Erfassungssignal SSYNC, das in der Synchronisierungs-
Erfassungsinformation ISYNC enthalten ist, sowohl zu einem Schwungradzähler 63 wie auch
zu einem Synchronisierungs-Taktdetektor 64 eingegeben wird.
-
Die verzögerte Synchronisierungs-Erfassungsinformation ISYNC, die von einer sechsten
Verzögerungsschaltung 62A ausgegeben wird, wird sowohl zu einer siebten
Verzögerungsschaltung 62B wie auch zu einem vierten Eingang T4 einer fünften
Umschaltschaltung SW5 gegeben, während das Synchronisierungs-Erfassungssignal
SSYNCI, das in der verzögerten Synchronisierungs-Erfassungsinformation ISYNC1 enthalten
ist, zu einem Synchronisierungs-Taktdetektor 64 gegeben wird.
-
In gleicher Weise werden die verzögerte Synchronisierungs-Erfassungsinformation ISYNC2
und ISYNC3, die von der siebten und achten Verzögerungsschaltung 62B bzw. 62C
ausgegeben werden, zu einer achten bzw. einer neunten Verzögerungsschaltung 62C, 62D
und weiterhin zu einem dritten und einem zweiten Eingang T13, T12 der fünften
Verzögerungsschaltung SW5 gegeben. Gleichzeitig werden das Synchronisierungs-
Erfassungssignal SSYNC2 und SSYNC3, die in der verzögerten Synchronisierungs-
Erfassungsinformation ISYNC2 bzw. ISYNC3 enthalten sind, zu einem Synchronisierungs-
Taktdetektor 64 gegeben.
-
Weiterhin in ähnlicher Weise wie oben wird die verzögerte
Synchronisierungs-Erfassungsinformation ISYNC4, die von einer neunten Verzögerungsschaltung 62D ausgegeben wird,
zu einem ersten Eingang T11 der fünften Umschaltschaltung SW5 gegeben, und das
Synchronisierungs-Erfassungssignal SSYNC4, das in der verzögerten Synchronisierungs-
Erfassungsinformation ISYNC4 enthalten ist, wird zu einem Synchronisierungs-Taktdetektor
64 gegeben.
-
Der Schwungradzähler 63 erhält das Synchronisierungs-Erfassungssignal SSYNC, das in der
Synchronisierungs-Erfassungsinformation ISYNC enthalten ist und erzeugt aus dem zuletzt
ordnungsgemäß erfaßten Synchronisierungs-Erfassungssignal SSYNC ein Synchronisierungs-
Interpolationssignal SHSYNC entsprechend der Taktung eines solchen Synchronisierungs-
Erfassungssignals SSYNC. Das Signal SHSYNC, das somit erzeugt wird, wird dann zu dem
sechsten Eingang T16 der fünften Umschaltschaltung SW5 gegeben.
-
Praktisch gibt der Synchronisierungs-Taktdetektor 64 ein Schalt-Steuersignal CNTSW5 zur
Wahl des ersten bis sechsten Eingangs T11 - T16 der fünften Umschaltschaltung SW5 in
Fig. 16 gemäß den Synchronisierungs-Erfassungssignalen SSYNC und SSYNC1 - SSYNC4 aus,
die jeweils in der Synchronisierungs-Erfassungsinformation ISYNC und der verzögerten
Synchronisierungs-Erfassungsinforrnation ISYNC1 - ISYNC4 enthalten sind.
-
In Fig. 16 sind der erste bis sechste Eingang T11 - T16 der fünften Umschaltschaltung
SW5 gezeigt, die durch das Schalt-Steuersignal CNTSW gewählt werden, das von dem
Synchronisierungs-Taktdetektor 64 ausgegeben wird, wobei ein Wert "1" das Vorliegen
des Synchronisierungs-Erfassungssignal SSYNC oder SSYNC1 - SSYNC4 anzeigt, während ein
Wert "0" das Fehlen eines solchen Signals anzeigt, und ein Zeichen "x" zeigt einen
Zustand, der unabhängig von einem Vorhandensein oder Fehlen ist.
-
Aufgrund dieses Aufbaus, wenn das Synchronisierungs-Erfassungssignal SSYNC während
einer Zeit entsprechend beispielsweise einem Synchronisierungsblock ausfällt, d.h., wenn
beispielsweise das von der neunten Verzögerungsschaltung 62D auszugebendes
Synchronisierungs-Erfassungssignal SSYNC4 nicht vorliegt, dann erzeugt der
Synchronisierungs-Taktdetektor 64 ein Schalt-Steuersignal CNTSW5 zur Wahl des zweiten
Eingangs T2 zur Verzögerung nur der Synchronisierungs-Erfassungsinformation ISYNC für
eine Zeitdauer entsprechend drei Synchronisierungsblöcken, wodurch die nicht erfaßte
Synchronisierungs-Erfassungsinformation ISYNC interpoliert wird.
-
In gleicher Weise wie oben werden in dem Synchronisierungs-Interpolator 61 die
Synchronisierungs-Erfassungsinformation ISYNC und die verzögerte Synchronisierungs-
Erfassungsinformation ISYNC1 - ISYNC4 selektiv für den Fall eingegeben, daß das
Synchronisierungs-Erfassungssignal SSYNC während einer Zeitdauer entsprechend maximal
vier Synchronisierungsblöcken nicht erfaßt wird, wodurch die gewünschte Interpolation
ausgeführt werden kann.
-
Wenn weiterhin in dem Synchronisierungs-Interpolator 61 das Synchronisierungs-
Erfassungssignal SSYNC für eine Zeitdauer entsprechend mehr als fünf
Synchronisierungsblöcken nicht erfaßt wird, wird der sechste Eingang T16 zur Ausgabe des
Synchronisierungs-Interpolationssignals SHSYNC gewahlt, das von dem Schwungradzähler
63 erhalten wird, wodurch die Synchronisierungs-Erfassungsinformation ISYNC auf
Grundlage der vorhergehenden Synchronisierungs-Erfassungsinformation ISYNC interpoliert
werden kann, die zuletzt ordnungsgemäß erfaßt wurde.
-
Gemäß dem oben genannten Aufbau wird beim Auftreten eines Ausfalls bei der Erfassung
des Synchronisierungscodes die Synchronisierungs-Erfassungsinformation retroaktiv in die
Vergangenheit auf Grundlage der Synchronisierungs-Erfassungsinformation des danach
erfaßten Synchronisierungscodes interpoliert, so daß eine Interpolation der
Synchronisierungs-Erfassungsinformation mit genauer Erfassung des
Synchronisierungscodes erreicht werden kann.
-
Somit kann wie bei dem zuvor genannten ersten Ausführungsbeispiel eine magnetische
Aufzeichnungs-/Wiedergabevorrichtung geschaffen werden, die die Wiedergabedaten
durch genaue Erfassung des Synchronisierungscodes verarbeiten kann, selbst wenn der
Synchronisierungscode in den Wiedergabedaten die beachtliche Länge von 36 Bit aufweist.
-
Bei den bevorzugten Ausführungsbeispielen sind Verzögerungsschaltungen für vier
Synchronisierungsblöcke in dem Wiedergabedaten-Übertragungssystem vorgesehen, und
weiterhin sind demgemäß Verzögerungsschaltungen für vier Synchronisierungsblöcke in
dem Synchronisierungs-Interpolator zur Durchführung der Synchronisierungs-
Interpolation vorgesehen. Indessen können der Verzögerungswert sowohl in dem
Wiedergabedaten-Übertragungssystem und dem Synchronisierungs-Interpolator selektiv
entsprechend jeglicher geeigneter Anzahl an Synchronisierungsblöcken entsprechend den
jeweiligen Anforderungen verändert werden.
-
Die vorhergehenden Ausführungsbeispiele wurden in Verbindung mit dem Fall
beschrieben, daß die vorliegende Erfindung auf eine magnetische Aufzeichnungs-
/Wiedergabevorrichtung oder einen Digitaldaten-Recorder angewendet wird, die das ID-1-
Format verwenden. Es ist indessen ersichtlich, daß die vorliegende Erfindung nicht auf
solche Ausführungsbeispiel allein beschränkt ist und auf eine große Bandbreite an
Vorrichtungen angewendet werden kann, die Informationsdaten durch Teilen dergleichen
in Segmente mit einem Synchronisierungscode mit einer verhältnismäßig großen Bitlänge
übertragen.