DE3131069C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Eliminierung des Schräglaufs (skew) bei der Wiedergabe von in mindestens einer Datenspur auf einem Aufzeichnungsmedium in Form aufeinander­ folgender Datenblöcke aufgezeichneten digitalisierten Infor­ mationen nach dem Patentanspruch.

Aus der DE-AS 12 81 494 ist ein Verfahren zur Korrektur des Schräglaufs eines bandförmigen Mehrspur-Aufzeich­ nungsträgers, auf dem Informationssignale in Form eines Datenblocks in Datenspuren und Synchronsignale in einer Synchron­ spur aufgezeichnet sind, bekannt. Bei diesem Verfahren sind mit einer Schaltung zur Zwischenspeicherung der Infor­ mationssignale in Verzögerungsleitungen deren Verzögerungs­ abgriffe durch Korrektursignale einstellbar. Die Informa­ tionsausgabe ist durch die Synchronsignale steuerbar. Jeder Wiedergabekopf einer Datenspur führt sein Signal einer Verzögerungsleitung mit mehreren Abgreifpunkten zu. In den Datenspuren ist am Anfang des bandförmigen Aufzeichnungsträ­ gers vor dem Datenblock ein aus Parallelbits bestehendes Synchronzeichen aufgezeichnet, mit dem der Schräglauf erfaßt und über die Ansteuerung der Abgreifpunkte der Verzögerungsschaltungen korrigiert wird.

Aus der prioritätsälteren Anmeldung entsprechend der DE 31 29 500 A1 ist vorgeschlagen, digitalisierte Informationen in mindestens einer Datenspur und einer parallelen Steuerspur auf einem Aufzeichnungsmedium in Form aufeinanderfolgender, die digitalisierten Informationen wiedergebender und eine vorgegebene Anzahl Datenwörter ent­ haltender Datenblöcke aufzuzeichnen. Zum Identifizieren jedes Datenblocks wird eine Blockadresse erzeugt und mit dem Datenblock aufge­ zeichnet. Es wird ein mindestens ein Synchronsignal und eine Sektoradresse enthaltendes periodisches Steuer­ signal während aufeinanderfolgender Sektorintervalle erzeugt und in einer Steuerspur zum Definieren aufeinanderfolgender Sektorintervalle auf dem Aufzeichnungsmedium aufgezeichnet. Während jedes Sektorintervalls werden mehrere Datenblöcke in mindestens einer Datenspur aufgezeichnet, wobei das nieder­ wertigste Bit der Sektoradresse mit dem höchst­ wertigsten Bit der Blockadresse in der Wertigkeit übereinstimmt.

Der Erfindung liegt die Aufgabe zugrunde, die bei einem Verfahren gemäß der DE 31 29 500 A1 aufgetretenen Schräglauffehler der wiedergegebenen Informationen zu eliminieren.

Die Erfindung beruht auf der Erkenntnis, daß es auch bei einem Vorauseilen oder Nacheilen der Blockadresse gegenüber der Sektoradresse im Falle eines Schräglaufs einen kurzen Moment gibt, bei dem die Blockadresse mit dieser Sektor­ adresse koinzidiert. Diese kurze Koinzidenz ermöglicht eine Diskriminierung der Blockadresse, d. h. es können die rich­ tigen Datenblöcke durch die Blockadressen identifiziert werden und folglich in die zugehörige Stelle in dem Zeit­ basenkorrekturglied eingeschrieben werden. Die Zeitbasen­ korrekturglieder verwenden vorzugsweise Speicher mit wahl­ freiem Zugriff (RAM), in welche die Daten in die richtige Stelle, jedoch mit beliebiger Zeit-Variation einge­ schrieben werden. Die Daten können dann mit einem konstanten Taktsignal ausgelesen werden, wobei die Schräglauffehler entfernt werden.

Die Erfindung wird anhand der in der Zeichnung darge­ stellten Ausführungsbeispiele näher erläutert.

Es zeigen:

Fig. 1A-1E zeitabhängige Diagramme, die die verschiedenen Signale wiedergeben, die in den Daten- und Steuerspuren des Aufzeichnungsmediums aufgezeichnet werden,

Fig. 2 ein Blockschaltbild eines Auführungsbeispiels eines Wiedergabeabschnitts, bei dem die Er­ findung direkte Anwendung findet,

Fig. 3A-3C zeitabhängige Signalverläufe, die zum Ver­ ständnis der Erfindung zweck­ mäßig sind.

Die Fig. 1A bis 1E zeigen nun ein typisches Beispiel des in der Steuerspur TC aufgezeichneten Steuersignals und ein typisches Beispiel der in einer Datenspur TD aufgezeich­ neten digitalisierten Information. Fig. 1B zeigt ein das Steuersignal wiedergebendes zeitabhängiges Diagramm, und die Fig. 2D-2E stellen, in Kombination, zeitabhängige Diagramme dar, die digitalisierte In­ formation wiedergeben.

Das Steuersignal mit der in Fig. 1B dargestellten zeit­ abhängigen Darstellung wird in die Steuerspur TC für alle Formate aufgezeichnet. Dieses Steuersignal besteht aus einem Synchronsignal, das am Kopfende oder Anfangsab­ schnitt des Steuersignals positioniert ist, an das sich ein 16-Bit- Steuerwort aus Steuerdaten-Bits C₁₅ bis C₀ anschließt, woran sich eine 28-Bit-Sektoradresse aus Adreß-Bits (S₂₇ bis S₀) anschließt, woran sich ein 16-Bit-Fehlererfassungscode­ wort, wie beispielsweise ein CRC-Wort (zyklischer Blockprüfcode), an­ schließt. Obwohl das Steuersignal gemäß Fig. 1B aus vorgegebenen Segmenten besteht, die jeweils aus einer vorgewählten Bit-Zahl bestehen, ergibt sich, daß gegebenen­ falls andere Segmente verwendet werden können, wobei jedes der dargestellten Segmente durch jede beliebige Bit-Zahl gebildet sein kann, die Steuerdaten, Sektor­ adresse und Fehlererfassungscodes wiedergeben kann. Weiter kann gegebenenfalls das Synchronsignal an jeder anderen vorgegebenen Stelle des Steuersignals positioniert werden.

Der Begriff "Sektorintervall" wird hier in bezug auf ein vorgegebenes Zeitintervall verwendet, das einer vorgegebenen Aufzeichnungslänge oder einem vorgegebenen Aufzeichnungsintervall auf dem Aufzeichnungsmedium entspricht. Das Sektorintervall ist durch das Steuer­ signal gemäß Fig. 1B definiert. Aufeinanderfolgende Steuersignale werden in aufeinanderfolgenden aneinander anstoßenden Sektorintervallen aufgezeichnet. Da jedes Steuersignal in einem Sektorintervall aufgezeichnet ist, wird die Sektoradresse um Eins (d. h. um 1 Bit) erhöht. Daher dient die Sektoradresse zum Identifizieren des bestimmten Sektorintervalls, in dem das Steuersignal aufgezeichnet ist. Zu dem gewünschten Sektorintervall kann Zugriff durch Adressieren der diesem Sektorintervall zugeordneten Sektoradresse erfolgen. Es können z. B. 2²⁸ aufeinanderfolgende Sektorintervalle auf der Länge eines Magnetbandes aufgezeichnet werden. Die zugeordneten Sektoradressen werden von einem Sektorintervall zum nächsten so erhöht, daß sie wie folgt auftreten: (000 . . . 000), (000 . . . 001), (000 . . . 010), (000 . . . 011), usw. Digitalisierte Infor­ mation wird in den jeweiligen Datenspuren TD während jedes der aufeinanderfolgenden Sektorintervalle aufgezeichnet.

Das dem Steuerwort vorhergehende Synchronsignal ist mit erweiterter Zeitskala in Fig. 1A dargestellt.

Die Sektoradresse aus Bits S₂₇ bis S₀ kann mittels eines Zählers erzeugt werden, der synchron zur Verarbeitung und Aufzeichnung jedes Sektor­ intervalls inkrementiert wird. Vorzugsweise werden die Steuerdaten und die Sektoradressendaten zum Erzeugen eines geeigneten CRC-Codes oder eines anderen Fehler­ erfassungscodes verwendet, von dem aus das Vorliegen eines Fehlers in dem Steuerwort und/oder der Sektor­ adresse bei der Wiedergabe erfaßt werden kann. Die Bildung eines CRC-Codes und die Art und Weise, in der er ver­ wendet wird, ist an sich bekannt und wird daher nicht erläutert.

Fig. 1C zeigt ein repräsentatives zeitabhängiges Diagramm, das die Art und Weise darstellt, in der die digitalisierte Information in einer jeweiligen Datenspur TD aufgezeichnet ist. Beispielsweise werden auf­ einanderfolgende Abtastungen eines eingangsseitigen Analog­ signals sowie eines Audiosignals in entsprechende Digital­ informationsworte umgesetzt, die zum Erzeugen von Fehlerkorrekturworten, beispielsweise Paritätsworte P, verwendet werden. Dann wird eine vorgegebene Anzahl von Informationsworten und Paritätsworten zur Bildung eines Unterblocks zeit­ verschachtelt und ein weiteres Fehlerkorrekturwort, beispielsweise ein Q-Paritätswort, von dem zeitverschachtelten Unterblock abgeleitet. Ungeradzahlige und geradzahlige Informationsworte und deren jeweilige P-Paritäts- und Q-Paritätsworte werden zur Bildung eines Datenblocks kreuzverschachtelt, der beispielsweise zwölf Informationsworte, vier Paritätsworte und ein Fehlererfassungswort, beispielsweise ein abgeleitetes CRC-Codewort, aufweist. Einem jeweiligen Datenblock geht ein Datensynchronsignal voraus, und nach Fig. 1C werden die aufeinanderfolgenden Daten­ blöcke in einem Sektorintervall aufgezeichnet. Selbstverständlich können die Datenblöcke vor der Auf­ zeichnung moduliert werden.

Unabhängig von der Anzahl der Spuren werden in jeder Datenspur aufeinanderfolgende Datenblöcke in der in Fig. 1C dargestellten Weise aufgezeichnet, wobei jedem Datenblock ein Datensynchronsignal vorausgeht. Vorteilhaft ist der Steuersignalaufzeichnungskopf in richtiger Ausrichtung zu den Informations­ signalaufzeichnungsköpfen, derart, daß alle Datenblöcke über die Breite des magnetischen Aufzeichnungsmediums in Ausrichtung bzw. fluchtend sind, d. h. alle Datensynchronsignale zueinander sind ausgerichtet bzw. fluchtend und auch die Informationssignale mit den in der Steuerspur TC aufgezeichneten Steuersignal sind ausgerichtet bzw. fluchtend. D. h. das Synchronsignal, das am Kopf bzw. Kopfende des Steuersignals aufgezeichnet ist, ist in Ausrichtung bzw. Fluchtung mit den Datensynchronsignalen jedes ersten Datenblocks, der in einem bestimmten Sektorinter­ vall aufgezeichnet ist. Andererseits kann der Steuer­ signalaufzeichnungskopf von den Informationssignalauf­ zeichnungsköpfen um einen Abstand versetzt sein, der einem ganzzahligen Mehrfachen eines Sektorintervalls gleich ist.

Das Datensynchronsignal, das jedem Datenblock vorangeht, und das in den schraffierten Flächen in Fig. 1C darge­ stellt ist, ist mit vergrößertem Zeitmaßstab in den Fig. 1D und 1E dargestellt.

Dem Datensynchronmuster von 10,5 T folgt einem Verzögerungs­ intervall von 0,5 T eine Blockadresse aus Bits B₂ bis B₀, an die sich wiederum Kennzeichen-Bits FB₁ und FB₀ an­ schließen. Die Blockadresse (B₂ B₁ B₀) gibt die be­ stimmte Blockstellung wieder, in der der Datenblock aufgezeichnet ist. Vorzugsweise ist das höchstwertigste Bit B₂ der Blockadresse gleich dem niederwertigsten Bit S₀ der Sektoradresse des bestimmten Sektors, in dem der Datenblock aufgezeichnet ist. Wenn die Blockadresse aus beispielsweise vier Bit besteht, können die beiden höchstwertigsten Bits davon den beiden niederwertigsten Bits S₁ S₀ der Sektoradresse gleichgemacht werden. Wenn die Blockadresse aus drei Bit besteht, ergibt sich, daß acht getrennte Blockstellungen wieder­ gegeben werden können. Da vier Datenblöcke in einem Sektorintervall aufgezeichnet sind und da das höchst­ wertigste Blockadressen-Bit B₂ gleich dem niederwertig­ sten Sektoradressen-Bit S₀ ist, ergibt sich, daß die Blockadresse (B₂ B₁ B₀) alle zwei Sektorintervalle wiederholt wird, daß jedoch der Teil (B₁ B₀) der Blockadresse bei jedem Sektorintervall wiederholt wird. Das heißt, acht getrennte Blockstellungen werden während je zwei Sektorintervallen aufgezeichnet.

Die Fig. 2 zeigt nun ein Blockschaltbild einer Wieder­ gabevorrichtung zur Wiedergabe der digitalisierten Information von jeweiligen Spuren des Aufzeichnungs­ mediums. Dieses Ausführungsbeispiel der Datenwiedergabevorrichtung weist Wiedergabeköpfe HP₁ bis HP₈ auf, die zum Wieder­ geben der digitalisierten Information ausgebildet sind, die in acht Datenspuren TD des Aufzeichnungsmediums jeweils aufgezeichnet ist. Die Köpfe HP₁ bis HP₈ sind jeweils mit Demodulatoren 16a bis 16h über Wiedergabeverstärker 12a bis 12h und Taktsignalextrahierschaltungen 14a bis 14h verbunden. Jede Taktsignalextrahierschaltung 14a bis 14h enthält einen Phasenregler (PLL) zum Erzeugen eines Taktsignals erwünschter Wiederholfrequenz, wobei der Phasenregler mit beispielsweise der Bit-Zeitsteuerrate oder -phase der wiedergegebenen Digitalsignale synchronisiert ist. Das Synchronmuster, das in den jeweiligen Datenspuren am Kopfende jedes Datenblocks aufgezeichnet ist, kann zum Synchronisieren des Phasen­ reglers verwendet werden. Dadurch werden Bit-Zeit­ steuersignale oder Taktsignale von den Daten extrahiert, die von jeder Spur wiedergegeben sind.

Jeder Demodulator ist so ausgebildet, daß er mit der bestimmten Art der Modulation kompatibel ist, die für das Aufzeichnen der digitalisierten Information verwendet worden ist. Folglich kann jeder Demodulator eine wählbare Demodulatorschaltung aufweisen, die abhängig von einem Formatidentifiziersignal, wie es durch die Steuer-Bits (C₁₅ bis C₀) des aufgezeichneten Steuersignals wiedergegeben ist, die jeweils geeignete Demodulatorschaltung wählt.

Jeder Demodulator 16a bis 16h ist mit einem jeweils zugeordneten Ein­ gang eines Multiplexers 21 über rein zugeordnetes Zeitbasisfehler­ korrekturglied (TBC) 22a bis 22h gekoppelt. Der Multiplexer 21 wird durch einen geeigneten Regler 20 gesteuert, wobei dieser Regler 20 abhängig von einem decodierten Formatidentifiziersignal die geeigneten Schaltsequenzen für den Multiplexer 21 erreicht. Jeder Ausgang des Multiplexers 21 ist mit einem jeweils zugeordneten Decodierer 24a bis 24h gekoppelt, wobei jeder der Decodierer 24a bis 24h beispielsweise so ausgebildet sein kann, daß der bevorzugte Kreuzver­ schachtelungs-Fehlerkorrekturcode decodiert wird, der zum Aufzeichnen der digitalisierten Information ver­ wendet worden ist. Ein Ausgang jedes Decodierers 24a bis 24h ist mit einem jeweils zugeordneten Ausgangsanschluß 25a bis 25h verbunden, derart, daß die ursprünglichen Kanäle digi­ talisierter Information jeweils wieder­ gewonnen werden.

Die Wiedergabevorrichtung gemäß Fig. 2 enthält weiter einen Steuerkanal, der zur Wiedergewinnung des in der Steuerspur TC aufgezeichneten Steuersignals gemäß Fig. 1B ausgebildet ist. Diesbezüglich enthält der Steuerkanal einen Steuerwiedergabekopf HP, der mit einem FM-Demodulator 17 über einen Wieder­ gabeverstärker 13 und eine Taktsignalextrahierschaltung 15 gekoppelt ist. Die Taktsignalextrahierschaltung 15 kann ähnlich eine der erwähnten Taktsignalextrahier­ schaltungen 14a bis 14h sein. Der FM-Demodulator 17 ist so ausgebildet, daß er das Steuersignal demoduliert, das vor dem Aufzeichnen frequenzmoduliert worden ist. Dieses demodulierte Steuersignal wird dann einer Fehler­ erfassungsschaltung wie einer CRC-Prüfschaltung 18 zugeführt, die in an sich bekannter Weise abhängig von dem im Steuersignal enthaltenen CRC-Codewort arbeitet, um zu erfassen, ob ein Fehler in dem Steuer­ signal vorliegt oder nicht. D. h., die CRC-Prüfschaltung 18 erfaßt, ob das Steuerwort (C₁₅ bis C₀) oder die Sektor­ adresse (S₂₇ bis S₀) einen Fehler enthält. Wenn kein Fehler erfaßt wird, wird das Steuersignal einem De­ codierer 19 zugeführt, der zum Wiedergewinnen des Steuerworts (C₁₅ bis C₀), der Sektoradresse und des Synchronmusters arbeitet, die in dem Steuersignal ent­ halten sind. Wenn jedoch ein Fehler in dem wiederge­ gebenen Steuerwort erfaßt wird, wird ein unmittelbar vorhergehendes Steuerwort, das wegen der Möglichkeit, daß das nächstfolgende Steuersignal fehlerhaft sein kann, gespeichert worden ist, verwendet. Diesbezüglich kann eine Verzögerungsschaltung mit einer Zeitver­ zögerung gleich einem Sektorintervall in beispiels­ weise dem Decodierer 19 (CTL) enthalten sein.

Das wiedergewonnene Steuerwort (C₁₅ bis C₀) wird dem Regler 20 zugeführt, zum Erreichen einer bestimmten Schaltanordnung für den Multiplexer 21, durch die die digitalisierte Information, die von den acht Daten­ spuren TD wiedergegeben ist, wieder zurück in die richtigen Kanäle verteilt oder rückgebildet wird. Dieses Steuerwort wird auch den Decodierern 24a bis 24h zugeführt zur Wahl des mit dem bestimmten Codier­ schema kompatiblen und zum Aufzeichnen der digitali­ sierten Information verwendeten Decodierschemas. Weiter kann abhängig von der zur Aufzeichnung verwendeten Anzahl Spuren pro Kanal die Zeitsteuerung der Decodierer 24a bis 24h so eingestellt werden, daß sie damit kompatibel ist, wobei die Anzahl der Spuren pro Kanal zumindest durch Steuer-Bits C₁₁ bis C₉ wiedergegeben ist. Auch können die Abtastidentifizierdaten, die in den Bits C₁₅ bis C₁₂ enthalten sind, durch eine nicht dargestellte Digital-/Analog-Schaltungsanordnung verwendet werden, um das ursprüngliche Analogsignal in jedem Kanal wiederzugewinnen.

Vorzugsweise gewinnt die Wiedergabevorrichtung gemäß Fig. 2 die ursprüngliche digitalisierte Information zurück, wobei die Information dann einer geeigneten Umsetzerschaltung zum Umsetzen der Digitalsignale zu­ rück in deren ursprünglichen analoge Form zugeführt wird. Beispielsweise liegt, wenn die dargestellte Vor­ richtung als ein sogenanntes PCM-Audio-Aufzeichnungsgerät verwendet wird, die digitalisierte Information, die an den Ausgängen der Decodierer 24a bis 24h erzeugt ist, in Form von PCM-Signalen vor, wobei jedes PCM-Signal in einen entsprechenden Analogpegel umgesetzt wird, zur Rückbildung des ursprünglichen analogen Audiosignals.

Der Decodierer 19 gewinnt auch das Steuersynchron­ signal gemäß Fig. 1A und die Sektoradresse (S₂₇ bis S₀) zurück, die in jedem wiedergegebenen Steuersignal ent­ halten sind. Dieses Steuersynchronsignal, das eine Wiederholfrequenz zeigt, die durch das Sektorintervall bestimmt ist, wird einer Servoschaltung für den Band­ antriebs-Kapstan zugeführt, um eine Steuerung be­ züglich des Kapstans derart zu erreichen, daß das Auf­ zeichnungsband gleichförmig für den Wiedergabebe­ trieb angetrieben wird. Die Sektoradresse wird zum Iden­ tifizieren eines bestimmten Sektorintervalls verwendet, in dem ein erwünschter Datenblock aufgezeichnet ist, wodurch ein genauer Zugriff zu Einblend- und Ausblend- Punkten für einen Edierbetrieb möglich ist. Die Sektor­ adresse kann auch zum Anordnen gewünschter Daten ver­ wendet werden, die in irgendeiner oder in mehreren der Datenspuren TD aufgezeichnet sind.

Jedes der Zeitbasiskorrekturglieder 22a bis 22h (TBC) ist so ausgebildet, daß Zeitbasisfehler korrigiert werden, die in die digitalisierte Information in mindestens einer Datenspur während der Wiedergabe ein­ geführt werden können. Derartige Zeitbasisfehler können aufgrund von Bandjitter, Dehnung oder Schrumpfung des Bandes, nachdem die Daten darauf aufge­ zeichnet worden sind, oder einer Störung in der normalen Synchronbeziehung zwischen den Daten und Steuerspuren aufgrund von Edieren von lediglich einem oder weniger als allen Kanälen eingeführt werden. Jedes Zeitbasis­ korrekturglied 22a bis 22h enthält vorzugsweise eine adressierbare Speichereinrichtung, wie einen Speicher mit wahlfreiem Zugriff (RAM), dessen Kapazität zumindest gleich einem Sektorintervall, d. h. vier Datenblöcken, ist, und weist zweckmäßigerweise eine Speicherkapa­ zität auf, die bezüglich der maximalen Zeitbasisschwankungen adequat ist, die erwartet werden können. Üblicherweise ist eine Speicherkapazität zum Speichern von acht Datenblöcken ausreichend.

Jeder Datenblock wird in den RAM eines jeweiligen Zeitbasiskorrekturgliedes 22a bis 22h wortweise eingeschrieben abhängig von dem extrahierten Taktsignal, das von dem wiedergegebenen Signal abgeleitet ist. Daher werden wie in üblichen Zeitbasiskorrekturgliedern die wiedergegebenen Daten in den RAM synchron zu den Zeitbasisschwankungen eingeschrieben, die in den wiedergegebenen Signalen enthalten sein können. Die Zeitbasiskorrekturglieder 22a bis 22h sind gemeinsam mit einem Lesetaktanschluß 23 verbunden, dem ein Lesetaktsignal mit fester Bezugsfrequenz zugeführt wird. Folglich wird jeder Datenblock aus dem RAM mit konstanter Be­ zugsgeschwindigkeit oder -rate ausgelesen, wodurch davon Zeitbasisschwankungen beseitigt sind, die während der Wiedergabe vorgelegen haben können.

Die bestimmte Stelle in dem RAM des Zeitbasiskorrektur­ glieds, in dem ein demodulierter Datenblock einge­ schrieben ist, ist eine Funktion der Blockadresse (B₂ B₂ B₀), die in diesem Datenblock enthalten ist. Jedoch können in dem Fall, in dem ein ernsthafter Zeit­ basisfehler, der durch beispielsweise Edieren verursacht ist, vorliegt, die in der edierten Spur aufgezeichneten Datenblöcke bezüglich der übrigen Spur "geneigt" sein und insbesondere bezüglich der Steuerspur TC. Dessen ungeachtet, wird diese Schräg­ stellung oder Neigung durch die Zeitbasiskorrektur­ glieder 22a bis 22h beseitigt. Insbesondere ermöglicht die Koinzidenz zwischen dem höchstwertigsten Bit B₂ der Blockadresse und dem niederwertigsten Bit S₀ der Sektoradresse, daß jeder geneigte oder schräggestellte Datenblock in die richtige Stelle in den RAM einge­ schrieben werden kann, unter der Voraussetzung, daß die Schrägstellung kleiner ist als ein vollständiges Sektorintervall. Dies wird näher mit Bezug auf die Fig. 3A bis 3D erläutert.

Fig. 3A zeigt einen Signalverlauf des niederwertigsten Bits S₀ der Sektoradresse, die in jedem periodischen Steuersignal enthalten ist. Es zeigt sich, daß dieses niederwertigste Bit S₀ von einem logischen Zustand zu dem anderen bei der Sektorperiode umschaltet. Fig. 3B zeigt den Signalverlauf des höchstwertigsten Bits B₂ in jeder Blockadresse ohne irgendeine Schräg­ stellung oder Neigung zwischen der diese Blockadresse enthaltenden Datenspur und der Steuerspur. Es zeigt sich, daß die dem Sektor Nummer n entsprechen­ den Blockadressen vorhanden sind, wenn die Sektoradreßnummer n von der Datenspur wiedergegeben wird. D. h., das niederwertigste Bit S₀ und das höchst­ wertigste Bit B₂ sind zueinander in Phase.

Es sei nun angenommen, daß die in der in Rede stehenden Datenspur aufgezeichneten Daten einem Zeitbasisfehler ausgesetzt sind, derart, daß eine Schrägstellung be­ züglich der Steuerspur erreicht ist. Fig. 3C zeigt diese Schrägstellung in positiver Richtung, wobei die Datenspur der Steuerspur voreilt. D. h., das höchst­ wertigste Bit B₂ der Blockadresse (B₂ B₁ B₀) eilt dem niederwertigsten Bit S₀ der Sektoradresse (S₂₇ S₂₆ . . . S₁ S₀) derart vor, daß die in dem Sektor Nummer n aufgezeichneten Datenblöcke um nahezu, jedoch weniger als ein volles Sektorintervall früher wiedergegeben werden, bevor der Sektor Nummer n von der Steuerspur TC wiedergegeben wird. Andererseits zeigt Fig. 3D diese Schrägstellung in negativer Richtung, wobei die Daten­ spur der Steuerspur nacheilt. D. h., das höchstwertigste Bit B₂ der Blockadresse (B₂ B₁ B₀) eilt dem niederwertigsten Bit S₀ der Sektoradresse (S₂₇ S₂₆ . . . S₁ S₀) nach, derart, daß die in dem Sektor Nummer n aufgezeichneten Datenblöcke um nahezu ein volles Sektorintervall später wiedergegeben werden, nachdem Sektor Nummer n von der Steuerspur TC wiedergegeben ist. Dessen ungeachtet, unterliegt in den beiden Fig. 3C und 3D das höchstwertigste Bit B₂ der Blockadresse einem Über­ gang, der als negativer Übergang dargestellt und dem Sektor Nummer n zugeordnet ist, d. h. weniger als ein volles Sektorintervall von dem entsprechenden negativen Übergang des niederwertigsten Bits S₀ der Sektoradresse. Da der Zustand des höchstwertigsten Bits B₂ der Blockadresse zumindest kurz in Übereinstimmung mit dem niederwertigsten Bit S₀ der Sektoradresse ist, kann, selbst während dieser schräggestellten Beziehung zwischen den Daten- und Steuerspuren TD und TC die Block­ adresse, die der Sektornummer n zugeordnet ist, d. h. die Blockadresse, die in der Sektornummer n aufge­ zeichnet worden ist, einfach diskriminiert werden. Folglich werden die richtigen Datenblöcke, wie sie durch diese Blockadressen identifiziert sind, in die richtigen Stellen des RAM eingeschrieben. Folglich kann, wenn diese Datenblöcke aus dem RAM mit fester Auslesetaktrate ausgelesen werden, die erwähnte Schräg­ stellung ausgelöscht werden.

Claims (1)

1. Verfahren zur Eliminierung des Schräglaufs bei der Wiedergabe digitalisierter Informationen, die in mindestens einer Daten­ spur (TD) parallel zu einer Steuerspur (TC) auf einem Aufzeichnungsmedium in Form aufeinander­ folgender, die digitalisierten Informationen wiedergebender und eine vorgegebene Anzahl Datenwörter enthaltender Daten­ blöcke aufgezeichnet werden,

   • - wobei mit jedem Datenblock eine Blockadresse ((B₂ B₁ B₀) aufgezeichnet wird,
   • - wobei ein mindestens ein Synchronsignal und eine Sektoradresse ((S₂₇ bis S₀)) enthaltendes periodisches Steuersignal während aufeinander­ folgender Sektorintervalle ((n)) erzeugt und in der Steuerspur (TC) zum Definieren aufeinanderfolgender Sektor­ intervalle ((n)) auf dem Aufzeichnungsmedium aufge­ zeichnet wird,
   • - wobei mehrere Datenblöcke in der mindestens einen Daten­ spur (TD) während jedes Sektorintervalls ((n)) aufge­ zeichnet werden und die Wertigkeit des niederwertigsten Bits (S₀) der Sektoradresse ((S₂₇ bis S₀)) mit der des höchstwertigsten Bits (B₂) der Blockadresse ((B₂ B₁ B₀)) übereinstimmt,
   • - wobei die einem Sektorintervall ((n)) zugeordnete Blockadresse ((B₂ B₁ B₀) durch Erfassen der Koinzidenz des höchstwertigsten Bits (B₂) dieser Blockadresse ((B₂ B₁ B₀)) mit dem niederwertigsten Bit (S₀) der Sektoradresse ((S₂₇ bis S₀) dieses Sektorintervalls ((n)) diskriminiert wird, und
   • - wobei die durch die Blockadressen ((B₂ B₁ B₀)) dieses Sektor­ intervalls ((n)) identifizierten Datenblöcke in die zugehörige Stelle eines Speichers in einem Zeitbasiskorrekturglied (22a bis 22h) zur Eliminierung des Schräglaufs geschrieben werden.