DE3224415C2

DE3224415C2 - Speichersteuerungsvorrichtung

Info

Publication number: DE3224415C2
Application number: DE3224415A
Authority: DE
Inventors: Tetsuo Machida Machida; Yasuyuki Sagamihara Okada; Kuniaki Tokyo Tabata; Susumu Sagamihara Tsuhara
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-07-01
Filing date: 1982-06-30
Publication date: 1984-06-20
Also published as: FR2509071A1; JPS584470A; DE3224415A1; FR2509071B1; US4511962A

Abstract

Die Erfindung betrifft eine Speichersteuerungsvorrichtung für einen Computer, die einen benötigten Teil von oder zu einem zweidimensionalen Bildabtastdatum extrahiert oder zusammensetzt, und zwar zusätzlich zu den Funktionen einer üblichen Hauptspeichersteuerung. Sie enthält eine Adreßsteuerung (20), die eine Adresse eines zu übertragenden Datums aufgrund einer Quellen- und Zielstartadresse (A ↓1 und A ↓2) des zweidimensionalen Bildabtastdatums, eine Querdatenlänge (W ↓1) und eine Längsdatenlänge des benötigten Bildteils und Längen (I ↓1 und I ↓2) nicht benötigter Teile berechnet und eine Steuerung (30), die den Speicherlese/Schreib-Vorgang steuert.

Description

Die Erfindung betrifft eine Speichersteuerungsvorrich-'ung nach dem Oberbegriff des pa 1. Sie dient für einen Computer, der zweidtmensionale Bilddaten verarbeitet, insbesondere zur Extraktion nur eines benötigten Teils von zweidimensionalen Blldabtastdaten mit großer Geschwindigkeit, um diese Daten in kontinuierliche oder unterbrochene Bereiche einer Speichereinheit zu speichern und um Teilbilddaten, die im Speicher an einem vorbestimmten Teil eines zweidimensionalen Bilddatums gespeichert sind, zusammenzusetzen.

Es ist bereits ein Verfahren bekannt, bei dem Dokumentdaten von Druckschriften oder Dokumenten bei einer Bildübertragung abgetastet und die Daten in einem Computerspeicher geschrieben werden. Als Verfahren, das die Auswahl von nur einen Teil eines Bildes betreffenden Daten aus den in den Speicher eingeschriebenen Dokument-Bilddaten und deren Übertragung in einen anderen Speicherbereich bewirkt, dient eine »Teilbildextraktion« genannte Methode. F i g. 1 zeigt Teilbilddaten 2 einer schraffierten Fläche ßlnes im Spei- :<i eher gespeicherten zweidimensionalen Bilddatums 1, die extrahiert und in einen kontinuierlichen Bereich eines Speichers geladen werden. Der umgekehrte Vorgang wird Synthese genannt.

Das Extraktions/Syntheseverfahren der zweidimen- r> sionalen Bilddaten wurde bislang programmgesteuert durchgeführt, was eine lange Verarbeitungszeit bedingte. Unter der Annahme, daß das Auflösungsvermögen der Abtastzeilen eines Bildübertragungsgeräts acht Zeilen pro mm beträgt, pro Datenübertragung ein Überhrng i< > von 1 ms auftritt und die Datenübertragungsgeschwin digkeit 1 Megabyte pro Sekunde beträgt, dauert es gewöhnlich 5 Sekunden pro mehr, um 60 Blöcke-Teilbilddaten eines 1 cm χ 10 cm-Bereichs zu extrahieren.

Aufgabe der Erfindung ist es, den obigen Nachteil zu vermeiden, und eine Speichersteuerungsvorrichtung zu ermöglichen, die die Extraktion und Synthese von Dokumentbilddaten mit hoher Geschwindigkeit, ohne Busverengung, durch Vermindern der Anzahl der Über- *o tragungen der Dokumentbilddaten über einen Datenbus und das Verschieben eines Teilbildes durch die Übertragung der in kontinuierlichen oder diskontinuierlichen Bereichen eines Speichers gespeicherten Daten zu anderen kontinuierlichen oder diskontinuierlichen Bereichen ermöglicht.

Die Aufgabe w.'rd entsprechend den kennzeichnenden Merkmalen des PA 1 gelöst. Dabei wird die Speichersteuerungsvorrichtung zwischen Speicher und Verarbeitungseinheit so eingeschaltet, daß Schreib/Leseope- ^w rationen des Speichers selektiv in einer von zwei Betriebsarten ausgeführt werden. In einer ersten Betriebsart werden In herkömmlicher Weise Daten zwischen Verarbeitungseinheit und Speicher übertragen. In einer zweiten Betriebsart werden Daten in bestimmten Speicherbe- '⁵ reichen des Speichers zu anderen Speicherbereichen desselben Speichers über die Speichersteuemngsvorrichtung übertragen. In der zweiten Betriebsart werden die Extraktions- und Synthesefunktionen für die Dokumentbilddaten bewirkt. ^w)

Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben.

Es zeigt:

Fig. 1 Extraktions- und Synthesefunktionen für Bild- ^b> daten;

Fig. 2 A und 2 B eine Beziehung zwischen Datenübertragung und Verschiebung. Extraktion. Synthese- und Blockübertragung der Bilddaten;

Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels einer Speichersteuerungsvorrichtung gemäß der Erfindung;

Fig. 4 ein Blockschaltbild eines in Fig. 3 gezeigten Adreßgenerators;

Fig. 5 ein Blockschaltbild einer in Fig. 3 gezeigter. Steuerung; und

Fig. 6 ein Zeitdiagramm für ein Synchronisiersignal und ein Lese/Schreibsignal.

Fig. 2 A zeigt einen Übertragungsvorgang der Dokumentbilddaten. Die Bezugszeichen in F i g. 2 A haben folgende Bedeutung:

A\. Quellenstartadresse

Ai. Zielstartadresse

W: Seitenlänge der zu übertragenden Daten (wirksame Daten)

/,: Zwischenraum zwischen wirksamen Quellendaten

/₂: Zwischenraum zwischen wirksamen Zieldaten

N: Anzahl der zur Übertragung wirksamer Daten nötigen Wiederholungen (Länge der wirksamen Daten in Längsrichtung).

In Fig. 2 A wird, wenn Λ > 0 und I₁ > 0, eine Position eines Teilbildes wie (A) von Fig. 2 B zeigt, verschoben. Wenn Λ > 0 und /2 = 0 sind, wird das Teilbild, wie (B) von Fig. 2 B zeigt, extrahiert, wenn /, =0 und I₂ > 0 sind, das Teilbild, wie (C) von Fig. 2 B zeigt, zusammengesetzt, und wenn Λ=0 und /₂=0 sind, eine schnelle Blockübertragung ausgeführt.

Die erfindungsgemäße Speichersteuerungsvorrichtung führ', jede dieser Verarbeitungen mit hoher Geschwindigkeit durch.

Fig. 3 zeigt ein Blockschaltbild eines Ausführungsbeispiels der Speichersteuerungsvorrichtung gemäß der Erfindung. In Flg. 3 bildet ein von einer gestrichelten Linie umgrenzter Block eine Speichersteuerungsvorrichtung 5. Sie befindet sich zwischen einer Zentraleinheit (CPU) 3 und einem Speicher 4 und ist über einen Adreßbus 6, einen Datenbus 7 und einen Steuerbus 8 mit der CPU 3 verbunden.

Die Speichersteuerungsvorrichtung 5 enthält einen Adreßschalter 10,einen Adreßguierator 20, eine Steuerung 30, ein Lese/Schreib-Puffer 40 und einen Lese/Schreib-Schalter 50. Wenn ein von der Steuerung 30 ausgesendetes Betriebsartensignal einen Modus 1 (bei dem der Speicher 4 als Hauptspeicher der CPU 3 verwendet wird), darstellt, sendet der Adreßschalter 10 vom Adreßbus 6 gesendete Daten dem Speicher 4 als Adreßdaten. Wenn das Bctrlebsartensignal 501 einen Modus 2 (bei dem der Speicher 4 zur Extraktion oder Synthese eines Teilbildes verwendet wird), kennzeichnet, sendet der Adreßschalter 10 vom Adreßgenerator 20 gesendete Daten 507 dem Speicher 4 als Adreßdaten.

Der Lese/Schrelbpuffer 40 enthält vom Speicher 4 gelesene Daten oder in den Speicher 4 einzuspeichernde Daten gespeichert. Der Puffer 40 wird in zwei Schritten betrieben. In einem ersten Schritt werden die Daten in den Lese/Schrelbpuffer 40 gelesen und in einem zweiten Schritt ausgesendet. Ein vom Lese/Schreibscrnlter 50 ausgesendetes Ix-se/Schreib-Markiersignal 502 bestimmt eine Datenquelle und ein Datenziel. Wenn das Betriebsartensignal 501 den Modus 1 kennzeichnet, spezifiziert das Lese/Schreib-Markiersignal 502 den Lesebetrieb, falls von der CPU 3 der Lesebetrieb angefordert wird und bestimmt den Schreibbetrieb, falls der Schreibbetrieb angefordert wird. Im Lesebetrieb wer-

den aus dem Speicher 4 die Daten zurr Lese/Schreib-Pufler 40 Im ersten Schritt geholt und im zweiten Schritt an die CPlI 3 gesendet. Der Schreibbetrieb verläuft dazu umgekehrt.

Wenn andererseits das Betriebsartensignal 501 den Modus 2 kennzeichnet, bestimmt das Lesc/Schreib-Markiersignal 502 den Lesebetrieb und den Schreibbelrieb. Im ersten Schritt wird aus dem Speicher 4 das Datum zum Lese/Schreib-Puffer 40 geholt und im zweiten Schritt an den Speicher 4 statt der CPU 3 gesendet. Somit wird die Datenübertragung innerhalb des Speichers 4 ohne den Weg über die Bussysteme 6 bis 8 erreicht.

Der Lese/Schreib-Schalter 50 erzeugt das Lese/Schreib-Markiersignal 502. Im Modus 1 kennzeichnet es den Lesebetrieb oder den Schrelbbeirieb auf eine Lese- und Schreibanforderung der CPU 3. Im Modus 2 kennzeichnet es den alternativen Lese- und Schreibbetrieb.

Der Adreßgenerator 20 berechnet eine Quelladresse und eine Zieladresse im Modus 2. Fig. 4 zeigt ein Blockschaltbild des Adreßgenerators 20. In Fig. 4 sind mit den Ziffern 201 bis 206 Register oder Zähler, die In Fig. 2 gezeigte Parameter speichern, bezeichnet, welche im einzelnen einen Quelladreßzähler 201, ein Quellintervallregister 202, einen Zieladreßzähler 203, ein Zielintervallregister 204, ein Wortregister 205 und ein Schleil'enregister 206 sind. Diese Register und Zähler lesen von der CPU 3 gesendete Anfangsdaten synchron mit einem Anfangsdaten-Markiersignal 503, das von der Steuerung 30 gesendet wird, ein.

Ein Adreßwähler 213 wählt den Inhalt des Quelladreßzählers 201 zeitlich mit dem Lesesignal eines Lese/Schreib-Wählsignals 509 (s. Fig. 6) und die Inhalte des Zleladreßzählers 203 zeilgleich mit einem Schreibsignal aus und sendet die ausgewählten Adreßdalen 507 dem Adreßschalter 10. Die Adreßzähler 201 und 203 und der Wortzähler 211 werden mit jedem Adreßsteuerimpuls 504, der in Fig. 6 gezeigt wird, um 1 inkrementiert. Wenn der Inhalt des Wortzählers 211 und des Wortregisters 205 übereinstimmen, stellt dies ein Vergleicher 209 fest und sendet den Addierern 207 und 208, dem Wortzähler 211 und dem Schleifenzähler 212 ein Übertragssignal 505. Der Addierer 207 antwortet auf das Übertragssignal 505 mit dem Addieren des Inhalts des Quelladreßzählers 201 zum Inhalt des Quellintervallregisters 202 und sendet eine sich ergebende Summe zurück an den Quelladreßzähler 2Oi. Der Addierer 208 antwortet ebenfalls auf das Übertragssignal 505 mit der Addition des Inhalts des Zieladreßzählers 203 zum Inhalt des Zielintervallregisters 204 und sendet eine sich ergebende Summe zurück zum Zieladreßzähler 203. Somit werden durch Überspringen der Inhalte des Quelladreßzählers 201 und des Zieladreßzählers 203 im Fall der Datenübertragung die unterbrochenen Daten kontinuierlich übertragen.

Der Wortzähler 211 antwortet auf das Übertragssignal 505 mit dem Rücksetzen seines Inhalts auf den Anfangswert 0. Er reagiert auch auf das Übertragssignal 505 mit dem Inkrementieren des Inhalts des Schleifenzählers 212 um 1.

In der Folge werden die obigen Abläufe wiederholt, so daß der Inhalt des Schleifenzählers 212 nacheinander vom Anfangswert 0 hoch gezählt wird. Wenn dessen Inhalt gleich dem Inhalt des Schleifenregisters 206 wird, stellt dies ein Vergleicher 210 fest und sendet ein Übertragungsendsignal 506 an die Steuerung 30. Die Steuerung 30 steuert den Adreßgenerator 20. Im einzelnen wird er in Fig. 5 dargestellt Die Steuerung 30 enthält einen Befehlsdecoder 301, einen Taktgenerator 302, einen Lese/Schreib-Generator 303, einen Adreßzählerimpulsgenerator 304 und einen Unterbrechungs-Signalgenerator 305.

Der Befehlsdecoder 301 decodiert ein Befehlssignal 81, das von der CPU 3 über den Steuerbus 8 ausgesendet wird, bestimmt einen Modus des Steuersignals, erzeugt das Betriebsartensignal 501 und sendet dieses an den ίο Taktgenerator 302, den Adreßschalter 10 und den Lese/Schrelb-Schalter 50. Im Modus 1 sendet der Befehlsdecoder 301 das Befehlssignal 81 über den Steuerbus 8 an den Lese/Schreibschalter 50 ohne Änderung (510). im Modus 2 decodlert er das Bcfehissigna! 81 und sendet das decodierte Signal an den Adreßgenerator 20 als Anfangsdaten-Markiersignal 503. Der Taktgenerator 302 empfängt das Betriebsartensignal 501, das vom Befehlsdecoder 301 ausgesendet wurde und einen von der CPU 3 über den Steuerbus 8 ausgesendeten Taktimpuls 82. Im Modus 2 teilt er den Taktimpuls 82 und sendet den geteilten Taktimpuls an den Lese/Schreib-Generator 303 und den Adreß-Zählimpuisgenerator 304 als ein Betriebstaktsignal 508. Im Modus 1 wird das Taktsignal 508 nicht erzeugt. Im Modus 2 kennzeichnet der Lese/Schreib-Generator 303 andererseits den Lesebetrieb und den Schreibbetrieb durch das Lese/Schreib-Auswahlsignal 509 synchron mit dem Taktsignal 508 und sendet es an den Adreßgenerator 20 und den Lese/Schreib-Schalter 50 (s. Fig. 6).

In der gleichen Weise erzeugt im Modus 2 der Adreßzähl-lmpulsgenerator 304 einen Adreßzählimpuls 504 synchron mit dem Taktsignal 508 und sendet ihn an den Adreßgenerator 20 (S. Fig. 6).
Der Unterbrechungssignalgenerator 305 empfängt das Übertragungsendsignal 506, das vom Adreßgenerator 20 ausgesendet wird, und wandelt es in ein Unterbrechungssignal 83 für die CPU 3 um und sendet es über den Steuerbus 8 aus.

Wie oben beschrieben wurde, werden entsprechend der erfindungsgemäßen Speichersteuerungsvorrichtung 5 alle Steuersignale und Daten ohne Änderung zwischen der CPU 3 und dem Speicher 4 im Modus 1, wie bei herkömmlichen Hauptspeichereinheiten übertragen. Deshalb spielt im Modus 1 der Speicher 4 die gleiche Rolle wie bei einer herkömmlichen Hauptspeichereinheit. Andererseits arbeitet der Speicher 4 im Modus 2 zunächst im Lesebetrieb und wird vom Inhalt des Quelladreßzählers 201 adressiert, so daß die Quelldaten in den Lese/Schreib-Puffer 40 geholt werden. Im zweiten Schriii wird der Speicher 4 in den Schreibmodus geschaltet und vom Inhalt des Zieladreßzählers 203 adressiert, so daß die im Lese/Schreib-Puffer 40 gespeicherten Daten an den Zieladressen abgespeichert werden. Auf diese Weise werden die im Speicher 4 gespeicherten Daten mit hoher Geschwindigkeit, ohne daß die Bussysteme 6 bis 8 verwendet werden, übertragen.

Die Inhalte des Quelladreßzählers 201 und des Zieladreßzählers 203 werden nicht nur bei jedem Übertragungsvorgang um 1 inkrementiert, sondern auch zu vorbestimmten Zähl werten (Λ, I₁) im konstanten Zeitabstand addiert, um die Übertragung der unterbrochenen Daten, wie in Fig. 2 gezeigt, zu ermöglichen.

Die Extraktion und Synthese des Teilbildes durch die erfindungsgemäße Speichersteuerungsvorrichtung werden in folgenden Schritten ausgeführt:

(1) Die für die Übertragung benötigten Parameter (die Quellanfangsadresse .4,, die Zielanfangsadresse Ai,

die wirksame Datenlänge W_u der wirksame Quell· datenabstand /,, der wirksame Zieldatenabstand /, und die Anzahl der Übertragungen Λ0 werden gesetzt. Die zu bestimmten Daten werden in den Registern der CPU 3 gesetzt und an die Speichersteuerungsvorrichtung 5 ein Parameter-Setzsteuerslgnai ausgesendet. Da das Parameter-Setzsteuersignal den Modus 2 anzeigt, decodiert der Befehlsdecoder 301 in der Steuerung 30 das Steuersignal und erzeugt das entsprechende Anfangs-Datenmarkiersignal 503. Somit werden die Anfangswerte in die Register und Zähler 201 bis 206 des Adreßgenerators 20 gesetzt.

(2) Das Steuersignal, das den Start der Datenübertragung im Modus 2 befiehlt, wird von der CPU 3 gesendet.

Daraus ergibt sich, daß der Taktsignalgenerator 302 der Steuerung 30 die Verarbeitung startet und ein Taktsigna! 508 an den Lese/Schreib-Signalgenerator 303 sendet. Die Datenübertragung für die Extraktion oder Synthese wird in Abhängigkeit vom Taktsignal 508 ausgeführt.

ausgeführt.

(3) Wenn die Datenübertragung Λ' mal wiederholt wurde, erreicht der Inhalt des Schleifenzählers 212 den Inhalt des Schleifenregisters 206. Der Vergleicher 210 stellt dies lest und sendet ein Übertragungsendsignal 506 an die Steuerung 30. Der Unterbrechungssignalgenerator 305 der Steuerung 30 antwortet auf das Übertragungsendsignal 506, indem er den Betrieb des Taktsignalgenerators 302 stoppt und sendet das End-Unterbrechungsslgnal 83 an die CPU 3. Auf das End-Unterbrechungssignal stellt die CPU 3 das Ende der Datenübertragung fest.

Die Extraktion und Synthese des Teilbildes und weitere Übertragungsfunktionen können erfindungsgemäß mit nur einer einzigen Startverarbeitung erzielt werden. Aus diesem Grunde wird ein Softwareüberhang vermieden und die Verarbeitung mit hoher Geschwindigkeit ausgeführt.
Zusätzlich entsteht keine Buseinschnürung, da Extraktion und Synthese im Speicher ausgeführt werden.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche: 20 25 30

1. Speichersteuerungsvorrichtung, die zwischen einer Bearbeitungseinheit und einem Speicher (4), der Bilddaten speichert, eingeschaltet ist, gekennzeichnet durch

(a) einen Adreßgenerator (20), der abwechselnd eine Leseadresse für aus dem Speicher (4) auszulesende Daten und eine Schreibadresse für in _)o der Speicher (4) einzuschreibende Daten erzeugt;

(b) eine Steuerung (30), die ein erstes Betriebsartensignal und ein zweites Betriebsartensignal erzeugt;

(c) einen Adreßschalter (10), der auf das erste ₎₅ Betriebsartensignal ein Adrebsignal, das von der Verarbeitungseinheit (3) über einen Adreßbus (6) gesendet wurde, an den Speicher (4) liefert und auf das zweite Betriebsartensignal hin das vom Adreßgenerator (20) gesendete Signal dem Speicher (4) liefert;

(d) einen Pufferspeicher (40), der zwischen dem Speicher (4) und der Verarbeitungseinheit (3) eingeschaltet ist, und

(e) einen Lese/Schreib-Schalter (50), der auf das zweite Betriebsartensignal abwechselnd und wiederholt Daten aus einem ersten Bereich, der durch die Leseadresse gekennzeichnet ist. ausliest und die ausgelesenen Daten im Pufferspeicher (40) abspeichert und die Im Pufferspeicher (40) gespeicherten Daten in einen zweiten Speicherbereich, der durch die Schreibadresse gekennzeichnet ist, einschreibt.

2. Speichersteuerungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Adreßgenerator (20) « enthält:

- einen ersten Zähler (201), der von einem ersten Speicherbereich eine Startadresse (A_x) speichert,

- einen zweiten Zähler (203), der von einem zweiten Speicherbereich eine Startadresse (A₁) speichert,

- Addierer (207, 208), die zu einer Zeit, die In einem vorbestimmten Bezug zu einem Datenlese/Schreib-Takt steht, die Inhalte des ersten und zweiten Zählers (201, 203) inkrementleren, und

- einen Adreßwähler (213), der abwechselnd das Ausgangssignal des ersten und zweiten Zählers fnr den Adreßschalter (10) auswählt.

3. Speichersteuerungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Adreßgenerator (20) weiterhin enthält:

- ein Wortregister (205), das Information ent- -₎₅ sprechend einer Datenblocklänge (W₁) eines aus mehreren Blöcken bestehenden Datums, das in einem ersten Bereich gespeichert ist, speichert;

- ein Intervallregister (202), das Information entsprechend einem Datenblockabstand (I_x) speichert;

- einen Wortzähler (211). der synchron mit dem ersten (201) und zweiten Zähler (203) inkrementiert wird, und

- eine Einrichtung, die dann den Inhalt des ersten hi Zählers (201) um einen vom Blockabsland (I_x) abhängigen Zählwert überspringt, wenn der Inhalt des Wortregisters (2C5) und der Inhalt des Wortzählers (211) gleich sind.

4. Speichersteuerungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Adreßgenerator (20) enthält:

- ein Wortregister (205), das Information entsprechend einer Datenblocklänge (W₁) eines aus mehreren Blöcken bestehenden Datums, das in einem ersten Speicherbereich gespeichert ist, speichert,

- ein Intervallregister (204), das Information entsprechend einer Datenblocklänge (I₁) eines in einem zweiten Speicherbereich gespeicherten Datums, speichert,

- einen Wortzähler (211), der synchron mit dem ersten und zweiten Zähler inkrementiert wird, und

- eine Einrichtung, die den Inhalt des zweiten Zählers (203) um einen von Blockabstand (I₁) abhängigen Zählwert überspringt, wenn der Inhalt des Wortregisters (205) und der Inhalt des Wortzählers (211) gleich sind.

5. Speichersteuerungsvorrichlung nach Anspruch 2, dadurch gekennzeichnet, daß der Adreßgenerator (20) enthält:

- ein Wortregister (205), in dem Information entsprechend einer Datenblocklänge (W_x) eines aus mehreren Blöcken bestehenden Datums, das in einem ersten Speicherbereich gespeichert ist, gespeichert ist;

- ein Intervallregister (202), das Information entsprechend einem Datenblockabstand (10 des Datenblocks speichert,

-ein zweites Intervallregister (204), das Information entsprechend einem Datenblockabstand (I₁) von in einem zweiten Speicherbereich gespeicherten Daten, speichert;

- einen Wortzähler (211), der synchron mit dem ersten und zweiten Zähler (201. 203) inkrementiert wird;

- und eine Einrichtung, die den Inhalt des ersten Zählers (201) um einen vom ersten Blockabstand (I_x) abhängigen Zählwert und den Inhalt des zweiten Zählers (203) um einen von zweiten Blockabstand (I₁) abhängigen Zählwert, wenn der Inhalt des Wortregisters (205) gleich dem Inhalt des Wortzählers (2il) ist. überspringt.

6. Speichersteuerungsvorrichtung nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, daß der Adreßgenerator (20) enthält:

- ein Schleifenregister (206), das Information entsprechend der Anzahl (N) der Datenblöcke speichert;

- einen Schleifenzähler (212). der zählt, wie oft die Inhalte des Wortzählers (211) mit den Inhalten des Wortregisters (205) übereinstimmen, und

- eine Hinrichtung, die die Datenübertragung von dem ersten Speicherbereich zum /weiten Speicherbereich beendet, wenn der Inhalt des Schleifenzahlers (212) gleich dem Inhalt des Schleifenregisters (206) ist.