JPS59151373A - アドレス自動制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばキャプテンシステムや文字放送シス
テムに於いて、送られてきた画像データをボート渡しの
形式で中央演算装置（以下、ＣＰＵと称する）よりメモ
リに転送する装置に係り、特にメモリに対する書き込み
アドレスを自動的に制御するアドレス自動制御装置に係
る。

〔発明の技術的□背景〕

キャプテンシステムや文字放送システムに於いては、送
られできた画像データはＣＰＵよりメモリに転送され、
一旦メモリに格納された後、適宜読み出され画面に表示
されるようになっている。

ＣＰＵからメモＩＪ　Ｋ表示用の画像データを転送する
方式としては主に次の２つの方式が考えられる。

（１）ＣＰＵからメモｌ）ＫＭ接転送する方式。

（２）　　ボート渡しの形式てＣＰＵからメモリに転送
する方式 第１１シｌ　Ｎ’　（１）の子−ク転送方式を示す回路
図である。この方式でｔｒ：Ｊ、ｃＰＵｌノとメモリ１
２１”ｔ：’　ｎ　’？−クバスＴ）Ｂで接れにさね、
ており、画像データけＣＰＵ１１から「１接メモＩＪ　
ｌ　２へ転送される。このときの書き込みアドレスを指
定するアドレスデータはＣＰＴＪＪＪよりスイッチ１３
を介してメモリ１２に供給でれる。

メモリ１２に格納された画イ寡データに表示用アドレス
発生回路１４からスイッチ１３を介してメモリ１２に供
給される読み出しアドレス指定用のアドレスデータに従
って順次読みＩＢで力１、デコーダ１５を介して受像管
１６に供給きれる。

デコーダ１５けメモリ１２からｙｌｆみ出をれる画像デ
ータ金管イ１１管１６に供給町扉な信号に変換する回路
である０なお、図中（ＡＢ）はアドレスバス、ＭＡＲに
１メモリ用アドレスバスである。

この方式では、メモ’Ｊ　１２１’ｒ　ｉｔ　＃込む為
の画像データとメモリ１２から読、み出された１面像デ
ータとの衝突を避ける為に、一般にはブランキング期間
等の！ぐ示に無関係な期間を片いてＣＰＵ１１よりメモ
リ１２にデータを転送するようになっている。したがっ
て、ＣＰＵＪ　ｉがブランキング期間を検知しなければ
ｋらないといった問題や、ブランキング期間しかデータ
を転送できない為に転送効率が悪いといった問題があっ
た。

８４”、　２　＋ン１は（２）のデータ転送方式を示す
回ｊ絡図である。この（２）のデータ転送方式としては
例えは本件特許出願人が昭和５７年１１月１１日に特許
用ｌｎ　したｌ侍願昭５７−１９８２０ｆｉ号に開示さ
れる技術がある。第２図はこの特願昭５７−１９８２０
６号に開示される技征ｒのうちこの発明の説明に関係す
る部分を概略的に示したものである○ 図に於いて、１７は表示コントロール部で、ＣＰＵ７７
の外部回路としてＣＰｔＪＷ　ｌとメモリ１２間に介挿
されるｏ　ＣＰＵＪ　Ｊから出力される画像データは−
Ｂ表示コントロール部１７３− のデータレジスタ１７１に格納された後、メモリ用デー
タバスＭ　Ｄ　Ｒを介してメモリ１２に供給さｆする。

このときのアドレスデータもＣＰＵ１ノから出力σれ、
一旦表示コントロール部１７のアドレスレジスタ１７２
に格納された後、メモリ月１アＦ　ｌ／スバスＭ　Ａ、
　Ｒｆ介してメモリ１２に供給される。表示コントロー
ル部１７はメモリノ２（で両（ｇデータ全書き込む為の
アクセス期間？表示１す１間に於いて周期的に作り出す
機能をイづする。なお、１７３は表示用アドレス発生回
路である。

このような構成（でよれば、表示期間、可表示期間の区
別なくＣＰＵ７７よりメモＩＪ　Ｊ　、？に画像データ
を転送することができ、（１）の方式に比べ転送効率が
上昇する。しかしながらこの方式でも、画像データ全メ
モリ１２＆で転送するたびＦＳＣＰＵ７Ｊから新たにデ
ータレジスタ１７１やアドレス１／ジスタ１７２にデ°
−夕をセツトシなければならず、ＣＰＵのソフトウェア
の煩雑ざや転送効率の面からもまだ才だ問題がある。

　４− 〔発明の目的〕 この発明−上記の事情に対処すべくなでれたもので、デ
ータの転送効率を向上づせることかできるとともにＣＰ
　Ｕのソフトウェアによる処理を向上てせることかでき
るア・）゛・レス自勿制御装置金ケー供することを目的
とする。

〔発明の批り要〕

この発明は、データの転送モードを示すデータを格納す
る手段と、古き込みアドレスを示寸アドレスデークを出
力するカウンタ手段を設け、データ転送に際して初期設
定として転送モードデータ及び書き込みアドレスの先頭
アドレスデータを上記各対応する手段にセットし、前記
データがメモリに転送されるたびに上記転送モードに従
って前記カウンタ手段の計数出力内容を切り換えるよう
にしたものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を詳細に説明
する。第３図は一実施例の回路図である。図に於いて、
２１はＣＰＵ、２２は表示Ｊｌｌの画像データを格納す
るメモリである。２３Ｕ書き込み川のデーｌレジスタで
ある。送られてへ／ね両（＋４ノデークＶすＣＰＵｚ　
７より一１１テータｌ／ジス１．？３に格納てれ、この
子−タレジスク２３よりメモリ２２に転送され、る。Ｚ
４けモート″レシスクで、画像データの転送モード、言
い候／−れけメモリ２２に於け／）アドレスのインクリ
メント及びテクリメン１−モードを格納する為のレジス
タであ２）。この転グモートデータはＣＰ　Ｕ　ｚ　ｌ
から送られてくる。２５．２６はメメモリのアドレスを
・指定するアドレスデータをｉｌｌ　カーＦと）カウン
タである。このうち、２５は書き込み用うインアドレス
カウンタで、画面の表承位宿１の型内方向のアドレス、
つ寸りラインアドレスを指定するアドレスデータｆｌｆ
ｊ力する。

一方、２６ｄ平！き込み用バイト了ド１／スアツブ／ダ
ウンカウンタで、画面のイ゛示位什゛ｔの水平方向のア
ドレス、つ捷りバイドアｌ−’　Ｌ・スを指定するアド
レスデータを出力する。これらカウンタ２５．２６には
、データ転送に際して、先頭アドレスを示すアドレスデ
ータがセットされる。

上述した画像データ、転送モードデータ、アドレスデー
タはＣＰＵ２１よりアドレス暢デークバス（Ａ、−ＤＢ
）を介１７て対応するレジスタ２３．２４、カウンタ２
．夕、２６にセットづれる。この場合のラッチパルスＬ
、〜Ｌ４はボート番号に応じてアドレスデコーダ２７よ
り出力される。この場合、デーｌレジスタ２３に対する
データのセットはデータ転送の期間中逐次なされろもの
であるが、レジスタ２４、カウンタ２５．２６に対する
データのセットはデータ転送の際の初期設定としてガさ
れるものである。

２８（ｌ−′ｔデータ転送期間、つ脣り両イ１コデーク
をメモリ２２に書き込む為のアクセス期間を光示期間に
於いて作り出す書き込み片アクセス制御部である。この
書き込み用アクセヌ制御部２８けアクセス期間の始まり
を示す始寸りパルスＡＧＦ、終わりｖ示す終わりパルス
ＡＧＲｆ用いて上述したアクセス期間を示すアクセスパ
ルスＡＰをイ乍り出す。このアクセスパルスＡＰが　７
− 出力さハると、ツ）き込み用モードレジスタ２３ｋｔメ
モリ用データバスＭＤＢ全介してメモリ２２に画像デー
タを供給可能となる。′！）だ、カウンタ２．’；、２
６とメモリ２２全結ぶメモリ用アト１ノスバスＭＡＢＩ
／ｉ１″介挿されたバッファゲート２９がゲート全開へ
、アドレスデータがメモリ１２に供給σれるようになる
。なお、書き込み用アクセスｆｉｌｌ　＠ｌ　４２８は
最初のラッチ信号Ｌ４のタイミングでアクセス期間全作
り出す為の待機状態となる。なお、この３ｇき込み用ア
クセス制御部２８の詳細についτ（・ゴ前述した特願昭
５７−１９８２０６号に記載をハ、ているので、ここで
は詳細な説明全４ｊｌ俊゛する。

３０ｒ丁アドレス制御部である。このアドレス制御Ｎｉ
　、？　ｏ　Ｖｉ３つのクロック出力端子３０　Ｊ　。

３ｏ　２　、３ｏ　３を有［−５各出力端子３０１゜３
０２　、３０３けそわ、ぞハカウンタ２５のクロック入
力端子ＣＫ、カウンタ２６のアップ用りロック入力郊１
子ｕｐ、ダウン１月クロック入力端子ｄｏｗｎ　　ｌで
接続プｈている０捷た、このアドレ　８　− ス制御部３ｏＫ（ｄ、上述したアクセス期間に１畳き込
み用アクセヌ制御部Ｚ８よりクロックパルスＣＰが供給
される。このクロックパルスＣＰはカウンタ２５，２６
に計数用のクロックパルスとして供給されるものであり
、これによりカウンタ２５，２６から出力されるアドレ
スデータが順次変化して行く。この場合、アドレス制御
部３０はどのクロック出力端子３０〕。

、？　０２　、３０　；？　ＫクロックパルスＣＰを出
力するかをデータ転送モードに応じて決定する０こハ、
により、データ転送モードに応じたアドレス指定動作が
行なわれる。なお、クロックパルスＣＰはデータレジス
タ２３（で格納さｒ、たデータがメモリ２２に転送でれ
、新し、い画像データがレジスタ２３に格納されるたび
π出力される。

上記１１４成により、げ、データ転送モードを示すデー
タをモードレジスタ２４にセットし、転送データの先頭
アト１／スを指定するアドレクデータ金カウンタ２５，
２６にセット−ｆれば、あとは、データレシス６１２３
に画像データを次々にセットするたけで、アドレス制御
部３０がデータ転送モードレで１５じてアドレス指定動
作全制御するので、データ転送上−１ζに応じた画像デ
ータの苓ｉへ込みかＤＪ能となる。

ここ−Ｃ１ウーータ転送モート゛の具体例をいくつかあ
けて、アドレス制御部 明する。キャヅデンシステｊ・や文字）ｆζζヤシステ
ムに於いては、画像データの表示位ｔト冒寸第４図に示
すようＶ（、水平方向Ｉｆ（０〜３０寸でのバイ］・ア
ドレスと縦方向に０〜２０３寸でのラインアドレスで示
これる。したがって、バイトアドレスつ′ツブ／ダウン
カウンタ２２け５ビツト、ライトアドレスカウンタ２１
は８ビツト構成となる。

また、画像データの表示モードデータ転送モードとして
は、主に第５図に示すような３種類が考えられる。まず
、枦、５図；（ａ）に示すモート゛は同一ライン上で左
から右の方向ｆ１バイトｅ位で順次データを書いていく
モードで、キャプテンシステムに於ける横走査ドツトパ
ターン表示がこれに相当する。同図（ｂ）に示すモード
はラインアドレスの方向に１バイト単位ごとにデータ全
店いていくモードでキャプテンシステムに於ける４次表
示がこれに相当する。同図（ｃ）に示すモードはコード
伝送方式等で椋貼文字（１５ドツト×１８ドツト）など
を光示するときに、１バイト単位にデータを書いていく
モードで、横方向に２バイト省くと次のラインに移る。

第５図（ａ）に示すモードでは、画像データをメモリ２
２に転送するたびに、バイトアドレスアップ／ダウンカ
ウンタ２６の計数出力がインクリメントさ力、ればよい
。したがって、アドレス制御部３０けクロック出力端子
３０２にクロックパルスＣＰ′ｆ出力する。

＃［５図（ｂ）に示すモードで１ｄ５画像データが転送
されるたびに、ラインアドレスカウンタ２５の計数出力
がインクリメントされねばよい。したがって、アドレス
制御部３０はクロック出力ＺＭ子、？　０１にクロック
パルスＣＰを出力する。

第５図（ｃ）に示すモードでは、１バイト目の画１１− 像データの転送後はバイトアドレスアップ／ダウンカウ
ンタ２５の計数出力をインクリメントさせ、２バイ、ト
目のデータ転送後はバイトアドレスアップ／ダウンカウ
ンタ２６をガクリメントさせ、同時にラインアドレスカ
ウンタ２６をインクリメントさせカフばよい。したがっ
て、アドレス制御部３０は１バイト目の画像データの転
送後はクロック出力端子、？　０２にクロックパルスＣ
Ｐ？出力［７，２バイト目の両イ家データの転送後はク
ロック出力端−ｆ−３０１と３０３にクロックパルスＣ
Ｐを出力す力、ばよい。

アドレス制御部３０にデータ転送モード１τ応じて」二
配の如く動作するものである。第６１・１はアドレス制
御部３０の具体的構成の一例を示す回路図である。以下
、第６シ１の動作を上述した３つのデータ転送モードに
基づいて説明する。

ここで、モードレジヌタ２４の各ビット全第６図に示す
女ｐ（、ＨＶ、Ｖ、Ｈと名づけ、各モードと各ビットデ
ータとを次のように対応づける。

第５図（ａ）のモードのとき、ＨＶ、Ｖ、Ｈ＝０゜１２
− ０．１ ＃　５　図１（ｂ）ノモ−１＃）ト％、’ＨＶ、Ｖ、Ｉ
Ｉ＝ｏ、　　ｉ、　　。

紀５図（ｃ）のモードのとｐ、ＩＩＶ、Ｖ、Ｈ＝１、　
０．　０ 壕だ、クロックパルスＣＰは正極性のパルスとする。

まず、泥５図（ａ）のモード（τついて説１明する。

（ｊ７）モードでＨＨＶ、Ｖ、Ｈ＝０　、Ｏ，Ｉである
から、ナンド回路、９１〜３４のうちナンド回路、９１
のみがクロックパルスＣＰＫ対してゲート全開く。この
場合、クロックパルスＣＰｕ位相反転され、負極性のパ
ルスと１．てナンド回路３ノから出力され、アンド回路
３５の一方の入力端に供給される。このとき、アンド回
路３５の他方の入力端に供給されるナンド回路３４の出
力は常に１“レベルとなっているから、クロックパルス
ＣＰは負極性のま捷クロック出力端子、ｑ　ｏ　ｚに出
力される。このように、第５図（ａ）のモードでは、ク
ロックパルスＣＰはクロツり出力端子３０２のみに導出
１わ１、これにバイトアトレヌアツブダウンカウンタ２
５の計数出力がインクリメントさ力ろ。

次１／ｉ１７第５図（【］）の七−ドについて説、明す
る。このモードでＩｄ：、）ＩＶ、Ｖ、Ｈ＝０．］、Ｏ
というようにｖビットのみゝゝ１″とがるから、クロッ
クパルスｃｐａナンド回路３２、アンド回路３６ケ辺１
つて出力端子３０１に出力される０但［７、この場会も
、クロックパルスＣＰは負極性のパルスと１〜で出力を
れるｏしたがって、ライシア１−レスカウンク２５の計
ｐ　ｉｌ−力がインクリメントさね７る。

次に第５四１（Ｃ）のモードについて第７図全参照し７
ながら説明−する。このモードでは、）（Ｖ、　Ｖ、Ｈ
＝１．０．０というようにＨＶビットのみがゝ′１“と
なるので、ナンド回路、９１　、．９２の出力は常に′
］“となっている。また、第７図（ａ）　Ｋ示すラッチ
パルスＬ１の立ち下がりのタイミングでＤフリップフロ
ップ回路３７け第７図（ｃ）Ｉ／ｉ７示す如くＱ出力が
ゝゝＯ“となるように初期設定される。したがって、１
バイト目の画像データ転送部・に出力さ力るクロックパ
ルスＣＰ（第７図（ｂ）参照）は第７［ツｌ　（ｇ）　
＊　（ｈ）に示す如くナンド回路３４、アンド回路３５
を通溝し、出力端子３０２に導ひかれる。したがって、
バイドア１ぐレスアップ／ダウンカウンタ２６の計数出
力がインクリメントされる。

このとへ、クロックパルスＣＰの立ち下がりで、Ｄフリ
ップフロップ回路３７の状態が反転ζネ２、第７図（ｃ
）　Ｋ示す如＜、Ｑ出力がハイレベルとなる。こハ、に
より、クロックパルスＣＰは第７図１（ｆ）　、　（ｉ
）に示す如く、今度ナンド回路３３及びアンド回路、ｑ
６ｆ通過し、出力端子３０１．３０３に１５カσれる。

これにより、ラインアドレスカウンタ２５の計数出力が
インクリメントきれ、バイトアドレスアップ／ダウンカ
ウンタ２６の計数出力がデクリメントづれる。なお、図
中、３８９，７９ｉｄ′インバータである。

以上詳述したこ実施例によれば、初期設定として、転送
モードデータをモードレジスタ２４＝１５− にセットし、墾１へ込みアドレスの先頭のアドレスデー
タをカウンタ２５，２６にセットすると、あとはデータ
レジスタＺ３にメモリ２２に転送すベヘデータを次々に
セットするだけで、アドレス制御部３０によりデータの
転送モードに応じて＠へ込みアドレスの指定動作が自動
的に制御さね−る。したがって、ＣＰＵ２ノは画像デー
タを転送するたびに、アドレスデータをセットする必要
がかくなり、転送曲率の向上及びソフトウェアの軽減ｆ
図ることがでへる。

〔発明の効果〕

このようにこの発明によれば、データの転送効率を向上
させることがでへるとともに、ＣＰＵのソフトウェアに
よる処理を向上させることがで外る吏Ｙじス自動制御装
置を提供することができる。

【図面の簡単な説明】

第１図けＣＰＵからメモリにデータを直接転送する方式
金示す回路図、第２図はポート渡しの形式でデータをＣ
ＰＵからメモリに転送する１６一 方式を示す回路図、第３図はこの発明に係るアドレス自
動制御装置の一実施例を示す回路図、第４図はキャプテ
ンシステムや文字放送システム等に於ける画面構成を示
す図、第５図はデータ転送モードの３つの例を示す図、
第６図Ｆｉ第３図に示すアドレス制御部の具体的構成の
一例を示す回路［ンｌＳ犯７図は第６図の動作を説明す
る為のタイミングチャートである。 ２）・・・ＣＰＵ、２２・・・メモリ、２３・・・書き
込み用データレジスタ、２４・・・モードレジスタ、２
５・・・書き込み用ラインアドレスカウンタ、２６・・
・書へ込み用バイトアドレスアップ／ダウンカウンタ、
２７・・・アドレスデコーダ、２８・・・書き込み用ア
クセス制御部、２９・・・バッファゲート、３０・・・
アドレス制御部、３１〜３４・・・ナンド回路１．’ｒ
５．．’４６・・・アンド回路、３７・・・９７９７１
７０７１回路、３Ｂ、、９９・・・インバータ回路。

Claims (1)

1. 【特許請求の範囲】 メモリへのやｉき込みデータ全格（＋’＋千る摺べ込み
   データ格納手段と。 前Ｈｆν１き込みデータの前記メモリｆｌ（対する転送
   モードを示すデータを格納−干る為の転送モード格納手
   段と。 前記メモリに対する前記街へ込みデータの書へ込みアド
   レスを指定するアＦ　ｌ／スデータを出力するカウンタ
   手段と。 前用′判へ込みデータの転送に際［７て前ｈ１転送モー
   ド格納手段に前訴′転送モートー？−夕をセットすると
   ともに前記カウンタ手段に前記性へ込みアドレスの先頭
   アドレスを示すアト１／スデータをセットする初期設定
   手段と。 Ｉｔｔｌ　＊己転送モードデークが水子モードに従って
   、前記病へ込みデータ格納手段に格納をねた書き込みデ
   ータが前Ｈ１−“メモリに転送をねるたびに前＊＋＋カ
   ウンタ手段の出力データを切り換えるアドレス制御手段
   とを具備したアドレス自動制御裂傷゛。