DE3215661A1 - Differentialverstaerker mit differential/eintakt-umsetzung - Google Patents

Description

• Die Erfindung betrifft einen Differenzverstärker, in NMOS-
• Technologie mit Differential/Eintaktumsetzung (engl.
• ndifferential to single-ended conversion").
• Differenz- oder Differentialverstärker werden in Operationsverstärkern (OP-Verstärkern) eingesetzt, die auf einem einzigen Silicium-Chip unter Anwendung der MOS-Integrationstechnologie hergestellt werden können. Diese IC-Technologie ermöglicht eine Erhöhung der Integrationsdichte auf einem einzigen Chip um den Faktor 3 bis 5 gegenüber der bipolaren IC-Technologie.
• Feldeffekttransistoren (FET) in MOS-IC-Technologie werden im allgemeinen in NMOS-, PMOS- und CMOS-FET's eingeteilt.
• Ein wesentliches Merkmal des NMOS-FET besteht in seiner Arbeitsgeschwindigkeit, die nahezu dreimal so hoch ist, wie beim PMOS-FET. Ein weiterer Forteil besteht darin, daß ein höherer Integrationsgrad als beim CMOS-FET möglich ist.
• Ein Beispiel des vorstehend genannten Operationsverstärkers (OP-Verstärkers) aus NMOS-FET's ist in dem Aufsatz "Some Design Aspects on M.O.S. L.S.I. Operational Amplifiers" von Bernd Hoefflinger et al (in "Solid-state and Electron Devices, Bd. 3, Nr. 2, Seiten 33 - 40, März 1979 (nachstehend als Druckschrift 1 bezeichnet)) beschriebein. Diese Operationsverstärker können jedoch aus weiter unten näher erläuterten Gründen lediglich in einem relativ schmalen Frequenzband betrieben werden.
• Der Erfindung liegt demgegenüber die Aufgabe zugrunde, einen Differenzverstärker anzugeben, der in einem wesentlich breiteren Frequenzband betrieben werden kann.
• Diese Aufgabe wird mit den Merkmalen des Patentanspruchs gelöst.
• Die Erfindung wird nachstehend mit Bezug auf die Zeichnung näher erläutert. Es zeigen: Figur 1 ein Schaltbild einer erfindungsgemäßen Ausführungsform, Figur 2 die Frequenz-Verstärkungs-Kennlinie mit der erfindungsgemäßen Ausführungsform und dem Differenzverstärker gemäß Druckschrift 1 und Figur 3 ein Anwendungsbeispiel der vorliegenden Erfindung.
• In der Zeichnung wird ein Depletion (Verarmungs-)-NMOS-FET mit einer dicken Linie zwischen Source und Drain und ein Enhancement (Anreicherungs-)-NMOS-FET mit einer dünnen Linie zwischen Source und Drain dargestellt.
• Die in Figur 1 dargestellte erfindungsgemäße Ausführungsform weist einen Differentialverstärkerteil und einen Differential/Eintakt-Umsetzer auf. Der Differentialverstärkerteil weist folgende Bestandteile auf: Einen ersten FET 3, dessen Gate mit einem ersten Eingangsanschluß 8 verbunden ist und dessen Drain den ersten Ausgang des Verstärkers bildet; einen zweiten FET 4, dessen Gate mit einem zweiten Eingangsanschluß 9 verbunden ist, dessen Drain mit einem Ausgalngsanschluß 10 für das zweite Ausgangssignal des Verstärkers verbunden ist und dessen Source mit der Source des FET 3 verbunden ist; ferner sind eine erste Last 1 und eine zweite Last 2 mit dem Drain des FET 3 bzw. FET 4 verbunden. Der Differential/ Eintakt-Umsetzer weist folgende Bestandteile auf: Einen dritten FET 5, an dessen Drain und Gate das erste Ausgangssignal des Verstärkerteils anliegt und dessen Source geerdet ist; einen vierten FET 6, an dessen Drain das zweite Ausgangssignal des Verstärkerteils anliegt, des- sen Gate mit dem Gate des dritten FET 5 verbunden und dessen Source geerdet ist. Der Differential/Eintakt-Umsetzer (D/E-Umsetzer) setzt die beiden Ausgangssignale des Differenz verstärkerteils in ein Ausgangssignal um, das am Anschluß 10 anliegt. Die geerdeten Sources der FET's 5 und 6 tragen zu einem höheren Leitwert gm für jeden der FET's 5 und 6 bei.
• Bei einem als Stromquelle dienenden FET 7 ist das Gate mit einer Gleichspannungsquelle (DC-Vorspannung) und die Sources mit einer Spannungsquelle VSS verbunden. Die Drain-Elektroden der FET's 1 und 2 sind gemeinsam mit einer Spannungsquelle VDD verbunden. Da jeder der FET's 1 bis 4 und 7 die gleiche Struktur wie die FET's T1 bis T6 in Figur 5 der Druckschrift 1 aufweisen, wird hier auf eine -nähere Erläuterung verzichtet.
• Bei einem derartigen Aufbau werden die an die Anschlüsse 8 und 9 angelegten Spannungen Vini und Vin2 in den FET1s3und 4 differentiell verstärkt und liegen anderanDrain-Elektroden als differentielle Ausgangssignale V1 bzw. V2 an. Diese Ausgängssignale V1 und V2 werden mit Hilfe der FET's 5 und 6 in ein einziges Ausgangssignal Vout umgesetzt, die, wie vorstehend beschrieben, als Eintakt-Umsetzer arbeiten, und am Anschluß 10 herausgeführt.
• ~Nachstehend wird mit Bezug auf Figur 2 näher erläutert, warum die in Figur 1 dargestellte AusfUhrungsform in einem wesentlich breiteren Frequenzband arbeiten kann. An den Eingangsanschlüssen 1 und 2 liegen die Eingangsspannungen Vin1 und Vin2 an; am Drain des FET 3 liegt die Spannung V1 und-am Anschluß 10 die Ausgangsspannung V0 an; von der Spannungsquelle VDD zu den Drain-Elektroden der FET's 1 und 2 fließen Ströme I1 bzw. I2; die Drain-Ströme von den FET's 5 und 6 sind mit 15 bzw. I6 bezeichnet, die Transkonduktanzen der FET's 1 bis 6 sind gm1 bis gm6, und die Backgate-Konduktanzen der FET's 1 bis 6 sind gmb1 bis gmb6- Bei den vorstehenden Annahmen und wenn im Betrieb die Eingangsspannung Vin1 gleich der Eingangsspannung Vin2 ist, gelten die Beziehungen V1 = Vout, I1 = I2 und 15 = I6. Wenn ferner die Länge und die Breite der Gate-Elektroden aller FET's 1 bis 6 identisch sind, gelten die nachstehenden Beziehungen zwischen den jeweiligen Konduktanzen gm1 bis gm6 und gmb1 bis der der FET's 1 bis 6 gm1 = gm2, gm3 = gm4, gm5 gmb1 = gmb2, gmb3 = gmb4, gmb5 Die Verstärkung-A des Verstärkers gemäß Figur 1 kann demnach durch die folgende Gleichung (1)-allgemein dargestellt werden: gm3 gm5 A = - (1 + ) 2gmb1 gm5 - gmb1 gm3 gm5 = (1 + ) ...... (1) 2#1gm1 gm5 + #1gm1 wobei #VT1 #1 = #VSB1 mit VT1 = Schwellenspannung des FET1 VSB1= Spannung zwischen einem nicht dargestellten Substrat und der Source des auf dem Substrat ausgebildeten FET 1.
• Wenn am Ausgangsanschluß 10 die Lastkapazität CLO liegt, so erhält man den Frequenzgang der Verstärkung A durch die nachstehende Gleichung (2): gm³ gm5 A = (1 + ) ... (2) 2(#1gml+j# CL0) gm5 + #1gml Wenn gm5 # gm1 ist, so kann in der Gleichung (2) die Verstärkung A durch die Gleichung (4a) wiedergegeben werden: gm3 A# ...... (4a) #1gm1 + j#CL0 Die Grenzfrequenz f fco ergibt sich dann durch die Gleichung (4b) #1gm1 fco = ...... (4b) 2#CL0 Die Verstärkung A1 des Differenzverstärkerteils (mit den FET's T1 bis T4) gemäß Figur 5 der Druckschrift 1 erhält man gemäß Gleichung (5), wenn jeder FET T1 bis T4 im Aufbau identisch mit entsprechenden FET'S 1 bis 4 gemäß der Erfindung ist: gm3 A1 = ..... (5) #1gm1 + j# CL1 wobei CL1 = Lastkapazität am Ausgang des Differenzverstärkerteils (FET T1 bis T4).
• Der Frequenzgang der Verstärkung A2 des Differential/Eintakt-Umsetzers (FET T6 bis T9 gemäß Figur 5 in der Druckschrift 1) wird dann durch die Gleichung (6) gegeben: wobei CL2 = Lastkapazität am Ausgang des Differential/Eintakt-Umsetzers (FET T6 bis T9) #VT6 #6 = #VSB6 VT6 = Schwellenspannung des FET T7 VSB6= Spannung zwischen einem nicht dargestellten Substrat und der Source des auf dem Substrat ausgebildeten FET T6 Die Grenzfrequenzen fc1 und Fc2 des Differenzverstärker ge.-mäß Figur 5 der Druckschrift 1 können durch die, Gleichungen (7) und (8) wiedergegeben werden: #1gm1 fc1 = ...... (7) 2#CL1 fc2 = ...... (8) 2#CL2 Für Einzelheiten der jeweiligen Ableitung der vorstehenden Gleichungen für die Verstärkungen A, A1 und A2 sowie die Grenzfrequenzen foow fc1 und fc2 wird auf den folgenden Aufsatz von Yannis P. Tsividis verwiesen: "Design Consideration in Single-Channel MOS Analog Integrated Circuits - A Tutorial", veröffentlicht in IEEE Journal of Solid-State Circuits, Bd. SC-13, Seiten 383 bis 391, Juni 1978 (Druckschrift 2).
• Gemäß Figur 2 zeigt die Frequenz-Verstärkungs-Kennlinie gemäß der Erfindung (vgl. Gleichung 4a), daß der erfindungsgemäße Verstärker in einem wesentlich breiteren Frequenzband arbeiten kann. Dies wird bestätigt durch die Tatsache, daß der erfindungsgemäße Verstärker eine größere Nulldurchgangsfrequenz f01 (bei der die Verstärkung O dB beträgt) als die entsprechende Nulldurchgangsfrequenz f02 der Druckschrift 1 aufweist.
• Der erfindungsgemäße Differentialverstärker gemäß Figur 1 weist eine maximale Verstärkung von 30 dB, eine Grenzfrequenz fco (Gleichung 4b) = 30 kz und eine Nulldurchgangsfrequenz (Gleichung 4a) = 1 NHz auf. Andererseits betragen bei dem Differentialverstärker gemäß der Druckschrift 1 die Grenzfrequenz fc1 (Gleichung 7) = 30 kHz, die Grenzfrequenz fc2 (Gleichung 8) = 200 kHz und-d-ie Nulldurchgangsfrequenz f02 (Gleichung 6) = 500- kHz bei der gleichen Verstärkung.
• Die in Figur 3 dargestellte erfindungsgemäße Ausführungsform eines Operationsverstärkers weist den Differentialverstärker 100 gemäß Figur 1, eine zweite Stufe 200 zum Verstärken des Ausgangssignals des Verstärkers 100 sowie eine Endstufe 300 zum Gegentakt-A-Betrieb auf. Die zweite Stufe 200 weist folgende Bestandteile auf: einen FET 10 als gegengekoppelten Verstärker, einen FET 9 als Lastwiderstand des FET 10, einen Kondensator zur Frequenzkoztpensation des gegengekoppelten Verstärkers, sowie einen FET 8 als Widerstandselement zur Verhinderung der Reduktion der Frequenzbandbreite.
• Dagegen weist die Endstufe 300 FET's 17 und 18, die als Gegentakt-A-Verstärker wirken, und einen komplementären Schaltkreis bestehend aus den FET's 13 und 16 auf, so daß man zwischen den FET's 17 und 18 ein Signal erhält, dessen Phase entgegengesetzt zu der des Eingangssignals ist. Ein FET -12 dient als Widerstand, während ein FET 15 die Ausgangsimpedanz des FET 18 durch Rückkoppeln von dessen Ausgangssignal in seinen Eingang verringert.
• Da die Arbeitsweise des Operationsverstärkers gemäß Figur 3 ähnlich der des Operationsverstärkers gemäß Figur 5 in Druckschrift 1 ist mit der Ausnahme, daß der Operationsverstärker gemäß Figur 3 in einem relativ breiten Frequenzband arbeiten kann, wird eine nähere Erläuterung weggelassen.

Claims (1)

1. "Differen.tialverstärker mit Differential/Eintakt-Umsetzung" Patentanspruch Differentialverstärker mit einem Differentialverstärkerteil und einem Dif-erential/Eintakt-Umsetzer, d a d u r c h g e k e n n z e i c h n e t, a) daß der Differentialverstärkerteil folgende Bestandteile aufweist: a1) einen ersten NMOS-FET (3) mit einem Gate, das mit einem ersten Eingangsanschluß (8) verbunden ist, einem Drain (D) als erstem Ausgang des Differentialverstärkerteils und einer Source (S), a2) einen zweiten NMOS-FET (4), dessen Gate mit einem zweiten Eingangsanschluß (9), dessen Drain (D) mit einem zweiten Ausgangsanschluß des Differentialverstärkerteils und dessen Source mit der Source des ersten NMOS-FET (3) verbunden sind, und a3) eine erste und eine zweite Last (1 bzw. 2), die mit der Drainelektrode (D) des ersten bzw. zweiten NMOS-FET (3) bzw. 4) verbunden sind, b) daß der Differen.tial/Eintakt-Umsetzer folgende Bestandteile aufweist: b1) einen dritten NMOS-FET (5), an dessen Drain- und Gate-Elektroden das erste Ausgangs signal des Differentialverstärkerteils anliegt und dessen Source geerdet ist, und b2> einen vierten NMOS-FET (6), an dessen Drain das zweite Ausgangssignal des Differentialverstärkerteils anliegt, dessen Gate mit dem Gate des dritten NMOS-FET (5) verbunden und dessen Source geerdet ist, c) so daß die beiden Ausgangssignale des Differentialverstärkerteils in ein einziges Ausgangs signal am Ausgangsanschluß (10) umgesetzt werden.