[go: up one dir, main page]

DE2817342A1 - Verfahren zur herstellung von feldeffekttransistoren - Google Patents

Verfahren zur herstellung von feldeffekttransistoren

Info

Publication number
DE2817342A1
DE2817342A1 DE19782817342 DE2817342A DE2817342A1 DE 2817342 A1 DE2817342 A1 DE 2817342A1 DE 19782817342 DE19782817342 DE 19782817342 DE 2817342 A DE2817342 A DE 2817342A DE 2817342 A1 DE2817342 A1 DE 2817342A1
Authority
DE
Germany
Prior art keywords
silicon dioxide
layer
zones
substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782817342
Other languages
English (en)
Inventor
Marcel Roche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2817342A1 publication Critical patent/DE2817342A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

THOMSON - CSF 19. April 1978
173» Bd. Haussmann
75008 Paris / Frankreich
Unser Zeichen; T 3088
Verfahren zur Herstellung von Feldeffekttransistoren
Die Erfindung betrifft das Gebiet der als Feldeffekttransistoren mit isoliertem Gate bekannten Festkörpervorrichtungen. In diesen Vorrichtungen wird auf einer Hauptfläche eines Halbleiterblocks ein elektrisch leitender Kanal gebildet, dessen eines Ende an eine Source-Elektrode und dessen anderes Ende an eine Drain-Elektrode angeschlossen ist.
Die Steuerung der Ladungsmengen, die von der Source zur Drain in dem Kanal fließen können, erfolgt durch ein in dem Kanal durch eine seitliche, von dem Kanal isolierte Elektrode, der Steuerelektrode oder dem Gate, erzeugtes elektrisches Querfeld; die Isolierung wird durch eine Schicht eines dielektrischen Materials, z.B. Siliciumdioxid, gebildet.
809843/0936
Die Leistungen solcher Transistoren, die aufgrund ihrer Struktur und. ihrer Wirkungsweise oft als MOSFET(Metall-Oxid-Halbleiter-Feldeffekt-Transistor) bezeichnet werden, hängen eng von der Genauigkeit ihrer Abmessungen ab, insbesondere von der Genauigkeit der Positionierung des Kanals in bezug auf die Source- und Drain-Zonen. Diese Anforderung an die Genauigkeit wird dann noch verstärkt, wenn ein Betrieb in Richtung hoher Frequenzen gewünscht wird, in welchem Fall die Länge des Kanals nur einige Mikrometer beträgt, und wenn gleichzeitig die Restkapazitäten verringert werden sollen.
Für die genaue Herstellung solcher Transistoren, bei denen das wie vorstehend angegeben seitlich zum Kanal angeordnete Gate praktisch über die gesamte Länge des Kanals verläuft, wurde der nachstehend näher erläuterte Vorschlag gemacht, die verschiedenen an den Kanal angrenzenden Leitfähigkeitszonen unter Verwendung des vorher abgeschiedenen Gates als physikalisches oder chemisches Maskierungselement herzustellen. Obwohl auf diese Weise die gewünschte Genauigkeit erreichbar ist, besitzen, wie nachstehend ausgeführt wird, diese Verfahren doch eine Summe von Nachteilen, die ihre Leistungen im Falle des Betriebs bei hohen Frequenzen infolge der Einführung eines störenden, zu großen elektrischen Widerstands, der die Quelle eines Störrauschens entweder im Kanal oder im Gate bildet, begrenzen.
Das erfindungsgemäße Verfahren zur Herstellung eines MOSFET besitzt diese Nachteile nicht.
809843/0936
Unter sehr genauer Positionierung der verschiedenen aktiven Zonen des Transistors ermöglicht dieses Verfahren die Einhaltung eines sehr geringen Widerstands des Gates und des Kanals bei einer praktisch zu vernachlässigenden Störkapasität des Gates.
In seinem Grundprinzip verwendet das erfindungsgemäße Verfahren das Gate nicht als Maskierungselement zur Festlegung der ihm benachbarten Source- und Drain-Zonen, vielmehr· werden bei diesem Verfahren diese mit großer Genauigkeit zuvor gebildet, und das Gate wird dann zuletzt abgeschieden; eines der Grundmerkmale der Erfindung besteht darin, die Außenzone des Gatekontakts eng zu begrenzen, indem sie durch einen physikochemischen Schneidvorgang auf einem kreisförmigen Siliciumdioxidteil mit spitzem Winkel, x^elcher diese äußere Zone umgibt, festgelegt wird.
Diesen spitzwinkligen, kreisförmigen Teil erhält man nach einem anderen Merkmal der Erfindung durch eine Folge chemischer Angriffe insbesondere der Siliciumdioxidschicht unter gleichzeitiger, in Richtung der Dicke dieser Schicht fortschreitender Einbringung von Atomen eines dotierenden Störstoffs in diese Schicht.
Die Erfindung wird anhand der folgenden Beschreibung in Verbindung mit der Zeichnung näher erläutert.
In der Zeichnung ssigens
809843/0936
Fig. 1 in Form einer Folge von Schnittansichten die Stufen eines bekannten Verfahren zur Herstellung eines MOSFET und
Fig. 2 in Form von Schnittansichten die Stufenfolge des erfindungsgemäßen Verfahrens zur Herstellung eines solchen Transistors.
Genauer ausgedrückt betrifft die Erfindung ein Verfahren zur Herstellung eines MOS-Feldeffekttransistors auf einer Hauptfläche eines einkristallinen Halbleitersubstrats mit einem ersten Leitungstyp, enthaltend einmal zwei Zonen eines zweiten, dem ersten entgegengesetzten Leitungstyps, bzw. Source- und Drain-Zonen, die auf diese Fläche münden, und durch eine dazwischen befindliche Kanalzone des Substrats getrennt sind und zum andern eine Steuerelektrode (Gate-Elektrode) aus einem elektrisch leitenden Material, die über der genannten Zwischenzone verläuft, von welcher sie durch eine dielektrische Materialschicht isoliert ist; das Verfahren kennzeichnet sich durch die folgenden Stufen:
- Bildung einer Maskierungsschicht aus Siliciumdioxid auf der Hauptfläche des Substrats und Erzeugung von zwei öffnungen zur Freilegung von zwei Zonen;
- Eindiffusion von Störstoffen vom zweiten Leitungstyp durch diese öffnungen, wobei man die Source- und Drain-Zonen erhält;
- Abtragung des Teils der Maskierungsschicht aus Siliciumdioxid über der Zwischenzone und Bildung einer dotierten, einen Störstoff vom zweiten Leitungstyp enthaltenden
8O9843/093ß
Siliciumdioxidschicht durch aufeinanderfolgende Abscheidungen auf der gesamten Hauptfläche, wobei der Gehalt an dem dotierenden Störstoff bei jeder folgenden Abscheidung abnimmt;
Abtragung dieser dotierten Siliciumdioxidschicht durch chemischen Angriff, mit Ausnahme von zwei über der Zwischenzone befindlichen Teilen, bzw. den an die Source- und Drain-Zonen angrenzenden Teilen;
Eindiffusion von Störstoffen aus diesen beiden Teilen in das Substrat durch Erwärmen auf eine Temperatur zwischen 950 und 1150°, wodurch zwei die Enden des Kanals festlegende Zonen geschaffen werden;
- während oder nach dieser Diffusion Bildung einer dielektrischen Schicht über den freigelegten Bereichen der Hauptfläche;
- Bildung einer leitenden Metallschicht auf der gesamten Hauptfläche;
- Abtragung der Teile der Metallschicht, die sich über den Teilen der dotierten Siliciumdioxidschicht auf den beiden festgelegten Endbereichen befinden, durch chemischen Angriff, wobei man die Source- bzw. Gate- bzw. Drain-Anschlüsse erhält.
Fig. 1 zeigt die Reihenfolge der Hauptverfahrensstufen eines bekannten Verfahrens zur Herstellung eines MOSFET.
809843/0936
Dabei geht man bei (a) von einem Siliciumsubstrat 1 aus, auf dessen einer Hauptfläche 2 man bei (b) durch Wärmeoxidation eine zusammenhängende Siliciumdioxidschicht SiO2 3 wachsen läßt.
Diese Schicht besitzt z.B. eine Dicke von 5000 SL Durch Maskierung mit lichtempfindlichen Harzen und chemische Ätzung werden unter Freilegung von Bereichen 6 und 7 des Substrats Öffnungen 4 und 5 gebildet.
Es folgt die Eindiffusion von Störstoffen durch die Öffnungen, welche einen entgegengesetzten Leitungstyp wie das Substrat besitzen; dabei gelangt man bei (d) zu Zonen 8 und 9 bzw. Source- und Drain-Zonen, die durch Übergänge 10 und 11 begrenzt sind.
Der Bereich 12 stellt die Kanalzone und die Gate-Zone dar, jedoch ist das sie bedeckende Oxid verunreinigt und besitzt außerdem eine zu große Dicke, um ein elektrisches Gate-Feld auftreten zu lassen. Man hebt die Oxidschicht daher ab und scheidet bei (e) eine reine Siliciumoxidschicht 20 mit einer Dicke von etwa 0,1 Mikrometer ab.
Dann werden die Source-, Drain- und Gate-Elektrodenanschlüsse hergestellt.
Das gewählte Leitermaterial ist Aluminium. Man scheidet davon bei (f) eine zusammenhängende Schicht 21 auf der gesamten Hauptfläche des Substrats ab und legt durch chemische Ätzung unter einer Photomaskierung bei (g) die Anschlüsse 13 und 14 von Source und Drain und bei 15 des Gates fest.
809843/093S
- ίο -
Nun ist die abschließende Stufe der Festlegung des Kanals gekommen, wobei die Anwesenheit des Gates 15 ausgenutzt wird, welches eine zu der gewünschten Festlegung gut geeignete Maskierung bildet, wobei die Länge des Kanals genau durch zwei an das Gate angrenzende Zonen, die an Source und Drain angeschlossen sind, festgelegt werden soll.
Für die Entstehung dieser Zonen führt man einen Ionenbeschuß mit geeigneten Störstoffen vom gleichen Leitungstyp wie die Source- und Drain-Zonen durch, welche Methode unter der Bezeichnung Ionenimplantation bekannt ist; dieser Beschüß erfolgt entlang einer durch die Pfeile 23 angezeigten Richtung. Die Anwesenheit des Gates 15 bildet dabei eine Maske, welche die so in die Zonen 16 und 17 implantierte Diffusion der Störstoffe begrenzt.
Daraus folgt, daß die unter dem Gate befindliche Zone 18 genau begrenzt ist und daß der dort eingeschlossene Kanal auf diese Weise mit der gleichen Genauigkeit begrenzt ist.
Dieses Verfahren besitzt jedoch einen schwerwiegenden Nachteil, der durch die Technik der Ionenimplantation bedingt ist. Nach der Implantation ist nämlich das Kristallgitter des Siliciums gestört und bedarf einer Regenerierung durch eine Wärmebehandlung; die Temperatur dieser letzteren muß jedoch auf einem Wert unterhalb der Bildungstemperatur des Eutektikums Aluminium-Silicium gehalten werden. Daraus folgt eine unvollständige Regenerierung und die Beweglichkeit der Ladungsträger bleibt infolge der Anwesenheit von komplexen Fehlstellen im Gitter gering. Daraus ergibt sich schließlich ein beträchtlicher Störwiderstand des Kanals und eine störende Rauschquelle in dem Transistor.
809843/0936
Der Ersatz des Aluminiums durch hochschmelzende Metalle, welche Wärmebehandlungen bei höheren Temperaturen aushalten, hat infolge dadurch eingeführter technologischer Komplikationen keinen Erfolg gehabt.
Hingegen hat man mit Erfolg die Verwendung eines Gates aus Halbleitermaterial, z.B. dotiertem polykristallinem Silicium, vorgeschlagen, was die Herstellung von Source und Drain im Vergleich zum Gate durch Implantation durch das bereits beschriebene Oxid gestattet oder auch durch Diffusion nach Abhebung des Oxids, wobei das polykristalline Gate als Maskierung für diese beiden Operationen dient. Obwohl sich indessen diese Technologie gut zur Herstellung von MOSFETS mit mittleren Leistungen eignet, ist sie leider nicht mit der Herstellung von schnellen Elementen vereinbar, die bei Frequenzen über 500 MHz betrieben werden. Der durch den polykristallinen Zustand hervorgerufene Gatewiderstand stellt nämlich einen wesentlichen Teil der Eingangsimpedanz dar, was sich durch eine Herabsetzung des Verstärkungsgrads und eine Erhöhung des Rauschfaktors bei hoher Frequenz bemerkbar macht.
Fig. 2 zeigt die Hauptstufen des erfindungsgemäßen Verfahrens in Form von Schnittansichten.
Die ersten Stufen sind der Einfachheit halber nicht dargestellt, da sie die gleichen sind wie die Stufen (a) bis einschließlich (d) des in Fig. 1 beschriebenen und dargestellten bekannten Verfahrens. In der Stufe (d) erhält man ein Substrat, das mit thermisch gewachsenem Oxid oder Siliciumdioxid bedeckt ist und zwei Zonen vom entgegengesetzten Leitungstyp wie das Substrat, nämlich Source-Zone und Drain-Zone, enthält.
809843/0936
Gemäß der Erfindung wird nach Entfernung bei (e1) des thermisch gewachsenen Siliciumdioxids auf dem ganzen Teil 12 der Hauptfläche zwischen der Oberfläche Source-Drain durch chemische Ätzung eine Reihe von Siliciumdioxidschichten 31 > 32 ... 33 abgeschieden, wobei Jede Schicht sich von der vorhergehenden durch den Gehalt eines Zusatzes oder die "Dotierung" mit einem Störstoff vom gleichen Leitungstyp wie die Source- und Drain-Zone unterscheidet.
Die erste Schicht 31 ist stark dotiert und die folgenden Schichten sind immer weniger dotiert. Die letzte Schicht ist nicht mehr dotiert. Dabei liegt die Gesamtdicke der so erhaltenen Siliciumdioxidschicht in der Größenordnung von etwa 1 Mikrometer, und der Dotierungsgrad der ersten Schicht kann 2 bis 10 Gev.% betragen. Die Abscheidung der aufeinanderfolgenden Schichten erfolgt durch pyrolytische Zersetzung einer dampfförmigen Siliciumverbindung, z.B. von Silan SifL·, in oxidierender Atmosphäre in Anwesenheit eines den zur Dotierung gewählten Störstoff enthaltenden Stoffe vom entgegengesetzten Leitungstyp wie das Substrat; das kann je nachdem η-leitender Phosphor oder p-leitendes Bor sein.
Zum Schluß der Verfahrensstufe erhält man den Zustand (f) von Fig. 2 mit einer zusammengesetzten Siliciumdioxidschicht mit einem Dotierungsgefälle 70.
In der Praxis erfolgt die Abscheidung der Siliciumdioxidschicht mit etwa kontinuierlicher Änderung des Dotierungsgrads .
609843/0935
Jetzt müssen in der Schicht 70 die zur Erzeugung der Anschlußbereiche 71, 73, 72 von Source bzw. Drain bzw. der Gate-Zone erforderlichen Öffnungen gebildet werden. Es erfolgt dies in der mit (g1) bezeichneten Stufe, wo durch Photomaskierung und chemische Ätzung die Bereiche 34, 35 und 36 des Substrats freigelegt wurden.
Ein Merkmal der Erfindung erscheint jedoch bei dieser Stufe, nämlich die Auskragungen 37, 38 und 39 der Öffnungen, was auf eine unregelmäßige chemische Ätzung bei ihrer Bildung zurückzuführen ist: Tatsächlich ist nämlich die Angriffsgeschwindigkeit des verwendeten chemischen Mittels um so größer, je stärker das Siliciumdioxid dotiert ist, was die gewünschte Erzielung des in Fig. (g1) gezeigten Profils erklärt.
Die folgende, mit (hf) bezeichnete Stufe besteht in der Festlegung der Länge des Kanals. Gemäß der Erfindung ist diese Festlegung besonders einfach und genau, da sie in einer Wärmebehandlung bei einer Temperatur besteht, die, ausgehend von der dotierten Siliciumschicht 70, zu einer Diffusion von dotierenden Störstoffen entlang den Pfeilen 41 und 42 in das Substrat unter Entstehung von zwei Source und Drain benachbarten, den Kanal begrenzenden Bereichen 43 und 44 ausreicht.
Während oder nach dieser Diffusionsstufe erfolgt auf der Zone 35 eine oberflächliche Wärmeoxidation, bei welcher sich eine Siliciumdioxidschicht geeigneter Dicke als Gate-Isolierung 45 bildet.
BO9843/0938
Es ist wichtig, zu bemerken, daß die Positionierung der Siliciumdioxid-Gateisolierung gegenüber den beiden den Kanal festlegenden Zonen 43 und 44 auf diese Weise automatisch und mit großer Präzision erhalten wird: D.h. als Selbstausrichtung.
Der Vorteil einer solchen Selbstausrichtung wird ebenfalls in der folgenden Stufe (i1)» d«h. in der Stufe der Gate-Bildung, erzielt.
Zu diesem Zweck wird eine Metallschicht 50, z.B. aus Aluminium, das gegebenenfalls mit einer bestimmten Menge Silicium in der Größenordnung von beispielsweise 1,5 % versetzt ist, auf der gesamten Hauptfläche des Substrats abgeschieden.
Die Form der öffnungen oder "Schächte" in dem dotierten Siliciumdioxid, für welche vorstehend ein Grund angegeben ist, bedingt in den 51 und 52 entsprechenden Bereichen örtliche Verdünnungen, z.B. 53 und 54, deren Bedeutung nachstehend erläutert wird.
Schließlich werden in der Stufe (j·) durch chemische Ätzung unter einer Photomaskierung unnötige Teile der Metallschicht entfernt. Die Gate-Schutzmaske ist zweckmäßig ein wenig breiter als die öffnung in dem Siliciumdioxid, um so Positionierungsfehlern vor der Ätzung Rechnung zu tragen: Das über die Abmessungen Hinausgehende beträgt in typischer Weise einige Mikrometer. Die Gate-Elektrode, deren aktiver Teil sich am Boden der "Schächte" 60 befindet, ist während der Ätzung vollständig
809843/0936
geschützt. Hingegen werden die oberen Teile der Metallschicht, die normalerweise auf die Oberfläche der SiIiciumdioxidschicht 70 übergreifende Bereiche aufweisen würden, infolge der örtlichen Verdünnungen rund um die Öffnung des Gitterschachts präzise auf der Höhe des spitzen Winkels des Außenumfangs, wie er bei 51 dargestellt ist, wie mit einer "Lochstanze" abgelöst. Die elektrische Störkapazität der Gate-Elektrode wird bei dem erfindungsgemäßen Verfahren infolge des üblichen Übergreifens des Gate-Kontakts total beseitigt.
Die Durchführung des erfindungsgemäßen Verfahrens wird noch wirksamer gestaltet, wenn die chemische Ätzung von der Anwendung von Ultraschall begleitet ist.
Es sei im übrigen bemerkt, daß für den Fall, daß ein leichtes Übergreifen für den oberen Teil des Gate-Kontakts bestehen bliebe, die große Dicke des dotierten Oxids eine eventuelle Störkapazität auf einem Minimum halten würde.
Schließlich muß noch darauf hingewiesen werden, daß gegenüber dem bekannten Verfahren der Wegfall jeglicher Ionenimplantation eine große Freiheit in der Wahl des Gate-Metalls und eine Unversehrtheit des ursprünglichen Kristallgitters zuläßt, während eine erhöhte Positionierungsgenauigkeit der Kanalzone des MOSFET erzielt wird.
In als Beispiel dienenden Zahlenwerten ausgedrückt ergibt ein nach dem erfindungsgemäßen Verfahren hergestellter MOSFET im Vergleich mit einem nach bisher bekannten Verfahren hergestellten Transistor bei einem Betrieb bei einer Frequenz von 800 MHz eine Verbesserung von 3 dB des Signal-Rauschverhältnisses.
809843/0933

Claims (8)

  1. Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.
    E.Prinz - Dr. G. Hauser - G. Leiser
    Ernsbergerstrasse 19
    8 München 60
    THOMSON - CSF 19. April 1978
    173» Bd. Haussmann
    75008 Paris / Frankreich
    Unser Zeichen: T 3088
    Patentansprüche
    rl.} Verfahren zur Herstellung von MOS-Feldeffekttransistoren auf einer Hauptfläche eines einkristallinen Halbleitersubstrats eines ersten Leitungstyps, das einmal zwei Zonen eines zweiten, dem ersten entgegengesetzten Leitungstyps, bzw. Source- und Drain-Zonen, die an dieser Fläche münden und durch eine dazwischen befindliche Kanalzone des Substrats getrennt sind und zum andern eine Steuerelektrode aus elektrisch leitendem Material enthält, die über dieser Zwischenzone verläuft, von welcher sie durch eine dielektrische Schicht isoliert ist, gekennzeichnet durch die folgenden Hauptstufen:
    - Bildung einer Maskierungsschicht aus Siliciumdioxid auf der Hauptfläche des Substrats und Bildung von zwei Öffnungen unter Freilegung von zwei Zonen;
    809843/0936
    Dr.Ha/Ma
    ORIGINAL INSPECTED
    Eindiffusion von Störstoffen vom zweiten Leitungstyp durch diese öffnungen unter Erzielung von Source- und Drain-Zonen;
    Entfernung des Teils der Siliciumdioxid-Maskierungsschicht über der Zwischenzone und Bildung einer mit einem Störstoff vom zweiten Leitungstyp dotierten Siliciumdioxidschicht durch aufeinanderfolgende Abscheidungen auf der gesamten Hauptfläche, wobei der Dotierungsgrad bei 3eder folgenden Abscheidung abnimmt ;
    Entfernung der dotierten Siliciumdioxidschicht durch chemische Ätzung, mit Ausnahme von zwei auf der Zwischenzone gelegenen Teilen, bzw. an die Source- und Drain-Zone angrenzenden Teilen;
    Eindiffusion von Störstoffen, ausgehend von diesen beiden Teilen, in das Substrat durch Erhitzen auf eine Temperatur zwischen 950 und 11500C unter Bildung von zwei die Kanalenden festlegenden Zonen;
    während oder nach dieser Diffusion Bildung einer dielektrischen Schicht auf den freigelegten Bereichen der Hauptschicht;
    Bildung einer leitenden Metallschicht auf der gesamten Hauptfläche;
    Entfernung von Teilen dieser Metallschicht oberhalb Teilen der dotierten Siliciumdioxidschicht über den beiden Begrenzungszonen unter Erzielung von Source-,
    809843/0936
    bzw. Gate- bzw. Drain-Kontakten, durch chemische Ätzung, dadurch gekennzeichnet, daß der Dotierungsgrad der dotierten Siliciumdioxidschicht kontinuierlich unter Entstehung eines im wesentlichen konstanten Konzentrationsgefälles abnimmt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als dielektrisches Material Siliciumdioxid verwendet wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitermaterial Silicium verwendet wird.
  4. 4. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die Siliciumdioxid-Maskierungsschicht durch Wärmeoxidation der Hauptfläche des Substrats gebildet wird.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das leitende Metall Aluminium ist.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das leitende Metall Silicium enthält.
  7. 7. Nach dem Verfahren eines der Ansprüche 1 bis 6 erhaltener MOS-Feldeffekttransistor.
  8. 809843/0936
DE19782817342 1977-04-20 1978-04-20 Verfahren zur herstellung von feldeffekttransistoren Withdrawn DE2817342A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7711912A FR2388410A1 (fr) 1977-04-20 1977-04-20 Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede

Publications (1)

Publication Number Publication Date
DE2817342A1 true DE2817342A1 (de) 1978-10-26

Family

ID=9189666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782817342 Withdrawn DE2817342A1 (de) 1977-04-20 1978-04-20 Verfahren zur herstellung von feldeffekttransistoren

Country Status (5)

Country Link
US (1) US4160683A (de)
DE (1) DE2817342A1 (de)
FR (1) FR2388410A1 (de)
GB (1) GB1594537A (de)
IT (1) IT1102177B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54140483A (en) * 1978-04-21 1979-10-31 Nec Corp Semiconductor device
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4280855A (en) * 1980-01-23 1981-07-28 Ibm Corporation Method of making a dual DMOS device by ion implantation and diffusion
US5202574A (en) * 1980-05-02 1993-04-13 Texas Instruments Incorporated Semiconductor having improved interlevel conductor insulation
US4317276A (en) * 1980-06-12 1982-03-02 Teletype Corporation Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
FR2525389A1 (fr) * 1982-04-14 1983-10-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4830975A (en) * 1983-01-13 1989-05-16 National Semiconductor Corporation Method of manufacture a primos device
US4553315A (en) * 1984-04-05 1985-11-19 Harris Corporation N Contact compensation technique
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
US5015595A (en) * 1988-09-09 1991-05-14 Advanced Micro Devices, Inc. Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask
JP3426043B2 (ja) * 1994-09-27 2003-07-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933237B2 (en) * 2002-06-21 2005-08-23 Hewlett-Packard Development Company, L.P. Substrate etch method and device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB381501I5 (de) * 1964-07-09
GB1187611A (en) * 1966-03-23 1970-04-08 Matsushita Electronics Corp Method of manufacturing Semiconductors Device
US3434021A (en) * 1967-01-13 1969-03-18 Rca Corp Insulated gate field effect transistor
US3837071A (en) * 1973-01-16 1974-09-24 Rca Corp Method of simultaneously making a sigfet and a mosfet
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor

Also Published As

Publication number Publication date
IT1102177B (it) 1985-10-07
FR2388410A1 (fr) 1978-11-17
US4160683A (en) 1979-07-10
FR2388410B1 (de) 1981-11-13
IT7848972A0 (it) 1978-04-19
GB1594537A (en) 1981-07-30

Similar Documents

Publication Publication Date Title
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3106202C2 (de)
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE69120305T2 (de) Mosfet mit Substrat-Source-Kontakt
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
DE2817342A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE3789372T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee