DE2744109C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zur Daten­ bitkompression gemäß dem Oberbegriff des Patentanspruchs 1.

Eine solche Anordnung ist aus der US-PS 38 75 344 bekannt. Mit dieser bekannten Anordnung kann aus einem ersten Daten­ signal, das eine erste Anzahl von Datenbits enthält, ein zweites Datensignal erzeugt werden, das aus einer kleineren Anzahl von Datenbits zusammengesetzt ist. Dabei werden zur Kompression unter anderem Schieberegister eingesetzt, also Schaltvorrichtungen, die einen hohen Energiebedarf haben. Eine besondere Eigenschaft der mittels der bekannten Anord­ nung durchzuführenden Datenbitkompression besteht darin, daß das zweite Datensignal nicht in allen Fällen die gesamte Information des ersten Datensignals enthält. Bei der Kom­ pression tritt nämlich ein Datenverlust auf, der bis zu 3% betragen kann. Wenn beispielsweise mit dem zweiten Datensignal ein Speicher adressiert werden soll, kann jedoch ein solcher Datenverlust keinesfalls hingenommen werden, da jeder Datenverlust bei der Adressierung eines Speichers zu einer völlig falschen Adressierung führen würde. Die bekannte Anordnung ist somit nicht universell einsetzbar.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Datenbitkompression zu schaffen, die einen sehr ein­ fachen Aufbau hat und die bei geringem Energiebedarf gestattet, die gesamte Information eines ersten Daten­ signals in einem zweiten Datensignal auszudrücken, das aus weniger Bits zusammengesetzt ist.

Diese Aufgabe wird mit den im Kennzeichen des Patentan­ spruchs 1 angegebenen Merkmalen gelöst. Bei der erfindungs­ gemäßen Datenbitkompressionsanordnung wird als Hauptbestand­ teil ein Multiplexer verwendet, der die ihm zugeführte erste Gruppe von Datenbits in eine zweite Gruppe von Daten­ bits umsetzt, die dann zur Erzeugung des zweiten binären Datensignals herangezogen wird. Da ein Multiplexer nichts anderes als eine besondere Art eines Umschalters ist, läßt er sich mit sehr einfachen Mitteln kostengünstig und unter Verwendung energiesparender Bauelemente aufbauen.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigt

Fig. 1 ein allgemeines Blockschaltbild eines Ausführungs­ beispiels der erfindungsgemäßen Anordnung für die Verwendung in einem als Beispiel angegebenen, mit einer Katodenstrahlröhre ausgestatteten Datensicht­ gerät,

Fig. 2 ein genaueres Blockschaltbild eines Teils der Anordnung von Fig. 1,

Fig. 3 eine Tabelle zur Veranschaulichung der Korrespondenz zwischen Datenbitinformationen am Eingang und am Aus­ gang des in Fig. 2 dargestellten Teils der erfindungs­ gemäßen Anordnung,

Fig. 4 eine 2-Zeichen-Anzeige unter Verwendung einer Punkt­ matrixcodierung wie einem Datensichtgerät, in dem eine Ausführungsform der Erfindung angewendet werden kann,

Fig. 5 eine Tabelle zur Veranschaulichung der Korrespondenz zwischen Datenbitinformationen am Eingang und am Ausgang eines Abschnitts der erfindungsgemäßen An­ ordnung bei der Anwendung in einem solchen Punkt­ matrix-Codiersystem und

Fig. 6 ein Blockschaltbild einer Ausführungsform der Er­ findung zur Verwendung bei einem solchen Punktmatrix- Codiersystem.

Die Erfindung läßt sich am besten aus einer Beschreibung unter Bezugnahme auf eine Datenverarbeitungsanlage mit einem eine Katodenstrahlröhre enthaltenden Datensicht­ gerät verstehen, bei dem von einem geeigneten Speicher zur Auffrischung Gebrauch gemacht wird, wobei im Sicht­ gerät keine Datenverarbeitungseinheit (beispielsweise kein Prozessor) vorhanden ist. Die Erfindung ist jedoch nicht auf diesen Anwendungsfall beschränkt. Zur Erzeugung von Spalten- und Zeilen-Adressenwörtern, wie sie bei bisher bekannten Systemen benutzt werden, wird allgemein von einem Schieberegisterspeicher Gebrauch gemacht. Für eine Speicher­ größe entsprechend der Kapazität eines 2 K-Direktzugriff­ speichers (d. h. eines Direktzugriffspeichers mit einer Speicherkapazität von 2048 Wörtern) muß ein Schieberegister eine Länge von 2 K Wörtern haben, und es muß einen Ausgang aufweisen, der über einen Multiplexer zu seinem Eingang zurückgeführt ist.

Das Schieberegister wird kontinuierlich mit einer solchen Taktfrequenz getaktet, daß es in weniger als der Dauer einer Taktzeile der Videoinformation einen Umlauf und zusätzlich 80 Schiebevorgänge ausführt, was typischerweise etwa 600 µs in Anspruch nimmt. Die Adressierung des Spei­ chers erfolgt mittels eines externen Zählers, der bei jedem Schiebevorgang des Speichers fortgeschaltet wird. Die Adresse des Speicher-Eingabe/Ausgabe-Anschlusses ist somit zeitabhängig, und an einem gegebenen Zeitpunkt ist nur die vom Adressenzähler angegebene Adresse verfügbar. Der Speicheradressenzähler ist zwar außerhalb des Speichers räumlich unabhängig von diesem angebracht, doch kann er entsprechend der für den Rest des Systems erforderlichen Moduli aufgebaut sein. Ein Nachteil eines solchen Aufbaus besteht darin, daß die Schieberegister kontinuierlich mit einer relativ hohen Frequenz (beispielsweise etwa 4 MHz) getaktet werden, so daß sie einen relativ hohen Energieverbrauch (beispielsweise etwa 1 Watt/Bit) haben und somit auch weniger zuverlässig als die Direktzugriff­ speicher (RAM) sind.

Da die Speicherplätze nur sequentiell verfügbar sind, beträgt die Zugriffszeit auf einen gegebenen Speicher­ platz im ungünstigsten Fall etwa 600 µs, und die mittlere Zugriffszeit beträgt 300 µs; es ist daher erwünscht, diese Zugriffszeit zur Erzielung wesentlich kürzerer Zugriffs­ zeiten herabzusetzen.

Aufgrund der Tatsache, daß der Speicheradressenzähler mit den Speicherplätzen nur zeitlich in Beziehung steht, führt jeder Taktfehler, der einen, jedoch nicht den anderen be­ einflußt, zu einer Fehlorientierung des Speichers, die vom System nicht ohne Löschen des geamten Speichers beseitigt werden kann.

Mit Hilfe der erfindungsgemäßen Anordnung werden die geschilderten Nachteile beseitigt, indem ein Direktzugriffs­ speicher (RAM) zur Abgabe von Spalten- und Zeilenadressen an ein Datensichtgerät benutzt wird, das beispielsweise eine solche Kapazität hat, daß es 24 Zeilen mit jeweils 80 Zeichen darstellen kann, wobei eine solche Anordnung einen Gesamtspeicherbedarf zur Auffrischung oder Erneuerung von 1920 Zeichen erfordert. Der Direktzugriffspeicher be­ steht daher in seiner optimalen Form aus einer Speicher­ vorrichtung, die alle 1920 Zeichen speichern kann. Eine solche optimale Speichervorrichtung ist ein 2 K-RAM, der, wie oben erwähnt wurde, bis zu 2048 Datenbytes speichern kann.

Eine solche Anordnung ist zuverlässiger als eine Anordnung mit einem kontinuierlich getakteten Register mit hohem Energieverbrauch, und sie ergibt eine mittlere Zugriffs­ zeit von 1 µs oder weniger. Bei der Verwendung eines Direktzugriffspeichers erfolgt die Adressierung direkt und absolut, so daß eine automatische Fehlerbeseitigung ohne Löschung des gesamten Speichers möglich ist. Dem­ gemäß macht eine Datenverarbeitungsanlage, die Daten­ informationen für eine solche Anzeige dem Sichtgerät zuführt, von entsprechenden Speicheradressen-Erzeugungs­ elementen Gebrauch, die die Spalte und die Zeile eines bestimmten gewünschten Zeichens identifizieren. Solche Elemente zur Erzeugung der Speicheradressen sind beispiels­ weise entsprechende Videotaktzähler und entsprechende Positionsadressenzähler, die jeweils Spalten- und Zeilen­ informationen liefern. Da auf der Katodenstrahlröhre 80 Spal­ ten dargestellt werden können, enthalten die Zähler Spalten­ elemente mit einem Modulus von 80, so daß sie sieben binäre Bits erfordern. Da die Katodenstrahlröhre 24 Zeilen dar­ stellen kann, enthalten die Zähler Zeilenelemente mit einem Modulus von 24, so daß sie fünf binäre Bits erfordern. Zur Identifizierung der Spalten- und Zeilenadressen sind daher in einem entsprechenden Adressenwort insgesamt 12 Datenbits erforderlich.

Wie oben erläutert wurde, erfordert das Datensichtgerät nur einen Direktzugriffspeicher mit einer Kapazität von 2 K; ein solcher Direktzugriffspeicher benötigt nur 11 Adressie­ rungsbits. Für einen optimalen Betrieb der Datenverarbei­ tungsanlage mit dem eine Katodenstrahlröhre enthaltenden Datensichtgerät ist es daher erwünscht, das aus 12 Bits bestehende Adressenwort aus den Videotaktzählern und den Positionsadressenzählern auf ein aus 11 Bits bestehendes Adressenwort für den Direktzugriffspeicher zu verdichten.

Wenn der Spaltenzähler ein aus sieben Bits bestehendes Teilwort mit den einzelnen Bits C 6, C 5, C 4, C 3, C 2, C 1 und C 0 in der Reihenfolge vom höchstwertigen Bit bis zum niedrigstwertigen Bit liefert und der Zeilenzähler ein aus fünf Bits bestehendes Wort mit den Bits R 4, R 3, R 2, R 1 und R 0 vom höchstwertigen Bit bis zum niedrigstwertigen Bit liefert, dann kann die erfindungs­ gemäße Anordnung allgemein unter Bezugnahme auf das Blockschaltbild von Fig. 1 beschrieben werden. Wie in diesem Blockschaltbild zu erkennen ist, werden die vier niedrigstwertigen Bits des Teilworts aus dem Spalten­ zähler und die drei niedrigstwertigen Bits des Teil­ worts aus dem Zeilenzähler direkt als Adressenbits im Eingabeadressenwort an einen 2 K-Direktzugriffspeicher 10 angelegt. Die drei höchstwertigen Bit des Spalten- Teilworts und die zwei höchstwertigen Bits des Zeilen- Teilworts werden einer Bitkompressionseinheit 11 zugeführt, die die Adresseninformation in ein 4-Bit-Wort umsetzt, das die gleiche Adresseninformation enthält. Das zuletzt genannte 4-Bit-Wort aus den Adressenbits O 1, O 2, O 3 und O 4 wird dadurch mit den niedrigstwertigen Bits des Spalten-Teilworts und des Zeilen-Teilworts zur Erzeugung eines aus 11 Bits bestehenden Adressenworts für den 2 K- Direktzugriffspeicher kombiniert.

Die Arbeitsweise der Bitkompressionseinheit wird unten unter Bezugnahme auf die in den Teilwörtern enthaltene Adressenbitinformation beschrieben; ein spezielles Aus­ führungsbeispiel dieser Einheit wird unter Bezugnahme auf Fig. 2 genauer erläutert. Zum Verständnis der Arbeitsweise der erfindungsgemäßen Anordnung trägt eine Erläuterung des Inhalts der Teilwörter und der von ihnen ausgedrückten Information bei. Der Bereich zulässiger Werte für das aus sieben Bits bestehende Spalten-Teilwort (C 6 . . . C 0) enthält 80 verschiedene Kombinationen vom Teilwort 0000000 bis zum Teilwort 1001111. Der Bereich der zulässigen Werte für das aus fünf Bits bestehende Zeilen-Teilwort (R 4 . . . R 0) enthält 24 Kombinationen vom Teilwort 00000 bis zum Teilwort 10111.

Die drei höchstwertigen Bits des Spalten-Teilworts (C 6, C 5, C 4) erfordern also nur fünf unterschiedliche Zustände (000, 001, 010, 011 und 100). Für jeden dieser fünf zulässigen Zustände können die vier Bits mit niedrigerer Wertigkeit (C 3, C 2, C 1, C 0) einen von 16 möglichen Werten annehmen. Die zwei höchstwertigen Bits des Zeilen- Teilworts (R 4, R 3) können drei zulässige Zustände annehmen (00, 01, 10). Für jeden dieser drei zulässigen Zustände können die drei niedrigerwertigen Bits (R 2, R 1, R 0) einen von acht möglichen Werten annehmen.

Demgemäß können die Bits mit niedrigerer Wertigkeit aus jedem Teilwort direkt in den 2 K-Direktzugriffspeicher 10 eingegeben werden, wie in Fig. 1 durch die direkte Verbindung der Bits C 3, C 2, C 1 und C 0 des Spaltenworts und der Bits R 2, R 1, R 0 des Zeilenworts zum Direktzugriffs­ speicher angegeben ist. Da die übrigen fünf Bits, nämlich die drei höchstwertigen Bits des Spalten-Teilworts und die zwei höchstwertigen Bits des Zeilen-Teilworts, nicht alle möglichen Kombinationen annehmen, die verfüg­ bar sind, kann die in diesen fünf Bits enthaltene Adresseninformation auf vier Bits verdichtet werden, wie noch erläutert wird. Wie in Fig. 3 dargestellt ist, können die fünf Bits R 4, R 3, C 6, C 5 und C 4 eine von 15 Kombinationen annehmen, die in der linken Spalte darge­ stellt sind. Da zur Spalten- und Zeilenidentifizierung auf dem Datensichtgerät nur 15 Kombinationen erforderlich sind, können diese fünfzehn Kombinationen ausreichend mit Hilfe eines aus vier Bits bestehenden Teilworts ausgedrückt werden (das bis zu 16 verschiedene Kombinationen identifi­ zieren kann). In Fig. 3 ist ein solches aus vier Bits be­ stehendes Teilwort mit den Ausgangsbits O 4, O 3, O 2 und O 1 angegeben. Auf diese Weise kann eine Entsprechung zwischen 15 Kombinationen aus dem aus vier Bits bestehenden Teilwort O 4 -O 1 und den fünfzehn gewünschten Kombinationen des aus fünf Bits bestehenden Teilworts mit den Bits R 4, R 3, C 6, C 5, C 4 gemäß der Darstellung hergestellt werden. Die Um­ setzung der 5-Bit-Kombinationen in die gewünschten 4-Bit- Kombinationen wird mit Hilfe einer geeigneten Bitkompressions­ einheit durchgeführt, so daß das aus vier Bits bestehende Teilwort O 4-O 1 an den 2 K-Direktzugriffspeicher 10 in Fig. 1 angelegt wird. Eine Ausführungsform eines solchen Codeverdichters ist in Fig. 2 dargestellt. In Fig. 2 kann ein Multiplexer-Bauelement 14 des Typs SN74 157 der Firma Texas Instruments Incorporated Dallas, Texas benutzt werden. Wie zu erkennen ist, wird das höchstwertige Bit C 6 des Spalten-Teilworts dem Multiplexer-Wähleingang (SEL) und den Eingängen B 3, B 4 des Bauelements zugeführt. Die Bits C 4, C 5, R 3 und R 4 werden den Eingängen A 1, A 2, A 3, A 4 zuge­ führt, während die Bits R 3, R 4 des Zeilen-Teilworts an die Eingänge B 1, B 2 angelegt werden. Wenn das Signal am Wähleingang SEL einen niedrigen Wert hat (den Digitalwert "0"), dann nehmen die Ausgangssignale die Werte der Signale an den Eingängen A 1 bis A 4 an, das bedeutet:
O 1 = A 1, O 2 = A 2, O 3 = A 3 und O 4 = A 4. Wenn das Signal am Wähleingang SEL einen hohen Wert hat (den Digital­ wert "1"), dann nehmen die Signale an den Ausgängen die Zustände der Signale an den Eingängen B 1 bis B 4 an, d. h. O 1 = B 1, O 2 = B 2, O 3 = B 3 und O 4 = B 4. Die Ausgangsbits O 4 bis O 1 entsprechen somit den 15 Kombinationen der Bits R 4, R 3, C 6, C 5, C 4 ent­ sprechend der Tabelle von Fig. 3, was bedeutet, daß jeder zusätzliche Zustand der höchstwertigen Bits der Spalten- und Zeilen-Teilwörter einen einzigen Zustand der Multiplexer-Ausgangssignale erzeugt, so daß der Multiplexer die aus fünf Bits gebildeten Eingangs­ signalkombinationen auf Ausgangssignalkombinationen aus jeweils vier Bits verdichtet hat.

In einem anderen Zusammenhang einer Videoanzeigeeinheit kann die Erfindung bei der Zeichenanzeige Vorteile bringen; ein Beispiel dafür ist ein Fernsehmonitor mit Rasterabtastung, bei dem ein von einem Festspeicher gebildeter Zeichengenerator eine Punktmatrix liefert, wobei die Daten beispielsweise entsprechend dem ASCII- Code gespeichert und übertragen werden. Die erzeugten Zeichen können jeweils in einer 7 × 10-Punktmatrix wieder­ gegeben werden, wie in Fig. 4 am Beispiel einer aus zwei Buchstaben bestehenden Kombination mit dem Großbuchstaben "S" und dem Kleinbuchstaben "j" angegeben ist. Beim Buch­ staben "S" erzeugt die erste Abtastung (Abtastung 0) Ausgangssignale mit den Werten "1" für die Punktpositio­ nen 1, 2, 3, 4 und 5 und Ausgangssignale mit dem Wert "0" für die Punktpositionen 0 und 6. Die zweite Abtastung (Abtastung 1) erzeugt Ausgangssignale mit dem Wert "1" für die Punktpositionen 0 und 6 und Ausgangssignale mit dem Wert "0" für die Punktpositionen 1, 2, 3, 4 und 5 usw. für jede Abtastung. Eine ebensolche Zusammenstellung der digitalen Ausgangssignale kann für den Buchstaben "j" bestimmt werden. Zur Darstellung der erforderlichen Zeichen im ASCII-Code muß ein Zeichengenerator, der beispielsweise in Form eines Festspeichers (ROM) aufgebaut sein kann, eine Speicherkapazität haben, die zum Speichern von 10 Wörtern aus sieben Bits für jedes Zeichen des Code-Zeichen-Vorrats ausreicht. Bei dem aus 96 Zeichen (einschließlich Buchstaben, Zahlen und gewisser Symbole) bestehenden Zeichenvorrat des ASCII-Codes in einer solchen Punktmatrixform erfordert der Zeichencode sieben Bits, und die Abtastzählung erfordert vier Bits, so daß normalerweise zur Adressierung des Festspeichers ins­ gesamt 11 Bits verwendet werden. Für eine solche 11-Bit- Adresse wurde ein 2 K-Festspeicher ausgewählt, d. h. ein Festspeicher mit einer Kapazität von 2048 Wörtern, während für den aus 96 Zeichen bestehenden Zeichenvorrat des ASCII-Codes (d. h. für 96 Codegruppen × 10 Abtastungen oder 960 Wörter) ein 1 K-Festspeicher mit einer Kapazität von 1024 Wörtern ausreichen würde. In einem solchen 1 K- Festspeicher sind zur Adressierung nur 10 Bits erforder­ lich. Es ist daher erwünscht, die normalerweise erforder­ liche 11-Bit-Adresse auf eine 10-Bit-Adresse für die Ver­ wendung bei einem 1 K-Festspeicher zu verdichten.

Die angezeigten 96 Zeichen des ASCII-Codes enthalten sieben Bits A 6 bis A 0 mit einem Wertbereich von 0100000 bis 1111111, während die Abtastzahl aus 3 Bits S 3 bis S 0 mit einem Wertbereich von 0000 bis 1001 besteht. Die zwei höchstwertigen Bits des ASCII-Codes haben nur drei zulässige Zustände (01, 10, 11) und die drei höchst­ wertigen Bits der Abtastzahl haben nur fünf zulässige Zustände (000, 001, 010, 011, 100). Für jeden dieser zulässigen Zustände erscheinen die übrigen sechs Bits mit niedrigerer Wertigkeit in allen Kombinationen. Zur Adressierung des Festspeichers können daher die Bits mit niedrigerer Wertigkeit direkt an den Festspeicher angelegt werden, während die fünf Bits mit höherer Wertigkeit auf 4 Bits verdichtet werden können, damit ein Adressierungseingangssignal aus insgesamt 10 Bits für den 1 K-Festspeicher erhalten wird.

In der Tabelle von Fig. 5 ist der Zusammenhang der Bitkompression dargestellt; darin nehmen die zwei höchstwertigen Bits des ASCII-Codes (die Bits A 6 und A 5) und die drei höchstwertigen Bits der Abtast­ zahl (die Bits S 3, S 2 und S 1) in der linken Spalte eine von 15 Kombinationen an, die jeweils durch ein aus vier Bits bestehendes Teilwort zutreffend ausge­ drückt werden können, wie die Bits O 4, O 3, O 2 und O 1 in der rechten Spalte angeben.

Die Verwirklichung der Verdichtung der aus fünf Bits bestehenden Kombinationen auf die aus vier Bits be­ stehenden Kombinationen ist in Fig. 6 dargestellt, wo die Bits A 0 bis A 4 und das Bit S 0 direkt an die Eingänge A 0 bis A 5 des Festspeichers 15 angelegt werden, während die Bits A 5, A 6, S 1, S 2 und S 3 einem Multiplexer-Bauelement 16 des oben im Zusammenhang mit Fig. 2 angegebenen Typs angelegt werden, damit Ausgangs­ bits O 1 bis O 4 erzeugt werden, die an die übrigen Ein­ gänge A 6 bis A 9 des Speichers 15 angelegt werden. Die acht parallelen Ausgangsbits 0 bis 7 des Festspeichers werden dann einem herkömmlichen Videoschieberegister zugeführt, das dann ein aus seriellen Bits bestehendes Ausgangs­ signal erzeugt, das die gewünschte Bildpunkt-Ausgangs­ signalfolge für ein mit einer Katodenstrahlröhre ausge­ stattetes Sichtgerät in bekannter Weise repräsentiert.

Die Erfindung ist hier zwar im Zusammenhang mit einem Datensichtgerät beschrieben worden, bei dem ein Direkt­ zugriffspeicher zur Auffrischung oder ein von einem Fest­ speicher gebildeter Zeichengenerator verwendet wird, doch kann sie auch in anderen Fällen angewendet werden, bei denen eine ausreichende Anzahl zulässiger Zustände eines Eingangsworts nicht für die Benutzung erforderlich ist, so daß die gesamte Anzahl der Bits des Worts zu einer geringeren Anzahl von Bits verdichtet werden kann, die immer noch die gewünschte Anzahl an erforder­ lichen eindeutigen Zustandskombinationen darstellt.

Claims (7)

1. Anordnung zur Datenbitkompression mit einer Einrichtung zur Abgabe eines ersten binären Datensignals mit einer ersten Anzahl von Datenbits und einer Datenbitkompressions­ vorrichtung, die abhängig von einer ersten ausgewählten Gruppe von Datenbits des ersten binären Datensignals, in der die Anzahl der Bits kleiner als die gesamte Anzahl der Datenbits in dem ersten binären Datensignal ist, eine zweite ausgewählte Gruppe von Datenbits erzeugt, in der die Anzahl der Datenbits kleiner als die Anzahl der Daten­ bits in der ersten ausgewählten Gruppe ist und deren Da­ teninformation der Dateninformation in der ersten ausge­ wählten Gruppe entspricht, wobei die zweite ausgewählte Gruppe von Datenbits zusammen mit der verbleibenden Grup­ pe von Datenbits des ersten binären Datensignals, die nicht in der ersten ausgewählten Gruppe enthalten ist, ein zweites binäres Datensignal bildet, das eine zweite Anzahl von Datenbits hat, die kleiner als die erste Anzahl von Datenbits ist, dadurch gekennzeichnet, daß die Daten­ kompressionsvorrichtung ein Multiplexer (14) ist, der zwei Gruppen von Eingängen (A 1, A 2, A 3, A 4; B 1, B 2, B 3, B 4) und einen Wähleingang (SEL) aufweist, an die Datenbits der ersten ausgewählten Gruppe (C 4, C 5, C 6, R 3, R 4) von Datenbits des ersten binären Datensignals (C 0 bis C 6; R 0 bis R 4) angelegt sind und der als zweite ausgewählte Gruppe von Datenbits (O 1, O 2, O 3, O 4) je nach dem Zustand des an den Wähleingang (SEL) angelegten Datenbits (C 6) die an die erste Gruppe von Eingängen (A 1 bis A 4) ange­ legten Datenbits (C 4, C 5, R 3, R 4) oder an die zweite Gruppe von Eingängen (B 1 bis B 4) angelegten Datensignale (C 6, R 3, R 4) an seinen Ausgängen abgibt, so daß das zweite binäre Datensignal (C 0, C 1, C 2, C 3, R 0, R 1, R 2, O 1, O 2, O 3, O 4) die gesamte Information des ersten binären Daten­ signals (C 0 bis C 6, R 0 bis R 4) enthält.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste ausgewählte Gruppe (C 4, C 5, C 6, R 3 , R 4) von Datenbits ausgewählte Bits der höchstwertigen Datenbits des ersten binären Datensignals (C 0-C 6; R 0-R 4) enthält.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß das erste binäre Datensignal ein erstes binäres Daten-Teilsignal (C 0-C 6) und ein zweites binäres Daten- Teilsignal (R 0-R 4) enthält und daß die erste ausgewählte Gruppe (C 4, C 5, C 6, R 3, R 4) von Datenbits ausgewählte Bits der höchstwertigen Datenbits des ersten binären Daten- Teilsignals (C 0-C 6) und des zweiten binären Daten-Teil­ signals (R 0-R 4) enthält.

4. Anordnung nach Anspruch 1, wobei das zweite binäre Datensignal Spalten- und Zeilen-Dateninformationen für die Verwendung in einem mit einer Katodenstrahlröhre ausgestatteten Datensichtgerät enthält, dadurch gekenn­ zeichnet, daß die Einrichtung (12, 13) zur Abgabe des ersten binären Datensignals (C 0-C 6 ; R 0-R 4) eine Vorrichtung (12) zur Erzeugung eines binären Spaltenzähl-Datensignals und eine Vorrichtung (13) zur Abgabe eines binären Zei­ lenzähl-Datensignals enthält, daß die erste ausgewählte Gruppe (C 4, C 5, C 6, R 3, R 4) von Datenbits erste ausge­ wählte Bits der höchstwertigen Datenbits des Spalten­ zähl-Datensignals und zweite ausgewählte Bits der höchst­ wertigen Bits des Zeilenzähl-Datensignals enthält, und daß ein Direktzugriffspeicher (10) zur Speicherung von Zeicheninformationen vorgesehen ist, der abhängig von dem zweiten binären Datensignal die gespeicherte Zeichen­ information an das Datensichtgerät abgibt.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Spaltenzähl-Datensignal aus sieben Datenbits besteht, daß das Zeilenzähl-Datensignal aus fünf Datenbits besteht, daß die ersten ausgewählten Bits der höchstwertigen Daten­ bits drei Datenbits sind, daß die zweiten ausgewählten Bits der höchstwertigen Datenbits zwei Datenbits sind, daß die zweite ausgewählte Gruppe von Datenbits aus vier Datenbits besteht und daß das zweite binäre Datensignal aus elf Bits besteht.

6. Anordnung nach Anspruch 1 zur Verwendung in einem Punkt­ matrix-Abtastsystem eines mit einer Katodenstrahlröhre ausgestatteten Sichtgeräts, dadurch gekennzeichnet, daß die Einrichtung zur Erzeugung des ersten binären Daten­ signals eine Vorrichtung zur Erzeugung eines binären Ab­ tastsignals und eine Vorrichtung zur Erzeugung eines binären Punktpositionssignals enthält, daß die erste aus­ gewählte Gruppe von Datenbits erste ausgewählte Bits der höchstwertigen Datenbits des Abtastsignals und zweite aus­ gewählte Bits der höchstwertigen Datenbits des Punktposi­ tionssignals enthält, und daß ein Festspeicher vorgesehen ist, der Abtast- und Punktpositionssignale zur Wiedergabe einer Punktmatrix auf der Katodenstrahlröhre abgibt.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß jedes Abtastsignal aus vier Datenbits besteht, daß das Punktpositionssignal aus sieben Bits besteht, daß die ersten ausgewählten Bits der höchstwertigen Bits zwei Bits sind, daß die zweiten ausgewählten Bits der höchst­ wertigen Bits drei Bits sind, daß die zweite ausgewählte Gruppe der Datenbits vier Datenbits enthält und daß das zweite binäre Datensignal aus zehn Bits besteht.