[go: up one dir, main page]

DE2707372C2 - Verfahren zum Ätzen von Silicium unter Anlegung einer elektrischen Spannung - Google Patents

Verfahren zum Ätzen von Silicium unter Anlegung einer elektrischen Spannung

Info

Publication number
DE2707372C2
DE2707372C2 DE19772707372 DE2707372A DE2707372C2 DE 2707372 C2 DE2707372 C2 DE 2707372C2 DE 19772707372 DE19772707372 DE 19772707372 DE 2707372 A DE2707372 A DE 2707372A DE 2707372 C2 DE2707372 C2 DE 2707372C2
Authority
DE
Germany
Prior art keywords
silicon
solution
defects
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19772707372
Other languages
English (en)
Other versions
DE2707372A1 (de
Inventor
John Louis Pleasant Valley N.Y. Deines
Michael Robert Newburgh N.Y. Poponiak
Robert Otto Hopewell Junction N.Y. Schwenker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2707372A1 publication Critical patent/DE2707372A1/de
Application granted granted Critical
Publication of DE2707372C2 publication Critical patent/DE2707372C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2637Circuits therefor for testing other individual devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Anätzen der Oberfläche eines Siliciumkörpers mittels einer Flußsäurc(HF)-Lösung unter Anlegung einer elektrischen Spannung zwischen der Lösung und dem Siliciumkörper.
Ätzverfahren, bei denen Siliciumoberflächen mit einer Flußsäure(HF)-Lösung unter Anlegung einer elektrischen Spannung zwischen der Lösung und dem Siliciumkörper angegriffen werden, sind aus der US-PS 02 979 und der DE-OS 21 30 624 bekannt. Bei den in diesen Schriften beschriebenen Verfahren wird die Siliciumoberfläche flächenmäßig abgetragen, d. h., daß eine Parallelverschiebung der Oberfläche, weiche dem Ätzangriff ausgesetzt ist. stattfindet, ohne daß eine beachtliche Änderung der Oberflächenbeschaffenheit eintritt.
Das erfindungsgemäße Verfahren dient hingegen
idem Auffinden von Defekten in Silicium, welche u. U.
■ die Ausbeute von in Silicium erzeugten;Bauteilen beeinflussen können. Die Ausbeute ist ein Maß für den Erfolg eines Halblciterbauteil-Herstellungsverfahren beim Erzeugen von Bauteilen aus Silicium (chips) bzw. Siliciumplättchcn, welche für den beabsichtigten Gebrauch akzeptabel sind. Es ist bekannt, daß die Ausbeute duich das Auftreten bestimmter Defekte, welche in verschiedenen Stadien des Merstcllungsprozcsscs eingeführt werden, beeinträchtigt wird. Es leuchtet ein, daß es vorteilhaft ist, ein solches Auftreten von Defekten zum frühest möglichen Zeitpunkt zu entdecken, um zu vermeiden, daß kostspielige, aber in diesem FaI! sinnlose zusätzliche Verfahrensschritte, welche normalerweise erforderlich sind, um die Bauteile zu vollenden, durchgeführt werden. Inibesondere ist gefunden worden, daß sich aus der Anzahl von solchen Defekten zuverlässig die Ausbeute von Bauteilen, welche später in dem HaIbleitermaterial gebildet werden, vorhersagen läßt Solche Defekte sind erstens elektrisch aktiv, d. h. sind stromführende Defekte oder Leckstrompfade und zweitens dort angesiedelt wo in späteren Vtrfahrensschritten aktive Halble'terbauteile gebildet werden. Defekte, die nicht elektrisch aktiv sind, haben keinen Einfluß auf die Funktion der später gebildeten Bauteile. Es hat nicht an Versuchen gefehlt Verfahren aufzufinden, die genannten Defekte so früh wie möglich aufzufinden. So ist beispielsweise ein Verfahren bekannt, um durch chcmi-
sches Ätzen Kristallfehler zu kennzeichnen. Jedoch werden bei diesem Verfahren die elektrisch aktiven und die elektrisch inaktiven Defekte in gleicher Weise sichtbar gemacht Deshalb läßt sich das Ergebnis dieses Verfahrens nicht zu Ausbeutevorhersagen und nicht zum Abschätzen benutzen, ob es sinnvoll ist, den untersuchten Siliciumkörper den weitere ί Verfahrensschritten bis zu vollständigen Herstellung der Halbleiterbauteile zu unterwerfen.
In der Mehrzahl der Fälle wird in der Halbleitertechnik Silicium als Halbleitermaterial verwendet, und dabei werden sehr häufig die Halbleiterbauteile in einem n- -dotierten Siliciumkörper bzw. in einer n--dotierten Epitaxieschicht weiche auf einem Siliciumkörper aufgebracht ist, erzeugt
Es ist deshalb die Aufgabe der Erfindung, ein mit geringem Aufwand durchführbares Verfahren anzugeben, mit dem eindeutig und zuverlässig ausschließlich elektrisch aktive Defekte in n--dotiertem Silicium sowohi ihrer Anzahl als auch ihrer Dichte nach festgestellt werden können.
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöst.
Das erfindungsgemäße Verfahren ist in der Lage, /wi-
Vt sehen elektrisch aktiven und elektrisch inaktiven Defek ten zu unterscheiden, d. h. nur die erstercn werden sichtbar gemacht. Bei rein chemischer Ätzung werden elektrisch inaktive und aktive Defekte in gleicher Weise angegriffen. In der Beschreibung wird auf die zugrundeliegende Theorie näher eingegangen. Es ist sehr wichtig, daß die Konzentration der Lösung an Flußsäure nicht über etwa 15% ansteigt, da eine höher konzentrierte Lösung nicht nur die elektrisch aktiven Defekte, son dem die gesamte Oberfläche leicht anätzt, was dann das Auffinden der elektrisch aktiven Defekte erschwert, und außerdem entstehen auch dann an den Stellen, an denen sich die elektrisch nicht aktiven Defekte befinden, Ätzgrübchen. Das Verfahren erfordert einen sehr geringen apparativen Aufwand, und zum Auffinden der die elek-
60. frischen,Defekte.anzeigenden Ätzgrübchen ist im allge-
" i|>;meinen ein Jn. jeder Halbleiterfertigung vorhandenes Mikroskop ausreichend.
Es ist vorteilhaft, wenn eine etwa 5%igc Hf"-Lösung verwendet wird. Bei dieser Konzentration erfolgt das
b5 Ätzen immer noch so schnell, daß das Verfahren in einer fabrikmäßigen Hülblcitcrfcrtigung verwendet werden kann, und es ist außerdem sichergestellt, daß wirklich nur die Obcrflächcnbereiche, unter welchen sich elck-
trisch aktive Defekte befinden, angeätzt werden und die Oberfläche im übrigen völlig unverändert bleibt, wodurch das Auffinden der Ätzgrübchen auch für Ungeübte ohne jede Schwierigkeit durchführbar wird.
Damit nur diejenigen elektrisch aktiven Defekte erfaßt werden, welche sich in derjenigen Oberflächenschicht des η-dotierten Halbleitermateriais befinden, in welcher in spätren Verfahrensschritten die aktiven I lalbleiterbauteile erzeugt werden sollen, läßt sich das erfindungsgemäße Verfahren in vorteilhafter Weise so durchführen, daß die Spannung so festgelegt wird, daß die durch ihre Anlegung sich ausbildende Verarmungsschicht nur etwa so dick wie diese oben genannte Oberflächenschicht ist. Zur Feststellung von vorhersehbaren elektrischen Defekten in später in dem Siliciumkörper erzeugten vertikalen bipolaren Transistoren geht man am besten so vor. daß die angelegte Spannung so groß ist. daß die Dicke der Verarmungsschicht etwa gleich dem Abstand zwischen der Siliciumoberfläche und dem Koückior-Basisübergang ist.
in vorteilhafter Weise läßt sich das erfindungs^smäße Verfahren anwenden zur Untersuchung einer Siliciumschicht, welche die Form einer auf einem in der Halbleiter-Fertigung üblicherweise eingesetzten Halbleiterplättchen aufgebrachten, epitaxialen Oberflächenschicht hat. Dabei ist es sowohl möglich, das erfindungsgemäße Verfahren an Testplättchen, welche zusammen mit den Produktplättchen behandelt worden sind, als auch direkt an Produktplättchen durchzuführen.
Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen beschrieben. Es zeigt
F i g. 1 in graphischer Darstellung die Vorrichtung, welche bei der Durchführung des erfindungsgemäßen Verfahrens angewandt wird,
F i g. 1A in Aufsicht das Siliciumplättchen, welches in der I' i g. 1 im Querschnitt gezeigt ist und
F i g. 2 eine nicht maßstabsgetreue Vergrößerung eines Teils des ir. der F i g. 1 gezeigten Siliciumplättchens.'
Die F i g. I zeigt ein Halbleiterplättchen 1, welches die Öffnung 2 der aus einem synthetischen Harzpolymer bestehenden Tasse 3 mittels des Dichtrings (O-R\ng) 4 dicht verschließt. Das Plättchen ί wird mittels der Halterung 5 aus rostfreiem Stahl gegen den Dichtring 4 gedrückt. Dit Tasse 3 ist mit dem H>:Elektrolyten 6 gefüllt, in welchen das Platinblech 7 eintaucht. Die Spannungsquelle 8 stellt eine Spannung zur Verfügung, welche zwischen dem Blech 7 und der Halterung 5 angelegt wird, und welche das Blech 7 bezüglich der Halterung 5 negativ macht. Lediglich derjenige Oberflächenbereich des Plättchen^ 1, welcher sich innerhalb des Dichtrings 4 befindet, wird von dem Elektrolyten 6 kontaktiert. Es ist ohne weiteres möglich, daß unterschiedliche Oberflächenbereiche des Plättchens 1 zu verschiedenen Zeiten dem Elektrolyten 6 ausgesetzt werden, um Daten bezüglich der Defekte auf der gesamten Plättchenoberfläche /u erhalten.
Wie in der Fig. IA angedeutet ist. werden drei voneinander getrennte Oberflächenbereiche 9, 10 und 11 während aufeinanderfolgender Zeiten anodisch geätzt. Alternativ ist es auch möglich, das gesamte Plättchen auf einmal anodisch zu ätzen, indem die Größe der Öffnung 2 der Tasse 3 vergrößert wird. Die Anzahl und die Größe der geätzteft Oberflächenbereiche des Plättchens 1 ist nicht ein kritischer Aspekt der vorliegenden Erfindung.
Sicht man sich das Halbleiterplättchen 1 detaillierter mit Hilfe der F i g. 2 an, so sieht man, daß das Plättchen 1 aus einem ρ--Substrat 12 besteht, in welches ein η+-Subkollektor 13 eindiffundiert ist. Eine n~-Epitaxieschicht 15 ist auf der gesamten Oberfläche des Substrats 12 aufgebracht, wobei Bedingungen angewandt wurden, welche es dem Subkollektor 13 erlauben, teilweise in die Epitaxieschicht hinein zu diffundieren.
Der elektrisch aktive Defekt 16 erstreckt sich von dem Subkollektor 13 zu der Oberfläche der Epitaxieschicht 15, welche sich in Kontakt mit dem Elektrolyten 6 befindet. Der Defekt 16 ist typisch für diejenigen Defekte, welche die Bauteilausbeute ungünstig beeinflussen, da der Defekt 16 eine leitfähige Verbindung von dem Kollektor durch einen p+-Basisbereich zu dem Emitter eines nicht gezeigten Transistors darstellt, wel-
H eher später durch nachfolgende Prozeßschrilte in der Epitaxieschicht oberhalb des Subkollek'.ors 13 gebildet wird. Der elektrisch aktive Defekt 16 wirkt als eine Quelle von Löchern in der Epitaxieschicht 15 vom n-Typ. Diese Locher wandern unter dem E :nfluß des elektrischen Feldes, weiches sich durch C/«- Verarmungsschicht, welche innerhalb der Epitaxieschicht 15 unter dem Einfluß der Potentialdifferenz, welche zwischen dem Elektrolyten 6 und dem Substrat 12 angelegt ist, hindurch erstreckt, in Richtung der darüberliegenden Oberfläche der Epitaxieschicht 15. Als Ergebnis der Lochwanderung zu der Oberfläche der Epitaxieschicht 15, wodurch die Löcher in Kontakt mit dem Elektrolyten 6 kommen, wird ein Grübchen 17 ir. die Oberfläche der Epitaxieschicht 15 direkt über der Stelle, wo sich der Defekt 16 befindet, geätzt. Da innerhalb der Epitaxieschicht 15 vom η-Typ außer an den Stellen, wo sich Defekte, wie z. B. der Defekt 16, befinden, keine wesentlichen Quellen von Löchern vorhanden sind, findet keine sonstige Erosion des Silicium statt.
Die anodische Behandlung von Siliciumplättchen in HF-Lösungen wurde früher benutzt, um poröses Silicium zum Zwecke der Bauleilisolation herzustellen, /.um Elektropolieren und zum Dünnermachen der Plättchen. Bei solchen Anwendungen, wie auch bei der Methode der C jfektauffindung gemäß der vorliegenden Erfindung, findet eine Auflösung von Silicium durch eine elektrochemische Reaktion statt, welche die Anwesenheit oder Einführung von Löchern erfordert. Es wird angenommen, daß die Initiierung der Siliciümauflöjung
loch(e + )-abhängig ist. Dies ist in Übereinstimmung mit der Gleichung:
Si + 2HF + (2 - n)e* -* SiF2 + 2H+ + ne~.
wobei η < 2 ist.
in Silicium vom η-Typ, wo Löcher die Minoritätsträger sind, wird ein verstärktes elektrochemisches Ätzen überall dort erfolgen, wo Löcher injiziert werden. Elektrisch aktive Defektstellen wirken als Rekombination-Erzeugungszentren im Silicium vom η-Typ und bewirken die Loch-Injektion auf einer lokalisierten Basis, wodurch das Ätzgrübci.en, wie z. B. das oben diskutierte Grübchen 17. entstehen. Solche Ätzgrübchen sind sehr
W) gut sichbar, wenn die Konzentration der Flußsäurc in der Elektrolytlösung 6 kleiner als 15% ist. Konzentrationen von etwa 5% werden bevorzugt. Es ist festgestellt worden, daß Ätzgrübchen, welche die Anwesenheit von elektrisch aktiven Defekten anzeigen, durch visuelle Untersuchung weniger klar unterschieden werden können, wenn die Konzentration der Flußsäure über 15% erhöht wird. Es wird angenommen, daß solche erhöhten Koraentrationen von Flußsäure in der Gegen-
wart von willkürlich verteilten Lochquellen an der Oberfläche des Plättchens 1, welche auf unerwünschte Verunreinigungen, Oberflächenzustände, hängende Verbindungen, exzessive Oberflächenbeleuchtung usw. zurückzuführen sind, ein anodisches Ätzen der Siliciumoberfläche gemäß der oben beschriebenen elektrochemischen Reaktion bewirken. Die zuletzt genannten Erscheinungen an der Siliciumoberfläche, verursachen in der Gegenwart von erhöhten HF-Konzentrationen das Auftreten einer Oberflächentrübung. Dies ist auf eine anodische Ätzreaktion in geringem Umfang zurückzuführen, welche die Tendenz hat, die Anwesenheit von Ätzgrübchen, welche dazu dienen sollen, die Anwesenheit von elektrisch aktiven Defekten, welche im Zusammenhang mit der vorliegenden Erfindung von Interesse sind, aufzuzeigen, zu verschleiern. Wenn jedoch die HF-Konzentration der Elektrolyt-Lösung 6 unterhalb 15%
ein Minimum reduziert oder eliminiert. Es hat sich gezeigt, daß nicht alle elektrisch aktiven Defekte für die Bauteilausbeute Folgen haben. Solche elektrisch aktiven Defekte, welche unterhalb des Bereichs für die aktiven Bauteile in dem Siliciumplättchen liegen, werden in dsn meisten Fällen die Funktion der Halbleiterbauteile (bipolare Transistoren usw.), welche später in den Bereichen des Plättchens für die aktiven Bauteile gebildet werden, nicht nachteilig beeinflussen. In Übereinstimmung mit einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens werden Ätzgrübchen, die im Zusammenhang stehen mit elektrisch aktiven Defekten, welche unterhalb des Bereichs der aktiven Bauteile des Plättchens liegen, dadurch vermieden, daß die Amplitude des angelegten Potentials zwischen dem Elektrolyten 6 und dem Plättchen 1 so festgelegt wird, daß die Tiefe der Verarmungsschicht, welche innerhalb des Plättchens 1 gebildet wird, der Tiefe des Bereichs für die aktiven Bauteile, d. h. insbesondere der Tiefe des Kollektor-Basisübergangs der im Plättchen 1 zu bildenden vertikalen bipolaren Transistoren, entspricht. Infolgedessen liegen elektrisch aktive Defekte, welche sich unterhalb des Basisbereichs in der Epitaxieschicht 15 innerhalb des Substrats 12 befinder., unterhalb des Verarmungsbereichs, so daß irgendwelche Löcher, welche dadurch injiziert werden, keinen wesentlichen Einfluß eines elektrischen Feldes spüren, und deshalb nicht zu der Oberfläche der Epitaxieschicht 15 getrieben werden. In der Abwesenheit von Löchern an der Oberfläche der Epitaxieschicht 15 entwickeln sich auch keine Ätzgrübchen, welche elektrisch aktiven Defekten entsprechen, welche unterhalb des Bereichs der aktiven Bauteile des Siliciumplättchens liegen, und dies ist gerade das, was gewünscht wird.
Nach der Vollendung des anodischen Ätzens entsprechend der vorliegenden Erfindung wird das Plättchen 1 aus der in der F i g. 1 gezeigten Vorrichtung entfernt und visuell mittels irgendeiner passenden Technik, wie z. B. durch eine mikroskopische Inspektion, durch eine Untersuchung mit einer Infrarot-TV-Kamera und dem zugehörigen Monitor usw, geprüft Die Anwesenheit von einem oder mehr Ätzgrübchen innerhalb eines bekannten kritischen Oberflächenbereichs des Plättchens 1 erlaubt die zuverlässige Vorhersage, daß irgendein Bauteil, welches später innerhalb dieses kritischen Bereichs gebildet wird nicht akzeptabel sein wird. Andererseits ist gefunden worden, daß die Anzahl von Ätzgrübchen pro Oberflächeneinheil eng mit der Bauteil-Ausbeute korreliert. Die anodisch geätzten Plättchenoberflächenbereiche können vorherbestimmte Bereiche von echten Produktplättchen sein oder das anodische Ätzen kann an Testplattchen, welche denselben Prozeßschritten wie die Produktplättchen unterworfen worden sind, durchgeführt werden. In beiden Fällen ist das Auftreten von Ätzgrübchen in kritischen Bereichen der Plättchenoberfläche oder das Auftreten von einer solchen Anzahl von Ätzgrübchen, daß eine zulässige Dichte pro Oberflächengebiet überschritten wird, ein zuverlässiger Hinweis darauf, daß die getesteten Plättchen
ίο und auch alle diejenigen, welche zwar nicht getestet wurden, aber denselben Prozeßschritten wie die getesteten Plättchen unterworfen worden sind, keine gute Ausbeute an Bauteilen erbringen werden. Entsprechend diesen Prüfungsergebnissen werden dann solche weiteren teueren, aber sinnlosen Verfahrensschritte, welche notwendig sind, um die gewünschten Bauteile in den getesteten Plättchen zu vollenden, nicht durchgeführt, wodurch dsr in ein Material, welch?·? in i?dem Fall schließlich doch weggeworfen wird, investierte Aufwand auf ein Minimum reduziert wird.
Hierzu I Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Anätzen der Oberfläche eines Siliciumkörpers mittels einer Flußsäure(HF)-Lösung unter Anlegung einer elektrischen Spannung zwischen der Lösung und dem Siliciumkörper, wobei die Lösung gegenüber dem Siliciumkörper auf einem negativen Potential liegt, dadurch gekennzeichnet, daß die Oberfläche eines mindestens in einer an diese Oberfläche angrenzenden Schicht (15) n--dotierten Siliciumkörpers (1) beim Anätzen mit der höchstens 15°/oigen HF-Lösung (6) kontaktiert wird, daß der Vorgang nach einer festgelegten Zeit unterbrochen wird und dann die S.'ijiciumoberfläche visuell auf das Vorhandensein von Ätzgrübchen untersucht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eiTii etwa 5%ige HIF-Lösung (6) verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Spannung so festgelegt wird, daß die durch ihre Anlegung sich a [«bildende Verarmungsschicht nur etwa so dick wie die Oberflächenschicht ist, in welcher in nachfolgenden Verfahrensschritten aktive Bauteile erzeugt werden sollen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Spannung so festgelegt wird, daß die Dicke der Verarmungsschicht etwa gleich dem Abstand zwischen der Siliciumoberfläche und dem Kollektor-Basisübergang eines später zu erzeugenden vertikalen bipolaren Transistors ,st.
5. Verfahren nach einem oder znehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Siliciumkörper (1) in der Form eines Plättchens untersucht wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Siliciumschicht (15) in Form einer epitaxialen Oberflächenschicht untersucht wird.
DE19772707372 1976-03-15 1977-02-21 Verfahren zum Ätzen von Silicium unter Anlegung einer elektrischen Spannung Expired DE2707372C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US66723276A 1976-03-15 1976-03-15

Publications (2)

Publication Number Publication Date
DE2707372A1 DE2707372A1 (de) 1977-09-22
DE2707372C2 true DE2707372C2 (de) 1985-08-22

Family

ID=24677379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772707372 Expired DE2707372C2 (de) 1976-03-15 1977-02-21 Verfahren zum Ätzen von Silicium unter Anlegung einer elektrischen Spannung

Country Status (6)

Country Link
JP (1) JPS52111373A (de)
CA (1) CA1069221A (de)
DE (1) DE2707372C2 (de)
FR (1) FR2344847A1 (de)
GB (1) GB1514697A (de)
IT (1) IT1118013B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2532760A1 (fr) * 1982-09-08 1984-03-09 Comp Generale Electricite Procede et dispositif pour obtenir des caracteristiques physiques d'un materiau semi-conducteur
JPS6066920A (ja) * 1983-09-22 1985-04-17 北興化工機株式会社 可搬式サイレ−ジ容器
EP0400387B1 (de) * 1989-05-31 1996-02-21 Siemens Aktiengesellschaft Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
EP0400386B1 (de) * 1989-05-31 1994-08-24 Siemens Aktiengesellschaft Verfahren zur Bestimmung der Rekombinationsgeschwindigkeit von Minoritätsträgern an Grenzflächen zwischen Halbleitern und anderen Substanzen
DE3917702A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Verfahren zur ortsaufgeloesten bestimmung der diffusionslaenge von minoritaetsladungstraegern in einem halbleiterkristallkoerper mit hilfe einer elektrolytischen zelle
DE4328083A1 (de) * 1993-08-20 1994-03-31 Ignaz Eisele Verfahren zur mikroskopischen Messung von Topographie und lateralen Potentialverteilungen an einer Oberfläche mit einer Feldeffektanordnung
JP4916249B2 (ja) * 2006-08-10 2012-04-11 新電元工業株式会社 半導体基板の検査方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3655540A (en) * 1970-06-22 1972-04-11 Bell Telephone Labor Inc Method of making semiconductor device components
US3902979A (en) * 1974-06-24 1975-09-02 Westinghouse Electric Corp Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication

Also Published As

Publication number Publication date
CA1069221A (en) 1980-01-01
FR2344847A1 (fr) 1977-10-14
FR2344847B1 (de) 1979-09-28
JPS52111373A (en) 1977-09-19
JPS5320380B2 (de) 1978-06-26
DE2707372A1 (de) 1977-09-22
GB1514697A (en) 1978-06-21
IT1118013B (it) 1986-02-24

Similar Documents

Publication Publication Date Title
WO1988009053A1 (en) Process and installation for determining the thickness of layers in layered semi-conductors
DE69232582T2 (de) Selektives Elektrochemischätzen
DE69119365T2 (de) Verfahren zur Analyse von Metallverunreinigungen in dem oberflächigen Oxidfilm eines Halbleitersubstrats
DE2707372C2 (de) Verfahren zum Ätzen von Silicium unter Anlegung einer elektrischen Spannung
DE2223922C2 (de) Kontaktvorrichtung für ein Meßinstrument
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
EP0000489B1 (de) Verfahren zum zerstörungsfreien Prüfen von Halbleitersubstraten
DE2736200A1 (de) Chemisch sensitiver feldeffekt- transistor und verfahren zur herstellung desselben
DE1573802A1 (de) Verfahren zum Sichtbarmachen von Fehlstellen in Korrosionsschutzschichten
DE112016001599B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE2414222C3 (de) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE19511596A1 (de) Verfahren zum Ätzen von Halbleiterwafern
DE19958202C2 (de) Verfahren zur Herstellung einer Metallschicht mit einer vorgegebenen Dicke
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19653177C2 (de) Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen
EP0253420A1 (de) Anordnung und Verfahren zum elektrochemischen Aetzen von Silizium
DE3151891A1 (de) Halbleiter-sensor fuer die messung der konzentration von teilchen in fluiden
DE2455363A1 (de) Verfahren zur herstellung duenner schichten aus halbleitermaterial
DE910193C (de) Verfahren zur Herstellung eines gleichrichtenden, insbesondere lichtempfindlichen Halbleiterelements
DE102014211352B4 (de) Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes
DE1673124C3 (de) Verfahren zur Bestimmung der Dotierungskonzentration in Halbleitermaterialien
DE3103611A1 (de) Verfahren und vorrichtung zur bestimmung des tiefenprofiles der ladungstraegerkonzentration in halbleiterkristallen mittels differentieller kapazitaet-spannung-messungen auf elektrochemischem wege
DE102021108647A1 (de) Vorrichtung und verfahren zum messen zumindest einer kennlinie eines optoelektronischen bauelementes

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee