DE2625467C2 - Steuerschaltung zur Tastatureingabe für ein Datensichtgerät - Google Patents

Description

45

Die Erfindung bezieht sich auf eine Steuerschaltung zur Tastatureingabe von auf einem Datensichtgerät anzuzeigender aus mehreren Zeichen bestehender Information.

Terminal-Systeme erfordern oftmals eine Tastatur für eine Dateneingabe und ein Display zur Anzeige der auf der Tastatur eingegebenen oder von anderen Terminals oder einem Computer übermittelten Daten.

Die vorgesehenen Funktionen und die Kosten solcher Terminals bestimmen oftmals ihren Markterfolg; das Preisleistungsverhältnis wird durch die Komplexität und die Quantität der logischen Komponenten bestimmt.

Verschiedene Tastaturfunktionen, wie z. B. die ausschließende Tastenverriegelung, der 2-Tasten-Übergang und der Prellschutz sind nach dem Stand der Technik bekannt; wie auch Display-Funktionen, nach denen eingegebene Zeichen zuerst in der rechtesten Position angezeigt und dann nach links verschoben werden.

Die Schaltkreise nach dem Stand der Technik zur Realisierung dieser Funktionen schließen u. a. Integratoren (für den Prellschutz), Schieberegister (für den 2-Tasten-Übergang) und Schieberegister (für Display-Generierung) ein.

Nach der DE-AS 19 00 147 ist insbesondere aus Fig. 2 und der zugehörigen Beschreibung eine Steuerschaltung für ein durch eine externe Datenquelle oder eine Tastatur betätigbares Datensichtgerät bekannt Diese Steuerschaltung enthält einen über Adressenzähler adressierbaren Speicher zur Aufnahme der anzuzeigenden Daten, dem ein Einzeichenpuffer und das Datensichtgerät nachgeschaltet sind. Diese Steuerschaltung enthält ferner einen Steuerzähler, der mit dem Datensichtgerät und den Eingabekomponenten (Taktsignalleitung zur Tastatur) und einem der Adressenzähler verbunden ist Schließlich enthält diese bekannte Steuerschaltung auch eine Anschlußschaltung, die eine Aufbereitung der Eingabedaten und die Zählersteuerung bei der Eingabe bewirkt Eine Zählergmppe dient zur Adressierung der in den Speicher zu ladenden Daten, während die zweite der Adressierung der in bestimmten Positionen anzuzeigenden Daten zugeordnet ist

Der Erfindung liegt die Aufgabe zugrunde, eine Steuerschaltung zur Tastatureingabe der eingangs genannten Art anzugeben, welche zur Steuerung eines Datensichtgerätes mittels einfacher auf einem Chip integrierbarer Schaltkreise aufgebaut sein soll.

Diese Aufgabe der Erfindung wird in vorteilhafter Weise durch die im kennzeichnenden Teil des Patentanspruchs angegebenen Maßnahmen gelöst

Dadurch ergibt sich eine relativ kostengünstige, eine einfach zu integrierende sowie eine raumsparende Schaltungsanordnung.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben.

Es zeigt

F i g. 1 ein schematisches Blockschaltbild der Erfindung,

Fig.2 ein Blockschaltbild zur Decodierung der Tastatureingabeu,

F i g. 3 ein Blockschaltbild zur Display-Bildwiederholung,

Fig.4 Zeitdiagramme für die Multiplex-Speicheradressierung die Displayzähler-Synchronisation,

Fig.5 Zeitdiagramme für den Ausgabestatus von verschiedenen Steuerzähler-Decodern, welche zur Zeitsteuerung der Tastaturcodierung, das Speicherladen, und die Display-Bildwiederholung benutzt werden.

Nach dem Ausführungsbeispiel der Erfindung umfaßt die Tastatur 10 numerische und 6 Funktionstasten, welche in einer 4x4-Matrix angeordnet sind. Bei Betätigung einer numerischen Taste wird deren Code in einen Tastaturteil eines Puffers für einen Speicher mit direktem Zugriff (RAM) und in einem Displayteil des RAM-Puffers eingegeben und auf dem digitalen Display angezeigt. Bei Betätigung einer Funktionstaste wird deren entsprechender Code in den Tastaturleil des RAM-Puffers eingegeben. Außerdem kann die digitale Anzeige gelöscht und ein Signal zum Computer übertragen werden.

Wenn eine einzelne Taste betätigt wird, wird deren Code in den Tastaturteil des RAM-Puffers geladen. Wenn zwei Tasten sequentiell betätigt und in der gleichen Reihenfolge wie bei der Betätigung freigegeben werden, wird die zweite betätigte Taste dann in den Puffer geladen, wenn die erste Taste losgelassen wird.

Ein Terminal-Steueradapter kann, nachdem die

: Kommunikation mit dem Computer hergestellt ist, s Tastaturzeichen von dem RAM-Puffer übertragen. fe Wenn der Tastaturteil des RAM-Puffers bei der ;_; Betätigung weiterer Tasten bereits voll ist tritt ein '-<■ Überlauf auf, durch welchen eine elektronische Verriegelung der Tastatur erfolgt

■ Der Druck der »Sende«-Taste bedingt normalerwei-

ΐ- se, daß ein Terminal in unbesetztem Zustand an den f: Computer eine Anforderung stellt Wenn zuvor Tasten U betätigt wurden, werden diese in dem RAM-Puffer ί gespeichert — eine Übertragung an den Computer ;^:H erfolgt erst bei Betätigung der »Sende«-Taste bei [: Empfangsbereitschaft des Computers.
Nach der Ausführungsform der Erfindung kann das

Sj digitale Display 8 Stück 7 Segment lichtemittierende £'- Dioden (LED) in horizontaler Gruppierung umfassen. i; Das Display wird in einem Abtast-Multiplex-Modus iß unter Benutzung eines Teils des RAMs als Bildwieder- fj. holungspuffer betrieben.

Die von der numerischen Tastatur eingegebenen 'ß Daten werden in den digitalen Display-Puffer in der gleichen Folge wie dem Tastatur-Puffer eingegeben. : Die Display-Logik fügt das erste von der Tastatur

empfangene Zeichen in die rechteste Position des Displays ein. Bei Betätigung jeder nachfolgenden Taste wird das vorausgehende Zeichen oder die Zeichen auf dem Display um eine Position nach links fortgeschaltet Nach »Füllung« des Displays mit 8 Zeichen gelangen nachfolgende, von der Tastatur eingegebene Zeichen, in die rechte Position des Displays, wodurch bedingt wird, daß das am weitesten links liegende Zeichen vom Display austritt Dieses »Austreten« muß keine Auswirkung auf die im Tastaturpuffer gespeicherten Zeichen haben.

Die Daten werden so lange in dem Display bleiben, bis sie entweder gelöscht werden durch Betätigung einer der Funktionstasten oder zurückgesetzt werden durch einen Befehl von dem Computer.

Die von dem Computer anzuzeigenden Daten werden in der gleichen Weise wie die Tastaturdaten gehandhabt Ein entsprechender Befehl von dem Computer bedingt das Löschen des Displays und befähigt es, bis zu 8 Zeichen zu empfangen, welche in der zugehörige Folge unter Steuerung des Computers in den Display-Pufferteil des RAMs geladen werden.

In Fig. I ist eine bevorzugte Aisführungsform der Erfindung gezeigt. Im Verlauf der Beschreibung ist zu ersehen, wie Daten auf der Tastatur 10 eingegeben oder von dem Computer 50 übertragen und dann in den RAM-Speicher 80 für nachfolgende Displayzwecke 82 geladen werden.

Der Steuerzahler 16 wird durch den Takt 40 betrieben (Fig.3); seine Ausgabe ist zu einer Vielzahl von sequentiellen Zeitgabestatis decodiert. Diese Stati werden ausführlicher im Zusammenhang mit Fig.5 beschrieben. Die durch den Zähler 16 entwickelten Zeitgabestati werden über die Leitung 89 auf das Display 82, die Leitung 90 zur Tastatur 10, die Leitung 91 einem Detektor 15 »gültiger Schlüssel«, die Leitung 92 zum Vergleicher 34, die Leitung 93 zum Display-Adreßzähler 70 und die Leitung 102 zum Tastaturdecodierspeicher 14 geführt. Die Art und Weise, in welcher diese Zeitstati die verschiedenen Schaltkreise steuern, wird später in größerer Einzelheit beschrieben.

Der Tastaturdecodierspeicher 14 speichert den Inhalt vom Zähler 16 via Leitung 102 und überträgt unter bestimmten Bedingungr.rj, die ein Signal auf Leitung 95 von der Tastatur einschließen, seinen Inhalt über Leitung 101 auf den RAM 80. Der Inhalt des Tastaturdocodierspeichers 14 wird auch über die Leitung 93 an den Vergleicher 34 übertragen, welcher eine Ausgabe auf Leitung 97 vorsieht wenn die Leitungen 92 und 96 »gleich« sind. Der Detektor 15 »gültiger Schlüssel« spricht auf die Ausgabe des Vergleichers 34 auf Leitung 97 und die des Steuerzahlers 16 auf Leitung 91 und die der Tastatur 10 auf Leitung 25 zur Signalabgabe auf den Leitungen 94 und 66 an, um eine geschlossene oder betätigte Taste in der Tastatur 10 zu ermitteln, wobei die Steuerung des Ladens der Daten vom Tastaturdecodierspeicher 14 in den RAM 80 über Leitung 101 erfolgt Der Lade-Adreßzähter 72 spricht auf Signale auf Leitung 21 von dem Kommunikations-Steueradapter 52 und auf Signale des Detektors 15 »gültiger Schlüssel« auf Leitung 66 zur Adressierung des RAMs 80 über Leitung 37a an. Daten von und an den Computer 50 werden durch den Kommunikations-Steueradapter 52 über die Leitung 88 vom RAM-Speicher 80 gesteuert Di* über die Leitung 99 auf dem Display 82 anzuzeigeiiiftn Daten werden von dem Einzeichen-Displaypuffer 76 kontinuierlich wiederholt wobei die zu wiederholende Display-Position durch den Display-Adreßzähler 70 über die Leitung 376 adressiert wird, welcher synchron mit dem Systemtakt betrieben und welcher durch den Steuerzähler 16 über die Leitung 93 initiiert wird. Das anzuzeigende wird in den Einzeichen-Displaypuffer 76 über die Leitung 98 vom RAM Speicher 80 unter Steuerung des Display-Adreßzählers 70 geladen.

Die Hauptoperation der Anordnung nach F i g. 1 wird im Zusammenhang mit den Fig.2 und 3 detailliert beschrieben. Wenn eine Taste manuell in der Tastatur 10 betätigt wird, sehen ein den Steuerzähler 16 umfassender Schaltkreis, der Tastaturdecodierspeicher 14, der Vergleicher 34 und der Detektor 15 »gültiger Schlüssel« zur Identifikation dieser Taste einen Schutz gegen »Tastenübergang« und Prellen vor, und auf Anzeige einer gültigen Tastenbetätigung wird diese Tasteninformation über Leitung 101 geladen.

Per Ort, in welchen diese Tasteninformation geladen wird, wird unter Steuerung des Ladeadreßzählers 72 bestimmt welcher asynchron aufwärtsgeschaltet wird unter Steuerung des Detektors 15 »gültiger Schlüssel«. In Multiplexart werden mit Eingabe vor. Tastaturdaten in den RAM 80 die vom RAM 80 unter Steuerung des Display-Adreßzählers 70 anzuzeigenden Daten zur Bildwiederholung der Anzeige wieder aufgesucht Wie noch ausführlicher beschrieben wird, wird der Display-Adreßzähler 70 kontinuierlich und synchron mit den Systemtaktzyklen über den Displayteil des RAMs 80 das nächste auf dem Display 82 anzuzeigende Zeichen in den Display-Puffer 76 iaden. Dieses Zeichen wird an einer Display-Position angezeigt, zu welcher es durch den Steuerzähler 16 über die Leitung 89 geschaltet wird. Die Korrespondenz, welche zwischen de« Display-Adressen, die über die Leitung 89 gesteuert werden und der Stelle im RAM 80 besteht, welcher über die Leitung 98 unter Steuerung des Display-Adreßzählers 70 geladen wird, wird mit der Einführung eines zusätzlichen Zeichens von der Tastatur 10 in den RAM 80 oder von dem Computer 50 hergestellt. Dabei ist eine kontinuierliche Bildwiederholung des Displays 82 vorgesehen, wobei das gerade eingegebene und in den RAM 80 geladene anzu?eigende Zeichen in der rechtesten Position des Displays 82 ohne Verschiebung der Anzeige-Zeichen zwischen den Speicherstellen im RAM 80 erscheinen kann.

In Fig.2 wird eine detailliertere Beschreibung des Tastatureingabe-Untersystems gegeben unter Einschluß des die Blöcke 16,14,34,10 und 15 umfassenden Teiles der Schaltung nach Fig. 1, welche den Teil der Anordnung repräsentieren, welcher sich auf die Identifikation eines gültigen Schlüssel bezieht auf den Tasten-Übergangs- und den Prellschutz und auf das Laden von Daten für eine gültig betätigte Taste in den RAM 80.

Die Anordnung nach F i g. 2 dient der Feststellung, ob ein Tastaturschalter in der Tastatur 10 geschlossen ist und ein Code für die entsprechende Taste in den RAM über die Leitungen 53 bis 57 zu laden ist, wie noch ausführlicher beschrieben wird.

Ein Systemtakt (nicht gezeigt) wird von einem Oszillator vorgesehen oder durch Zeitpulse auf Leitung 39 zum Zähler 16. Die Ausgabe des Zählers 16 mit 7 Stufen erfolgt über die Leitungen 41 bis 47. Der Zähler 16 arbeitet als ein Binärzähler, wobei jeder Taktpuls auf der Leitung 39 seinen Inhalt um 1 vermehrt Die zwei wertniedrigsten Stufen des Zählers 16 werden über die Leitungen 14 und 42 zum Decoder 36 geführt, dessen Ausgaben auf den Leitungen AO, Ai, A2 und A3 erscheinen, wie in F i g. 5 illustriert wird. Die zwei Eingaben auf den Leitungen 41 und 42 werden auf einen von vier Ausgängen decodiert Die Ausgabesignale auf den Leitungen AO bis A3 steuern die Zeit, zu der verschiedene Verriegelungsschaltungen und Torschaltungen betrieben werden, was auch noch ausführlicher beschrieben wird. Das Zeitgabesignal A C wird an die UND-Glieder 83, 84, 85 und 86 gesendet. Das Zeitgabesignal A 1 wird auf die UND-Glieder 26 und 28, das Zeitgabesignal A 2 auf das UND-Glied 22, das Zeitgabesignal A3 auf das UND-Glied 38 und das UND-Glied 12 in der Tastatur gegeben.

Die fünf werthohen Stufen des Steuerzählers 16 sind über die Leitungen 43 bis 47 mit dem Zählerpuffer 14, dem Vergleicher 34, dem 3-zu-8-Decodierer 30 und dem 2-zu-4-Decodierer 32 verbunden. Die anderen Eingänge des Zählerpuffers 14 sind die Rücksetzleitung 61 und die Ladeleitung 71; Leitung 61 dient dem Rücksetzen des Inhalts des Zählers 14 auf eine logische 0 in allen Stufen, und ein Signal auf der Ladeleitung 71 bedingt das Setzen der fünf Stufen des Zählerpuffers entsprechend den logischen Stati auf den Eingabeleitungen 43 bis 47. Die Ausgaben des Zählerpuffers 14 werden auf den RAM als die Bits 1, 2, 4, 8 und 16 über die Leitungen 53 bis 57 geführt, ebenso wie auch zu den entsprechenden Stufen des Vergleichers 34. Der Vergleicher 34 sieht eine Ausgabe auf Leitung 58 vor, wenn jede Stufe des Zählerpuffers 14 die gleiche Datensignifikanz wie die entsprechenden Leitungen 43 bis 47 enthält, d. h., die Leitungen 43 und 53 sind »gleich«, die Leitungen 44 und 45 sind »gleich«, die Leitungen 45 und 55 sind »gleich«, die Leitungen 46 und 56 sind »gleich«, und die Leitungen 47 und 57 sind »gleich«.

Die Tastatur 10 umfaßt ein Matrixfeld von Tastaturschaltern, die als Matrixpositionen 0 bis 32 in vier Reihen und acht Spalten angeordnet sind. Die dritte und vierte Stufe des binären Zählers 16 werden durch einen Decoder 32 decodiert, um sukkzessiv die Reihen der Matrix durch Vorgabe eines Ausgabesignals B 0 auf das UND-Glied 86, Bi auf das UND-Glied 85, 52 auf das UND-Glied 84 und S3 auf das UND-Glied 83 abzutasten. Die werthohen Stufen vom Zähler 16 werden durch den 3-zu-8-Decodierer 30 decodiert, um sukzessiv die Spalten der Tastaturmatrix über die Leitungen DQ bis Dl abzutasten. Es erscheint verständlich, daß die hier als ein Feld von Kontaktschließschaltern dargestellte Tastatur 10 auch jede andere Tastaturart mit sukzessiver Abtastung des Status der Tastenbetätigung benutzt werden kann. Aus der Darstellung nach F i g. 2 geht hervor, daß der andere Eingang vom UND-Glied 86, die Leitung von den Tastaturschalterpositionen 0 bis 7, der des UND-Gliedes 85, die Leitung von den Tastaturschalterpositionen 16 bis 23 und der des UND-Gliedes 83 die Leitung von den Tastaturschalterpositionen 34 bis 32 ist. Die Zeitbeziehung der Ausgabe des Decoders 32 und der Ausgaben des Decoders 30 sind in F i g. 5 illustriert. Wenn der Tastaturschalter 32 zur Zeit A 0 geschlossen wird, wird das UND-Glied 83 eine Ausgabe zu den Zeiten Dl und B3 vorsehen. Die Ausgabe der UND-Glieder 83 bis 86 gelangt auf das ODER-Giied 11 in der Tastaturverriegelung. Der andere Eingang zum ODER-Glied 11 ist der Ausgang vom UND-Glied 12 auf Leitung 59. Die Ausgabe vom ODER-Glied 11, welche negativ sein wird, wenn irgendein Eingang positiv ist, wird über die Leitung 79 dem UND-Glied 12 und dem UND-Glied 28 zugeführt. Die Ausgabe vom UND-Glied 12 über die Leitung 59 wird auf das ODER-Glied 11, das UND-Glied 26 und das UND-Glied 22 geführt. Der andere Eingang auf das UND-Glied 28 kommt über Leitung 58 vom Vergleicher 34, welcher auch eine Eingabe auf das UND-Glied 26 vorsieht. Die Ausgabe vom UND-Glied 28 ist die Rücksetzpuffer-Zählerleitung 61, welche dem Zähierpuffer 14, dem UND-Glied 24, dem UND-Glied 20 und dem UND-Glied 18 zugeführt wird.

Die Verriegelung »Sperre Puffer-Laden« umfaßt das ODER-Glied 17 und das UND-Glied 18. Die Eingänge zum ODER-Glied 17 sind der Ausgang vom UND-Glied 38, die Leitung 69, und der Ausgang des UND-Gliedes 18, die Leitung 63. Der Ausgang vom OD ER-Glied 17 ist negativ, wenn die Leitung 63 oder 69 positiv ist. Der Ausgang wird auf Leitung 67 dem UND-Glied 18 und dem UND-Glied 22 zugeführt. Die Ausgabe des UND-Glieds 18 ist positiv, wenn beide Leitungen 67 und 61 negativ sind. Die Ausgabe wird zum ODER-Glied 17 zurückgeführt.

Die Verriegelung »vom Puffer geladen« umfaßt das ODER-Glied 19 und das UND-Glied 20. Die Eingänge zum ODER-Glied 19 sind die Leitung 68 vom UND-Glied 20 und die »Lade-Zähler-Puffer«-Leitung 71 vom UND-Glied 22. Die Ausgabe vom ODER-Glied 19 ist negativ, wenn Leitung 71 oder 68 positiv ist; diese Ausgabe wird auf Leitung 65 dem UND-Glied 20 zugeführt. Sind Leitung 65 und 61 negativ, so "-^zeugt das UND-Glied 20 ein Ausgabesignal auf Leitung 68 an das ODER-Glied 19, das UND-GHed 38, das UND-Glied 22 und das UND-Glied 26. Die Verriegelung »Sperre RAM-Laden« umfaßt das ODER-Glied 23 und das UND-Glied 24. Die Eingänge zum ODER-Glied 23 sind die Lade-RAM-Abtast-Leitung 75 und der Ausgang vom UND-Glied 24, die Leitung 77. Wenn die Leitung 77 oder die Lade-RAM-Abtast-Leitung 75 positiv ist, wird ein negatives Ausgangssignal auf der Leitung 73 an das UND-Glied 26 und das UND-Glied 24 vorgesehen. Die Ausgabe des UND-Gliedes 26 ist die Lade-RAM-Abtast-Leitung 75, welche bedingt daß der Inhalt des Pufferzählers 14 in den RAM-Speicher (gezeigt in F i g. 1 und F i g. 3 als RAM 80) zu laden ist Die Ausgabe vom UND-Glied 22 ist die Ladezähler-Rufferleirung 71, welche, wenn positiv, den Inhalt der Leitungen 43 bis 47 vom Zähler 16 in die entsprechenden Stufen des Zählerpuffers 14 lädt

Wie zu ersehen ist. sieht der Schaltkreis nach F" i g. 2 bei optimaler Ausnutzung logischer Schaltkreise und billiger Tastaturschalter ein Gerät mit einem Standardsatz von Tastaturcodes und Tastaturschutzfunktionen vor, nämlich einen Schutz gegen das Anschlags- und Freigabeprellen und den 2-Tasten-Übergang und eine ausschließende Tastenverriegelung.

Einige von den Systemvorteilen nach der Erfindung werden im Zusammenhang mit der Beschreibung nach Fig. 3 verständlicher; sie liegen in der Fähigkeit, Teile der Tastaturlogik in Speicherzuteiliings/eiten im Multiplexbetrieb zu benutzen und die Fähigkeit, einen Teil der Tastaturlogik im Zusammenhang mit Abtastpulsen für eine Zeitmultiplexanzeige zu benutzen.

Die im Schaltkreis nach F i g. 2 dargestellten logischen Komponenten schließen einen Λ/+ /V-Bitzähler 16 ein. wobei 2N die Anzahl der in der Tastatur 10 erforderlichen Tasten und M eine Größe vom Mindestwert I, vorzugsweise 2 oder mehr darstellt, die ausreichend groß ist, um die Zykluszeit des /V/+/V-Bitzählers 16 gleich oder größer als 6 msec zu machen. Eine andere in F i g. 2 dargestellte logische Komponente ist der /V-Bitpuffer 14. Ebenso vorgesehen ist ein /V-Bit zu MBit Vergleichsschaltkreis 34, ein Decoderschaltkreis 36 für M Bits und ein Decoderschaltkreis 30 und 32 für X und KBits des Zählers 16, wobei X+ Y= Nist. Wie in Fig. 2 dargestellt, erfordert die Tastatur 32 oder weniger lasten; die folgenden Werte werden für die vorstehend erwähnten Variablen benutzt werden:

M = 2 (wie in den Leitungen 41 und 42

implementiert),
N — 5 (wie in den Leitungen 43 bis 47

implementiert).
X = 2 (wie in den Leitungen 43 und 44

implementiert) und
Y = 3 (wie in den Leitungen 45 bis 47

implementiert).

Der Eingabetakt auf Leitung 39 für den Zähler 16 ist dieSystemspeicherzuteilungszeit.

In den Fig. 2 und 5 ist die charakteristische Betriebsweise des Schaltkreises nach Fig. 2 beschrieben.

Jede Taste in der Tastatur 10, welche durch den Operator betätigt wird, unabhängig von der Anzahl der gedrückten Tasten, wird einen eindeutigen Satz Impulse zur Tastaturverriegelung 11 und 12 erzeugen bei Abtastung durch die Decoder 30 und 32. Jeder eindeutige Satz Pulse korrespondiert mit einem eindeutigen Zählerstand im Zähler 16. Dieser Zählerstand wird als Tastaturcode für die gedrückte Taste benutzt, wodurch der eindeutige Satz Pulse bedingt wird. Die Tastaturverriegelungen 11 und 12 kann nur zur Decodierzeit A 0 gesetzt werden; SFE WERDEN zurückgesetzt zur A 3-Zeit Alle von den Tastaturverriegelungen 11 und 12 abhängigen Aktionen erfolgen entweder zur A 1- oder zur A 2-Zeit Auf diese Art und Weise wird die Tastaturaktion mit der Logik synchronisiert und entsprechende Schwierigkeiten werden eliminiert

Wenn eine oder mehrere Tasten in der Tastatur 10 geschlossen sind und die erste eindeutige Pulsfolge in die UND-Glieder 83 bis 86 zur Zeit A 0 einläuft, werden die Tastaturverriege'.ur.gen 11 und 12 gesetzt Zur A 1-Zeit bei nichtgesetzten Tastaturverriegelungen 11 und 12 wird der Zählerpuffer 14 zurückgesetzt soweit nicht schon geschehen. Zur A 2-Zeit bei gesetzten Tastaturverriegehingen 11 und 12 wird der Zählerpuffer 14 mit dem Inhalt von den Fünf hohen Bitstufen des Zählers 16 gesetzt, und die vom Puffer geladene Verriegelung 19 und 20 wird gesetzt. Zur A 3-Zeit, bei gesetzten Verriegelungen iy und 20, werden die Verriegelung 17 und 18 »Sperre Puffer Laden« gesetzt. Diese Verriegelungen 17 und 18 werden ein Wiederaufladen des Zählerpuffers verhindern, bis er durch die Rücksetzzählerpufferleitung 61 zurückgesetzt worden ist. Auf diese Weise kann dann, vährend andere Tastaturen gedrückt sein können, wodurch die Tastaturverriegelungen 11 und 12 gesetzt wären, der Zählerpuffer 14 nicht erneut geladen werden, bis die Rücksetzpufferzählerlcitung 61 aktiv ist. Diese Aktion verriegelt den Tastencode für die erste Taste, deren Information im Zählerpuffer 14 steht, und veranlaßt die Logik, andere Tastenbetätigungen zu ignorieren, bis der Puffer 14 zurückgesetzt wurde. Eine solche Maßnahme wird als ausschließende Tasten\ erriegeiuiig ue/x-icrinei.

Die Ausgabe vom UND-Glied 28 zum Zurücksetzen des Zählerpuffers 61 kann nur zur Zeit A 1 aktiviert werden, während des 5-Bit-Vergleichs auf Leitung 58 bei nicht gesetzten Tastenverriegelungen M und 12. Da der 5-Bit-Vergleich 58 bedeutet, daß der Inhalt des Zählerpuffers 14 und die hohen 5 Bits des Zählers 16 gleich sind, wird die 5-Bit-Vergleichs Leitung 34 nur aktiv für jeden vollen Umlauf vom Zähler 16. Nach dem Laden des Zählerpuffers 14 zur Zeit A 2 und bei gesetzten Tastenverriegelungen 11 unJ 12, ergibt sich die erste Gelegenheit für die Leitung «um Rücksetzen des Z;ihlerpuffers 61, aktiv zu werden zur Zeit A 1, also nach einem vollen Umlauf des Zählers Ib und wenn diese Leitung nicht aktiv wird, weil die Tastenverriegelungen 11 und 12 gesetzt sind, wird diese Gelegenheit jeweils einen vollen Zählerumlauf späier auftreten, bis die Tastenverriegelungen 11 und 12 η cht gesetzt sind zur Zeit des 5-Bit-Vergleiches auf Leitung 58.

Die Tastenverricgeiungen 11 und 12 werden gesetzt, wenn die Taste, welche das Laden des Zählerpuffers 14

■»ο bedingt, noch gedrückt ist. In diesem Fall wird die Leitung 61 zum Rücksetzen des Zählerpuffers inaktiv bleiben zur Zeit A 1, und somit wird die erste Gelegenheit, de.i Puffer 14 zurückzusetzen, nicht gegeben sein. Dies kann dahingehend interpretiert werden, daß die Tastenverriegelungen 11 und 12 zweimal hintereinander in einem Zeitraum von 6,6 msec gesetzt werden und damit die Logik abnimmt, daß das erste Setzen der Tastenverriegelung II, 12 nicht auf elektrischen oder mechanischen Störungen beruhte und

so daß für das Kontaktprellen ausreicnend Zeit zum Abklingen bestand (die meisten billigen Tastaturschalter haben eine Prellcharakteristik < 5 nsec) und daß deshalb ein gültiger Tastenanschlag vorliegt

Korrespondierend zur Zeit A 1, dem 5-Bit-Vergleich auf Leitung 58, bei gesetzten Tastenverriegelungen 11 und 12 und bei gesetzten Verriegelungen (vom Puffer geladen) 19 und 20, aktiviert der Schaltkreis die Lade-RAM-Abtastung 26 auf Leitung 75, wodurch angezeigt wird, daß ein gültiger Tastenanschlag vorliegt Der Tastencode, welcher dieser Taste entspricht, ist verfügbar, um in den RAM von den Ausgängen des Zählers 14 über die Leitungen 53 bis 57 geladen zu werden. So wird ein eindeutiger Tastaturcode für jede eindeutige Tastenbetätigung erzeugt unter Eüminierung von vielfachen Tasten Code-Eingaben, welche durch Anschlagsprellen bedingt sein könnten. Die Lade-RAM-Abtastung 75 setzt die Verriegelung »Sperre RAM-Laden« 23, 24, so daß sukzessive

Vergleiche vielfache RAM-Abtastungen auf Leitung 75 nicht bedingen. Vielfacheingaben in den RAM 80 werden nicht für ein Zeichen auftreten, welches mit einem Tastenschalter korrespondiert, der für eine Zeit länger als eine ganze Zyklusperiode des Zählers 16 gedrückt wurde, außer einem Rücksetzen für eine typomatische Operation.

Wurde die Tastenverriegelung 11, 12 nicht bei der ersten Gelegenheit gesetzt, bei der die Rücksetzzählerpufferleitung 81 aktiv wurde, würden der Zählerpuffer 14 die vom Puffer geladene Verriegelung 19,20 und die Verriegelung »Sperre Puffer-Laden« 17, 18 zurückgesetzt werden, und die Lade-RAM-Abtastleitung 75 verblieb inaktiv. Dadurch würde die Logik in einem Status belassen, in der gleichen Weise auf die nächsten Pulse der Verriegelung 11,12 zu reagieren, wie eingangs beschrieben. Diese Bedingung könnte durch elektrische Störungen in den Tastaturschaltkreisen auftreten oder durch ühermäßiges Tastenschalterprellen bei Betätigung oder Freigabe. Nach Setzen der Tastenverriegelung 11, 12 bei der ersten Gelegenheit für den RUcksetzzählerpuffer 28 aktiv zu werden, wobei die Tastenverriegelung aber nicht eine entsprechend spätere Gelegenheit gesetzt ist, würde die Verriegelung »Sperre RAM-Laden« 23,24 zurückgesetzt werden mit den zuvor erwähnten Verriegelungen zu einer späteren Gelegenheit Die Lade-RAM-Abtastleitung 75 wäre einmal aktiv geworden, und die Logik würde wieder zurückkehren zu einem Status, um auf die Pulse der nächsten eindeutigen Tastenverriegelung 11, 12 zu reagieren. Dies ist der normale Weg, auf dem eine freigegebene Taste gültigen Anschlags abgefühlt wird; dies bedeutet, daß das Freigabeprellen in der Logik auf dieselbe Weise wie das Anschlagsprellen eliminiert wird.

Wenn viele Tasten gleichzeitig gedrückt werden (d. h. innerhalb von 6,6 msec aufeinander), so wird zur Zeit AO durch die erste Taste die Verriegelung 11, 12 gesetzt; der entsprechende Tastencode zur Lade-RAM-Abtast-Zeit 75 wird nicht im voraus bestimmbar sein, er hängt vollständig vom Inhalt des Zählers 16 ab, wenn die Vielfach-Betätigung der Tasten auftritt. Wenn jedoch eine Taste gedruckt wird und nicht früher als 6,6 msec später erst eine zweite Taste gedrückt wird (die schnellste Tastendrückfolge für trainierte Schreiber sei mit 10 msec pro Taste angenommen) und nach Freigabe der ersten Taste nicht früher als 13,2 msec dann die zweite Taste freigegeben wird, werden beide Tastencodes bedingen, daß die Lade-RAM-Abtastung 75 für die entsprechenden eindeutigen Tastencodes aktiv wird. Diese Funktion wird als Zwei-Tasten-Übergang beschrieben.

Wie vorausgehend bemerkt, wird die A 1-Zeit benutzt, um die Tastencodes in den RAM-Speicher zu laden. Die A 0-, A 1-, A 2- und A 3-Zeiten gestatten einen Multiplexbetrieb des RAM-Speichers. Da die A 0-, A 2- und ,4 3-Zeiten benutzt werden, um andere RAM-Speicheroperationen durchzuführen, wie z. B.

1. Laden der Tastencodes von dem Speicher in das System,

Z Laden der Tastencodes in einen Bildwiederholungsteil des Speichers und

3. Laden der Systemdisplay-Codes in den RAM-Speicher.

Die Zykluszeit des Zählers 16 ist als etwas langer als •die normale Tasiaturprellung und etwas kürzer als die maximale Tastungsrate dargestellt worden. So sind die Decodierzeiteii DO- bis £>7-Pulse für 832 Mikrosekunden aktiv und haben eine Periode von 6,6 msec. Die Pulse werden dann direkt verwendet, um ein 8-Stiifen-Zeitmultiplex-Display abzutasten, so daß die Anzeige flickerfrei erscheint und synchronisiert mit der Speicherzykluszeit ist, so wie es im Zusammenhang mit F i g. 3 beschrieben wurde.

Zusammenfassend kann gesagt werden, daß die Schutzfunktionen für die Tasteneingabe nach F i g. 2, nämlich der 2-Tasten-Übergang die ausschließende Tastenverriegelung und die Maßnahmen gegen das Anschlags- und Freigabeprellen durch die Operation vom Zähler 16 und dem Steuerpuffer 14 vorgesehen sind und der zugeordneten Steuerlogik für die Unterscheidung der zuerst, zweitens und nachfolgend abgetasteten Tasten. Für aufeinanderfolgende Abtastungen der gleichen Taste ist ein Schutz gegen das Anschlagsprellen vorgesehen. Im Zusammenhang mit | dem Rücksetzen des Zählerpuffers, wenn die vorausge- ~~ hend betätigte Taste nicht länger geschlossen ist, ist ein Schutz gegen das Freigabeprellen vorgesehen. Der Schutz gegen das Anschlags- und Freigabeprellen wird von der gleichen Logik bewirkt Die ausschließende Tastenverriegelung erfolgt durch Laden des Zählerpuffers mit der Information für die erste betätigte Taste; der Puffer kann nicht zurückgesetzt werden, bis der Steuerzähler und der Puffer gleich sind und die erste Taste nicht länger betätigt wird. Der 2-Tastenübergang ist vorgesehen durch Rücksetzen des Zählerpuffers, wenn die erste Taste als wieder freigegeben erkannt wird, wodurch das Laden des Zählerpuffers für die zweite betätigte Taste möglich ist.

In Fig.3 wird die Erfindung bezüglich der Anordnung zur Anzeige der in den RAM-Speicher 80 eingegebenen Zeichen in der Weise beschrieben, daß das gerade eingegebene Zeichen in der rechtesten Position des Displays 82 angezeigt wird und alle vorausgehend eingegebenen Zeichen in dazu nach links verschobener Position.

Bei jedem neu eingegebenen Zeichen erfolgt eine Linksverschiebung der dargestellten Zeichen um jeweils eine Position. Wie bei der Tastaturdecodierlogik nach Fig.2 erfolgt die Zeitgabe der Schaltung durch den Steuerzähler 16.

In F i g. 3 repräsentiert die Leitung 27 vom Steuerzähler 16 die Leitung 41 und 42 nach Fig.2; sie wird zur Ladesteuerlogik 60 bezogen auf den Decoder 36 und die verschiedenen Decodierverriegelungen und Torschaltungen im rechtesten Teil von F i g. 2 geführt. Die hohen 5 Bits vom Steuerzähler 16 auf den Leitungen 43 bis 47 werden an den Zählerpuffer 14 und die Decodierer 32 und 30 gegeben wie im Zusammenhang mit Fig.2 beschrieben wurde. Außerdem repräsentieren die Leitungen 27 und 31 die Eingabe an den Vergleicher 34 als Teil der Lade-Steuerlogik 60. Weiterhin werden die Ausgänge von der 3. bis 5. Stufe des Zählers 16 auf den Leitungen 45 bis 47 an den 7'er-KompIementschaltkreis 62, dessen Ausgaben auf den Leitungen 35 zum Display-AdreB- oder Aufwärts/Abwärts-Zähler 70 geführt Der Systemtakt 40 sieht eine Ausgabe auf Leitung 39 an den Stuerzähler 16 vor. Die Systemtaktausgabe 39 und die Steuerzähler (16)-Ausgänge 41 bis 44 werden über das UND-Glied 103 geführt, die Ausgabe 104

*<5 davon wird bei 74 verzögert und erscheint als Dekrement auf Leitung 64 zum Display- Adreßzähler 70. Die Torschaltung Display-Adreßleitung 104 wird den UND-Gliedern 105, 106, 107 zugeführt, um die

Display-Adreßzähler (70)-Ausgänge 37 an den RAM 80 zu schalten. Die anderen Eingänge zum Display-Adreßzähler 70 sind eine Inkremer.tleitung 66 von der Ladesteuerlogik 60, eine Display-RAM-Leitung 87 und eine Rücksetzleitung 81. Dh Ausgänge vom Display-Adreßzähler 70 werden den UND-Gliedern 105 bis 107 zugeführt und von da über die Leitung 37 auf den 3-zu-8-Decoder im RAM-Speicher 80 gegeben und werden, wie noch beschrieben wird, für die Adressierung der Speicherplätze LO bis L 7 zur Steuerung des Ladens der Daten in den Display-Zeichenpuffer 76 über die Leitung 33 benutzt. Ein Dekrementsignal auf Leitung 64 schaltet den Inhalt des Zeichenpuffers 76 über die Leitung 29 in den BCD-ZU-7-Segmentdecoder 78. Die Ausgaben vom BCD-zu-7-Segment-Decoder werden dem 7-Segment-LED-Display 82 zugeführt, um die verschiedenen Display-Segmente zur Erzeugung der Display-Zeichen zu aktivieren. Die Ausgänge vom

er 30 werden

den Leitungen DO bis D 7 und ßO bis Bi der Tastaturmairix 10 zugeführt, sowie es im Zusammenhang mit F i g. 2 beschrieben wurde.

Die Ausgänge des Decoders 30 dienen der Adressierung oder Schaltung der Display-Positionen FO bis ET, an denen das Zeichen im Display-Puffer 76 anzuzeigen oder zu wiederholen ist. Wie zuvor im Zusammenhang mit Fig. 2 beschrieben, wird bei Vergleich des Inhalts des Puffers 14 mit den hohen Positionen des Steuerzählers 16 und bei entsprechender Verriegelung und Durchschaltung zur Vermeidung des Prellens und des Tastenübergangs die Ladesteuerlogik 60 ein Signal auf Leitung 66 vorsehen, welches bedingt, daß der Inhalt von Puffer 14 über die Leitungen 53 bis 57 in die Speicherpositionen L 0 bis L 7 zu laden ist, welche durch den Lade-Adreßzähler 72 adressiert werden, wie es über Leitung 37 in Multipiexart bezüglich des Inhalts des Zählers 70 vorgesehen ist. Der Ladeadreßzähler 72 wird nach einem solchen Laden durch ein Signal auf Leitung 66 aufwärtsgeschaltet. Andere Steuerleitungen zum Lade-Adreßzähler sind die Leitung 48, die Rücksetzdisplay-Leitung 49, die Leitung 51 »Lade RAM von der Tastatur« und die Rücksetzleitung 81. Bei aktiver Leitung 48 wird der Lade-Adreßzähler 72 aufwärtsgeschaltet, um die von dem Computer 50 über die Leitung 68 empfangenen Daten zu laden. Bei aktiver Leitung 51 »Lade RAM von Tastatur« werden Daten in den Speicher 80 vom Puff'. 14 unter Steuerung von Leitung 66 an die Adressen geladen, welche durch den Zähler 72 speziiiziertsind.

Die Operation der Anordnung narh F i g. 3 wird jetzt im Zusammenhang mit den Zeitdiagrammen nach F i g. 4 beschrieben.
In F i g. 3 adressiert der Display-Zähler 70 die Stellen

ίο LO bis L 7 im Speicher 80, um die dort gespeicherten Daten für die Anzeige in den durch den Decoder 30 adressierten Positionen EQ bis £7 des LED-Displays 82 abzurufen. Die in den Display-Pufferspeicher 80 eingegebenen Daten werden im LED-Display 82 rechts

orientiert angezeigt ohne Übertragung der Datenzeichen zwischen den Speichersiellen L 0 bis L 7 im Puffer 80. Dies wird durch das Adressierungsschema unter Benutzung des Display-Adreßzählers 70 im Zusammenhang iiiii uem Decoder 30 erreicht. Anfangs werden der Display-Adreßzähler 70 und der Decoder 30 durch das Laden des /'-er Komplements in Synchronisation des Inhaltes des Steuerzählers 16 in den Display-Adreßzähler 70 gebracht. Einmal initialisiert, werden die in dtr Bildwiederholungspufferstelle L 7 lokalisierten Zeichen während der D-Abtast-Zeit DO in der Display (82)-Position EO angezeigt. In ähnlicher Weise werden die in der Bildwiederholungspuffer (80)-Stelle L 2 lokalisierten Daten während der D-Abtast(30)-Zeit D 5 in der Display-Stelle £5 angezeigt usw. Die Beziehung zwischen dem Decoder (30)-Ausgängen D0 bis D 7, den Display-Positionen fObis El und den Datenstellen LO bis L 7 sind in d2r folgenden Aufstellung dargestellt, welche die Eingabe der Datenzeichen 5, 7 und 9 (in dieser Reihenfolge) auf der Tastaturmatrix 10 zeigt.

Der Display-Zähler-Adreß-Stellen-Teil sollte von rechts nach links und von oben nach unten gelesen werden. Die Display-Positionen sind wie auf dem Terminal-Display dargestellt. Beim Rücksetzen, welches z. T. L>5 auftritt, wird das 7'-er Komplement (oder 2) in den Display-Zähler geladen, welcher dann abwärts unter Steuerung des Systemtaktes zu zählen beginnt. Ein Aufwärtszählen tritt bei der Anzeige einer jeden gültigen Tastenbetätigung auf, wie noch weite· unten erklärt wird.

Tabelle	Dl	D6	DS	DA	X	£>3	Dl	Dl	Z)O
Betätigte Taste	El	E6	E5	EA	Li	Ei	El	El	£0
D Abtastung				Display-Zähler 70	Li	Adresse
Display-Position	LO	Ll		Ll	LA	X	X	X	X
	LO	Ll	Ll	LA	LA	LS	L6	Ll
Rücksetzen (z. ZtDS)	Ll	Ll	LiILl	LA	LA	LS	L6	Ll
	Ll	Ll	Li	LS	LS	L6	Ll	LO
5	Ll	Ll	Li	LS	LS	L6	Ll	LO
	LlILX	Ll	Li	L6	LS	L6	Ll	LO
	Ll	Li	L4	L6	L6	Ll	LO	Ll
7	Ll	Li	LA		L6	Ll	LO	Ll
	L3	LA	LS		Ll	Lt	LlLO	Ll
	L3	L4	LS	Ll	LO	Ll	Ll
9

Die Speicherstellen LO bis L 7 enthalten bei Initialisierung in allen ihren Stellen L 0 bis L 7 »blanks« (hexadezimal F/, das Display 82 unterliegt ständig der Bildwiederholung zur Anzeige der »blanks«.

Der Display-Adreßzähler 70 läuft kontinuierlich zyklisch um unter Steuerung und Synchronisation mit

dem Takt 40 auf Leitung 64.

Angenommen, daß der Operator das Zeichen 5 auf der Tastatur 10 eingegeben hat, welches zur nächsten Zeit D 5 durch die Tastaturlogik als gültig erkannt und in den RAM-Speicher 80 geladen wird. Wenn die Leitung D 5 vom Decoder 30 beaufschlagt wird, wird der Inhalt des Zählerpuffers in die BUdwiederhoIungs-PuffersteUe LO des RAM-Speichers 80 insofern geladen, als der Ladeadreßzähler 72 auf die O-Adreßposition vorausgehend initialisiert worden ist Beim Laden des Datenzeichens 5 in die Stelle LO vom Puffer 80 bedingt ein Inkrementsignal auf Leitung 66 den Display-Adreßzähler 70 zur Aufwärtszählung von der Adreßstelle L 2 auf die Adreßstelle L 3, wie es in der vorausgehenden Aufstellung gezeigt wurde. Der Display-Adrpßzähler 70 kann dann das Abwärtszählen unter Steuerung der Leitung 64 fortsetzen, so daß z. Zt. £>0 die Display(82)-Stelle FO das in der Stelle LO des Display-Bildwiederholungspuffers 80 lokalisierte Zeichen »nzeigt Später, wenn der Datenschlüssel 7 in der Tastaturmatrix 10 eingegeben worden ist, wird er in die Stelle L1 des Bildwiederholungspuffers 8« unter Steuerung des Lade-Adreßzählers 72 geladen. Auch der Display-Adreßzähler 70 wird durch ein Signal auf Leitung 66 aufwärtsgeschaltet werden, so daß in dem nachfolgenden Display-Zyklus das an der Tastenposition L1 im Bildwiederholungspuffer 80 lokalisierte Zeichen in der Anzeigeposition £0 während der DO Zeit vom Decoder 30 erscheinen wird und daß das Zeichen, welches im Bildwiederholungspuffer 80 in der Position LO lokalisiert ist, an der Display-Position £1 während der Zeit D1 vom Decoder 30 erscheinen wird. Der nächste über die Tastaturmatrix 10 eingegebene Schlüssel, ein Datenzeichen 9, wird in den Bildwiederholungspuffer 80 an die Adresse L 2 unter Steuerung des Lade-Adreßzählers 72 geladen. Der Display-Adreßzähler 70 wird während der Anzeige über die Leitung 66 fortgeschaltet, und das Datenzeichen an der Position L 2 des Bildwiederholungspuffers 80 wird in der Position £0 während der D-Abtast-Zeit DO erscheinen, das Datenzeichen in der Stelle L1 des Bikhviederholungspuffers 80 wird während der D-Abtast-Zeit D1 in der Display-Position £1 erscheinen, und das Datenzeichen in der Position LO des Bildwiederholungspuffers wird zur D-Abtast-Zeit D2 in der Display-Position £2 erscheinen.

Zusammenfassend kann gesagt werden, daß das Display 82 den im Einzeichenpuffer 76 gespeicherten Inhalt in der Display-Position£0 bis £7 anzeigt, welche über die Leitung D 0 bis D 7 vom Decoder 30 geschaltet w wird. Der Display-Adreßzähler 70 wird derart herunter- und heraufgeschaltet, wie das in den Zeichenpuffer 76 von den Stellen LO bis L 7 entsprechende Zeichen zu plazieren ist

In Fig.4 mit Bezug auf Fig.3 wird der zeitliche Zusammenhang zur Kontrolle der Operation des Display-Untersystems gegeben. Wie bereits erwähnt, wird zuerst der Display-Adreßzähler 70 parallel mit einem Rücksetzpuls 81 geladen, mit einem Wert, welcher gleich ist dem Siebenerkomplement von dem kontinuierlich laufenden Steuerzähler 16. Dieses Rücksetzen ist nur während des Beginns irgendeines Puffer-Display-Speicherzuteilungszykius statthaft, welcher zu Beginn einer jeden Tastatur-Abtastungs-Zählung auftritt Das Abwärtszählen des Zählers 70 tritt am Ende eines jeden Pufferspeicher-Zuteilungszyklus auf. Die Einserposition vom Display-Adreßzähler 70 ist eine Flipflop-Funktion auf jeden sukkzessiven Dekrement-64 oder Inkrement-Puls 66. Die 2 und 4 Positionen vom Display-Adreßzähler 70 werden während des Aufwärtsschaltens komplementiert, wenn die vorausgehenden Zählerstufen aus sind oder während des Abwärtsschaltens, wenn die vorausgehenden Zählerstufen an sind. Während einer normalen Operation wird ein Setz/ Rücksetzpuls 81 zum Dispiay-AdreBzähier 70 gesendet, um das Siebenerkomplement vom Tastatur-Steuerzähler 16 zu laden (diese Aktion setzt nicht den Zähler 16 zurück); dann werden sukzessive Dekremente während des Endes eines jeden Puffer-Displayzyklus gesendet

Anfänglich werden alle 8 Adreßpositionen des RAM-Displays 80 auf hexadezimale F gesetzt (keine Anzeige) durch -chrittweises Schalten des Puffer-Lade-Adreßzählers 72 über alle 8 Zählungen unter Aufrechterhaltung des aktiven Zustandes der Eingabeleitungen (nicht dargestellt) zum Speicher 80.

Dann wird der Display-Adreß-Zähler 70 kontinuierlich abwärtsgezählt über seine 8 Positionen, und die 8 Zeichen werden von rechts nach links wiederholend angezeigt

Der Steuerzähler 16 und Display-Adreßzähler 70 sind beim Start synchronisiert, so daß die Adreßposition L 7 zur D0-Zeit angezeigt wird. Beim Rücksetzen des Puffer-Lade-Adreßzählers 72 auf 0 beim Start wird das erste Zeichen in die Adreßposition LO vom Speicher RAM 80 eintreten und der Puffer-Lade-Adreß-72- und der Display-Adreßzähler 70 werden durch eine Eins aufwärtsgeschaltet, so daß die nächste Zyklus-Adreß-Position LO mit der Abtastung DO synchronisiert wird.

Die zweite Eingabe wird bedingen, daß die Adreßposition L1 von dem RAM 80 in Synchronisation mit der Abtastung DO ist usw.

Nach der Erfindung ist die Tasteneingabe und -anzeige synchronisiert; es sind optimale Tastenschutzfunktionen implementiert unter Benutzung gemeinsamer Zeitgabesteuerungen, einer Multiplex-Speicher-Adressierung; ein Minimum logischer Schaltungen gestattet die Unterbringung der Steuerschaltkreise auf einem einfachen Chip.

Hierzu 5 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Steuerschaltung zur Tastatureingabe von auf einem Datensichtgerät anzuzeigender aus mehreren Zeichen bestehender Information, dadurch gekennzeichnet,

   daß ein taktgetriebener Steuerzähler (16) vorgesehen ist, dessen Stufen jeweils einen Ausgang aufweisen, und daß m Zählerausgangsstufen mit ι ο einer ersten /n-auf^Umsetzerschaltung (36) verbunden sind, und

   daß verbleibende π Zählerausgangsstufen mit einem η-stufigen Register (14) und einer ji-stufigen Vergleicherschaltung (34) verbunden sind, wobei die is Ausgänge der einzelnen Registerstufen sowohl mit der Vergleichsschaltung (34) wie auch mit einem Speicher zur Aufnahme der anzuzeigenden Information verbunden sind,

   daß ein Teil der Ausgänge der π Zählerausgangsstufen, die zu dem Register (14) führen, mit einer zweiten Umsetzerschaltung (30) und der verbleibende Teil mit einer dritten Umsetzerschaltung (32) verbunden sind, wobei jeweils eine Ausgangsleitung der Umsetzerschaltungen (36, 30, 32) für eine bestimmte Kombination von Signalen auf ihren Eingangsleitungen aktivierbar ist, und
   daß ein matrixförmiges Tastaturschalterfeld (10) mit einem Feld parallel verlaufender X-(DO- D 7) und Y-Leitungen (BO-B3) vorgesehen ist, an deren KreuzungspMiikten die Tastaturschalter angeordnet sind,

   daß die Ausgänge der zweiten Umsetzerschaltung (30) mit den X-Leitunien und die der dritten Umsetzerschaltung (32) mit uen V-Leitungen des Tastaturschalterfeldes verbunden sind,
   daß die Ausgangsleitungen der ersten Umsetzerschaltung (36) zur Zeitsteuerung der Tastatureir.gabe in den Speicher dienen, und

   daß der Zählerstand der mit dem Register (14) verbundenen Steuerzählerstufen als Code des im Tastaturfeld durch Schalterbetätigung eingegebenen Zeichens in den Speicher übertragen wird.