DE2617344C2

DE2617344C2 - Verfahren zur Herstellung mehrerer, gleichzeitiger Konferenzverbindungen in einem Pulscodemodulation-Vermittlungssystem und Vorrichtung zur Durchführung des Verfahrens

Info

Publication number: DE2617344C2
Application number: DE2617344A
Authority: DE
Inventors: Alan Stanley John Kanata Ontario Chapman; Scott Alexander Ottawa Ontario Inrig
Original assignee: Northern Telecom Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1975-04-23
Filing date: 1976-04-21
Publication date: 1986-07-17
Also published as: ES447276A1; CA1027265A; NL7604258A; IE43367L; DK156866B; DK156866C; BE841099A; IE43367B1; NO761343L; JPS51135405A; JPS5916459B2; SE420556B; GB1529106A; FR2309086B1; DE2617344A1; SE7604727L; FR2309086A1; DK181676A; IT1059227B

Description

.'„* Die Erfindung bezieht sich auf ein Verfahren zur Herstellung mehrerer gleichzeitiger Konferenzverbindun- at

I_x gen jeweils zwischen wenigstens drei vorher bestimmten Zeitkanälen in einem Zeitmultiplex Vermitüungssy-

|7 stern, bei dem ankommende Kanäle pulsoodemadulieite, in einer zeitlichen Foige von Sätzen angeordnete

I? Sprachsignale tragen, die ankommenden Sprachsignale gespeichert, anschließend verarbeitet und die Verarbei-

* tungsendergebnisse gespeichert und zu den jeweiligen Teilnehmern übertragen werden.

,'■_ In einem Zeitmultiplex-Vermittlungssystem beinhaltet jeder übertragene Satz genau ein PCM-Wort eines

jeden angeschlossenen Kanals. Die zu verarbeitenden PCM-Wori-3 sind meist nichtlinear codiert, weshalb diese H PCM-Worte vor ihrer Verarbeitung in einen linearen Code umgesetzt werden müssen und nach ihrer Verarbei-

Ii tung wieder nichtlinear rückcodiert werden müssen.

if Eine Schaltungsanordnung zur Realisierung des eingangs beschriebenen Verfahrens ist aus der DE-AS

% 20 48198 bekannt

** Diese bekannte Schaltungsanordnung funktioniert in der Weise,

5, daß die einzelnen Worte eines ankommenden Satzes in je einem Eingangsregister abgespeichert werden,

' daß jedes dieser Worte in einem separaten Codierer linearisiert und in einem Zwischenregister abgespeichert

"■ wird,

" daß die einzelnen Worte gemäß den gewünschten Konferenzen in einem Addierwerk addiert werden,

daß jedes der so erhaltenen Summenworte in je einem Codierer codiert und in je einem Ausgangsregister abgespeichert wird und
' daß die so erhaltenen Worte zu den einzelnen Konferenzteilnehmern gesendet werden.

Der Nachteil einer solchen Schaltungsanordnung zur Durchführung des beschriebenen Verfahrens is; der ' damit verbundene sehr hohe schaltungstechnische Aufwand.

Aus der US-PS 36 99 264 ist eine Schaltungsanordnung bekannt, bei der der Teilnehmer mit dem numerisch höchsten binären PCM-Wort durch eine mehrseitige Komparatorschaltung als Sprecher bestimmt wird. Diese an sich einfache Lösung hat den Nachteil, daß für alle Teilnehmer immer nur der Teilnehmer zu hören ist, der gerade am lautesten spricht Folglich ist es nicht möglich, eine mehrseitige Konferenzverbindung herzustellen, bei der die Teilnehmer in natürlicher Weise, d. h. gleichberechtigt zu hören sind. Der Erfindung liegt die Aufgabe ■'f zugrunde, ein Verfahren zur Herstellung natürlicher, mehrseitiger Konferenzverbindungen zu schaffen, das mit

¹ einer Schaltungsanordnung, die nur geringen schaltungstechnischen Aufwand erfordert, durchgeführt werden

kann, wobei die Schaltungsanordnung für mehrere gleichzeitige Konferenzverbindungen benutzt werden kann und die Zahl der Teilnehmer an einer Konferenz nur durch die Zahl der Kanäle in einem Satz begrenzt ist.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 aufgeführten Merkmale gelöst.

Mit Hilfe dieses Verfahrens ist es möglich, natürliche, mehrseitige Konfarenzverbindungen mit geringem ₍ schaltunostechnischem Aufwand sehr wirtschaftlich zu realisieren. Darüber hinaus können mit diesem Verfahren

mehrere Konferenzen mit beliebiger Teilnehmerzahl gleichzeitig durchgeführt werden.

Eine vorteilhafte Ausgestaltung einer Schaltungsanordnung zur Durchführung des Verfahrens weist zwei ' austauschbare Speicher auf, die jeweils den ankommenden Satz empfangen und speichern können, wobei einer

der beiden Speicher den ankommenden Satz empfängt und gleichzeitig seinen vorher gespeicherten Inhalt überträgt, während der andere Speicher mit einer arithmetischen Verarbeitungseinrichtung zur Verarbeitung der gespeicherten Information und zur Speicherung des Ergebnisses der Verarbeitung zusammenwirkt, wobei weiterhin die beiden austauschbaren Speicher und die arithmetische Verarbeitungseinrichtung auf eine Zeittakt- und Steueranordnung zur Taktsteuerung, Einleitung und Beendigung ihrer Operationen ansprechen, und wobei die Einleitung und Beendigung dieser den Austausch der beiden austauschbaren Speicher umfassenden Operationen im wesentlichen am Ende eines jeden ankommenden Datensatzes stattfinden.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen aufgeführt.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die schematischen Zeichnungen näher erläutert. Es zeigt F i g. 1 ein Blockschaltbild einer Konferenzschaltung nach der vorliegenden Erfindung,
Fi g. 2 zur Erläuterung eine Darstellung von Unter-Perioden eines PCM-Satzes in Beziehung zu verschiedenen Punkten der Schaltungsanordnung nach F i g. 1 und

F i g. 3 einen Teil der Schaltungsanordnung nach F i g. 1 mit einer Darstellung ihrer funktioneilen Einzelheiten.

Fig. 1 zeigt ein Blockdiagramm einer als Beispiel dienenden Ausführungsforin der vorliegenden Erfindung.

Eine Schnittstellen- und Steuereinheit 10, die Instruktionen von dem zentralen Datenverarbeitungswerk bzw. der Zentraleinheit (CPU) des Vermittlungssystems empfängt, wählt vorher bestimmte Zeitbereiche von den

PCM-Übertragungswegen bzw. -Vielfachleitungen aus und sammelt sie seriell zu einem PCM-Seriensatz, der als Eingangssignal zu der Konferenzschaltung dient. Bei den ausgewählten Zeitbereichen handelt es sich um solche, die durch die an der Konferenzverbindung beteiligten Kanäle bzw. Bänder eingenommen werden. Das serielle PCM-Eingangssignal hat über Multiplexer-Schalter 11 und 11' Zugriff zu einem von zwei Speichern RAM I und RAM II mit wahlfreiem Zugriff. Der Speicher, der das PCM-Eingangssignal empfängt, wird als In/Out-Speicher bezeichnet; bei der Ausführungsform nach Fig. 1 handelt es sich um den Speicher RAM I. Während der In/Out-Speicher RAM I das serielle PCM-Eingangssignal empfängt, gibt er gleichzeitig als Ausgangssignal seinen Inhalt zu einem In/Out maschineninternen, selbsthaltenden Schalter 12 für Mehrfachbits, der wiederum taktgesteuert wird, um eine serielle Folge von PCM-Signalen zu der Schnittstellen- und Steuereinheit 10 zu liefern, die während vorher bestimmter Zeitbereiche Zugriff zu einem der PCM-Übertragungswege des Systems

is hat.

Der Operationsspeicher RAM II, der einen Satz der PCM-Daten enthält, hat über einen selbsthaltendcn Operationsschalter 13 Zugriff zu einem Lese- bzw. Festspeicher-Expander (nichtlinear-zu-linear PCM-Code-Umsetzer). Das lineare Ausgangssignal des Expanders 14 ist ein Eingangssignal eines Addiergliedes 15, dessen anderes Eingangssignal das Ausgangssignai irgendeiner unabhängigen Speichersteüe in einem adressierbaren Akkumulatorspeicher 16 ist. Die Speicherstelle in dem Akkumulator 16 wird durch das Additionergebnis, beispielsweise löschend, überschrieben, das über einen selbsthaltenden Akkumulatorschalter 17 auf den Akkumulator 16 gegeben wird. Das Ausgangssignal des Akkumulatorschalters 17 ist auch das Eingangssignal zu einem zusätzlichen Speicher mit wahlfreiem Zugriff RAM III und einem Multiplexer-Schalter 19, der entweder dieses Ausgangssignal oder das Ausgangssignai eines Kompressors (linear-zu-nichtlinear PCM-Code-Umsetzer) 18 auf die Multiplexer 11 und 1Γ gibt, die wiederum Zugriff zu einem der Speicher RAM I und RAM II haben. Der Kompressor 18 empfängt sein Eingangssignal von dem Operationsschalter 13 und von dem zusätzlichen Speicher RAM III.

In F i g. 1 ist keine der Steuerverbindungen von der Steuereinheit 10 dargestellt, um die Zeichnung übersichtlich zu gestalten. Die Steuereinheit 10steuert die Multiplexer 11 und ll'und 19, adressiert die Speicher RAM I, Il und III sowie den Akkumulator 16 und gibt im allgemeinen den Zeittakt für die Funktionen der übrigen Bauteile der Schaltung. Die einzelnen Funktionen ergeben sich aus der Beschreibung der Wirkungsweise der Schaltung. Die Schaltungsanordnung wird weiterhin durch zwei Taktsignale taktgesteuert; das eine Taktsignal bei 2,048 MHz ist das normale Taktsignal für die Übertragungsgeschwindigkeit in Bits bzw. die Bitfolge des Schaltsystems, während das zweite Taktsignal doppelt so groß wie die Übertragungsgeschwindigkeit und synchron damit ist Das zweite Taktsignal ist erforderlich, damit der Zeitbereich des Grundsystems in vier Viertel geteilt und in einem Zeitbereich bestimmte, aufeinanderfolgende Funktionsabläufe durchgeführt werden können, die sonst zwei Zeitbereiche oder mehr erfordern. Darüber hinaus gibt es noch das Taktsignal für die Satzsynchronisierung des Systems.

In der folgenden Zusammenstellung sind die allgemeinen Eigenschaften des PCM-Systems nach der hier

■♦o beschriebenen Ausführungsform angegeben:

Zahl der Kanäle 32

Zahl der Bits/Kanal 8 (MSB ist Vorzeichenbit)

Codierforrnat kompandiertes PCM^-Regel^ = 255)

Lineares Äquivalent 14 Bits, einschließlich eines Vorzeichenbits und eines Bruchteilbits

Multiplexformat isochron (verschachtelt)

Übertragungsgeschwindigkeit 2,048 Mbits/sec

Wie sich der F i g. 2 der Zeichnungen entnehmen läßt, weist ein serieller PCM-Satz acht Bitgruppen 0 bis 7 auf, so wobei jede Bitgruppe 32 Zeitbereiche 0 bis 31 enthält. Die Bits eines jeden Kanals werden in der Konferenzschaltung pare'lel verarbeitet. Der Eingabe/Ausgabespeicher muß deshalb die acht Bits eines jeden Kanals in einem einzigen Zeitbereich zur Verarbeitung darstellen, während der isochrone PCM-Satz seriell empfangen wird. Dies wird mittels des Mehrfach-Bitrückkopplungsweges von dem Ausgang des Eingangs/Ausgangs-Schalters 12 zu dem Eingang der Multiplexer 11 und 11' und durch sie zu dem Eingang des Eingangs/Ausgangs-Speichers erreicht Die Wortbits der Kanäle stehen parallel an dem Ausgang des Operationsspeichers zur Verfügung, so daß durch Adressieren der Zeitbereiche dieses Speichers alle Kanäle nacheinander in einer einzigen Bitgruppen-Periode ausgegeben werden; dies ist ebenfalls in F i g. 2 dargestellt

Ein Verarbeitungszyklus der Konferenzschaltung weist acht Perioden 0 bis 7 auf. wobei jeder Kanal während der Zeitdauer einer jeden Periode einmal zur Verfügung steht Faktisch sind nur drei Perioden eines Satzes für die Verarbeitung aller Kanäle in der Konferenzschaltung wesentlich. Kurz zusammengefaßt hat ein Verarbeitungszyklus den folgenden Ablauf:

Periode 0: Keine Operation;

Periode 1: Das 8-Bit-PCM-KanaJwort in jedem Zeitbereich wird linearisiert und zu der Akkumulator-

&5 Speicherstelle addiert, die seiner Konferenz zugeordnet ist (nach jeder Addition wird die

Summe in die Akkumulator-Stelle zurückgespeichert);

Periode 2: Das PCM-Wort in jedem Zeitbereich wird linearisiert und von der Akkumulator-Speicherstelle abgezogen, die seiner Konferenz zugeordnet ist; die sich ergebenden 14 Bits werden

teilweise in dem Operationsspeicher gespeichert; wobei sie seinen ursprünglichen Inhalt ersetzen, während die übrigen 6 Bits in dem zusätzlichen Speicher gespeichert werden: die Inhalte des Akkumulators bleiben unverändert;
Periode 3: Die 14 linearen Bits eines jeden Kanals in dem Operations- und zusätzlichen Speicher werden

in dem Kompressor in das kompandierte PCM-Format umgewandelt und in den Operationsspeicher zurückgespeichert, wobei sie die Inhalte von dem vorherigen Schritt ersetzen; und
Perioden 4 bis 7: Der zusätzliche Speicher und der Akkumulator werden gelöscht. Am Ende des Rahmens (Bit 31 der Periode T) wird der Eingangs/Ausgangs-Speicher der Operationsspeicher und umgekehrt.

Die Verarbeitungswege in dem oben zusammengestellten Zyklus sind in der Schaltungsanordnung von F i g. 1 angegeben. Der Verarbeitung während der Periode 1 entsprechen die mit dicken Strichen eingezeichneten Verbindungen, die in dem Operationsspeicher RAM II beginnen und in dem Akkumulator 16 enden; der Verarbeitung während der Periode 2 entspricht der erste Verlauf, der durch die mit zwei Linien eingezeichneten, in den Speichern RAM II und Hl endenden Verbindungen erweitert bzw. verlängert ist; und schließlich entsprechen die gestrichelten Verbindungen der Verarbeitung während der Periode 3.

Im folgenden soll die Funktionsweise der Konferenzschaltung im einzelnen erläutert werden, wobei auf F i g. 3 in Verbindung mit Fig. 1 Bezug genommen wird. Die Schaltung empfängt einen vollen Satz von seriellen PCM-Daieri, die von der Sciiiiiäiieiicii- und Sicüci einheit 10 zugeführt 'werden, jeder aus den PCM-Ubcrtrsgungswegen des Systems abgetrennte Kanal ist einer Konferenz zugeordnet. Da das Multiplex-Format des vorliegenden Systems isochron ist (d. h., die Kanalbits sind ineinandergeschachtelt und nicht zusammengeballt), werden die acht Bits eines Kanals wieder zusammengesetzt, so daß sie für die Verarbeitung parallel zur Verfugung stehen. Zur Erläuterung dieses Vorgehens wird auf F i g. 3 Bezug genommen, welche die Verbindungen der Speicher RAM I und RAM II mit den zugeordneten, selbsthaltenden Schaltern 12 und 13 sowie die Multiplexer-Schalter 11 und ti' mit ihrer Funktionsweise im einzelnen zeigt. Der Eingangs/Ausgangs-Speicher und der Operationsspeicher (RAM I bzw. RAM II in den Fig. 1 und 3) sind als 32 Wort-mit-8-Bit-Speicher organisiert. Sie werden durch Zeitbereichzahlen adressiert, die während des zweiten Viertels eines Zeitbereiches gelesen und während des dritten Viertels geschrieben werden. Diese Anordnung ermöglicht die einfache Parallelschaltung der Ausgänge der Speicher, ohne daß ein äußerer Multiplexer-Schalter erforderlich ist. Durch die selbsthaltenden Schalter 12 und 13 können dann die Auslesedaten solange gehalten werden, wie es et forderlich ist. Wie sich aus F i g. 3 ergibt, sind die Daten schrägverlaufend bzw. asymmetrisch angeordnet, so daß die von der Bit-Stelle Xdes Zeitbereiches Kgelesenen Daten in die Bit-Stelle X+ 1 desselben Zeitbereiches geschrieben werden. Die Bit-Stelle 0, Zeitbereich Kam Eingang des RAM I ist der Empfänger der eingegebenen seriellen PCM-Daten, während die Bit-Stelle 7 des Zeitbereiches Kam Ausgang des RA M I die vorher (während des vorherigen Satzes) verarbeiteten PCM-Daten seriell überträgt. Am Ende eines Satzes sind die Daten in dem Eingangs/Ausgangs-Speicher (RAM I in F i g. 3) in der Weise angeordnet, daß alle acht Bits eines Zeitbereiches (d. h. Kanals) parallel an dem Ausgang dieses Speichers auftreten, wenn er der Operationsspeicher wird. Dadurch erzeugt die Taktsteuerung des Operationsspeichers während der 32 Zeitbereiche ( = 1-Bit-Gruppe) einmal am Ausgang die Abtastung eines jeden Kanals (das Auslesen erfolgt nicht löschend bzw. zerstörungsfrei).

In Fig.3 sind die Multiplexer-Schalter 11 und 1Γ funktionell in einer Einheit dargestellt; die gestrichelten *o Linien geben die alternierende Lage der Verbindungen an, durch die der Speicher RAM 1 der Operations-Speieher und der Speicher RAM II der Eingangs/Ausgangs-Speicher werden. Am Ende eines jeden Satzes von ankommenden seriellen PCM-Daten, d. h. am Ende des Zeitbereiches 31 der Bit-Gruppe 7, werden die Multiplexer 11 und 11' zu der jeweils umgekehr ten Lage umgeschaltet, wodurch die Speicher RA M I und 11 ausgetauscht werden. Aufgrund der oben erläuterten Leseanordnung der Speicher RAM I und II ist am Ausgang kein solcher Austausch erforderlich (unter der Voraussetzung, daß die ausgewählten Speichereinheiten dies möglich machen).

Die in dem vorherigen Satz empfangenen Daten stehen nun für die Verarbeitung in dem Operationsspeicher RAM II zur Verfügung. Während der Periode 1 des Gruppenbits wird das 8-Bit-KanaIwort von einem Zeitbereich in dem selbsthaltenden Schalter 13 am Ende des ersten Viertels des Zeitbereichs gehalten bzw. festgelegt Diese Daten adressieren den ROM-Expander 14, der einschließlich eines Bruchteil-Bits und eines Vorzeichenbits ein 14-Bit-Linear-Wort erzeugt. Solche Expander werden bereits eingesetzt und müssen nur die einzige Bedingung erfüllen, daß sie das Linearwort in einer einzigen Taktsteuerung erzeugen. Das Linearwon wird in dem Addierer 15 zu dem Inhalt der Speicherstelle für die zugeordnete Konferenz in dem Akkumulator 16 addiert Das Ergebnis der Addition wird in dem Akkumulator-Schalter 17 am Ende des dritten Viertels des Zeitbereiches gehalten. Die neue Summe wird dann in die gleiche Stelle des Akkumulators 16 geschrieben. Es wird darauf hingewiesen, daß während jedes Zeitbereichs der Akkumulator durch eine 4-Bit-Anschlußleitung bzw. Bus für die Konferenzzahl adressiert wird, die dafür sorgt, daß nur die Speicherstelle der zugehörigen Konferenz für die Lese/Schreib-Vorgänge zugänglich sind. Am Ende der Periode 1 der Bit-Gruppe enthält jede Konferenz-Stelle in dem Akkumulator 16 die Gesamtsumme der Linearwörter der Kanäle, die an dieser Konferenz teilnehmen (die Speicherstellen des Akkumulators haben eine Kapazität von 16-Bit-Wörtern, so daß sie jeden Überlauf über 14 Bits aufnehmen können, der als Ergebnis der Addition auftreten kann).

In der folgenden Periode 2 der Bit-Gruppe wird der oben beschriebene Prozeß wiederholt, wobei der einzige Unterschied darin besteht, daß das Kanalwort nicht addiert, sondern von der zugeordneten Konferenz-Gesamtsumme subtrahiert wird. Die Subtraktion wird durchgeführt, indem das Vorzeichenbit in dem 8-Bit-Eingangswort zu dem ROM-Expander 14 geändert wird, das (in Abhängigkeit von der neuen Adresse) das 2er-Kompiement des linearen Wortes als Ausgangssignal erzeugt Die Änderung des Vorzeichenbits (welches das signifikanteste Bit ist) wird durch einen Steuerbefehl von der Steuereinheit 10 eingeleitet, der während der Periode 2 der

Bitgruppe aufrechterhalten wird. Das Ergebnis einer Addition des 2er-Komplementes des ursprünglichen Wortes zu den gesamten Konferenzwörtern in dem Akkumulator 16 plus 1 ijt dem Ergebnis einer Subtraktion des ursprünglichen Wortes von den gesamten Konferenzwörtern äquivalent.
Die 8 signifikantesten Bits des Ergebnisses der Subtraktion werdeii in die gleiche Zeitbereichsstelle des Operations-Speichers RAM 11 geschrieben, wobei die vorherigen Inhalte dieser Stelle gelöscht werden, während die übrigen 6 Bits des 14-Bit-Wortes in eine entsprechende Stelle in dem zusätzlichen Speicher RAM III

geschrieben werden. Am Ende der Periode 2 der Bitgruppe enthalten die Speicher RAM Il und Hl die linearen Konferenrvorte.

Während der Periode 3 der Bit-Gruppe werden in jedem Zeitbereich die in den Speichern RAM II und III

ίο gespeicherten linearen 14-Bit-Konferenzworte in die nichtlineare Form durch den Kompressor 18 umngewande'it (d. H. komprimiert). Solche Kompressoren werden bereits eingesetzt, wobei eine solche Kompression teilweise oder vollständig durch Suchen von Umrechnungsgrundlagen im Rechner bzw. Tabellensuchen erreicht werden kann, wie es beim Expander 14 der Fall ist. Während der Periode 3 der Bit-Gruppe verbindet der Multiplexer-Schalter 19 die Multiplexer 11 und 11' mit dem Ausgang des Kompressors 18 und nicht mit dem

is selbsthaltenden Akkumulator-Schalter 17, wie es während der anderen Perioden der Bit-Gruppe der Fall war. Die komprimierten 8-Bit-PCM-Wörter werden jetzt in dem Operations-Speicher RAM II gespeichert, indem dir vorher darin gespeicherte Information überschrieben wird.

Damit ist also am Ende der Periode 3 der Bit-Gruppe die Verarbeitung der PCM-Wörter beendet. Während der folgenden Perioden wird der Akkumulator 16 gelöscht.

An dem Ende der Periode 7 der Bit-Gruppe, d. h. am Ende eines Satzes, werden die Multiplexer 11 und U' zu

der jeweils umgekehrten Lage durch einen Steuerbefehl von der Steuereinheit 10 umgeschaltet, welche die

Speicher RAM I und II austauscht. Dann wird der gesamte Verarbeitungszyklus mit dem neuen Satz wiederholt.

Wie oben erwähnt wurde, erhalten alle Zeitbereiche, die keiner Konferenz zugeordnet sind, von der Steuer-

einheit 10 die Konferenzzahl Null. Dies wird einfach dadurch erreicht, daß während dieser Kanäle der Akkumulator 16 nicht adressiert wird, so daß die vier Adressierbits alle Null sind. Während dieser gleichen Zeitbereiche wird das Ausgangssignal des Kompressors 18 auf Null gebracht, so daß der Speicher RAM II in diesen Zeitbereich-Stellen keine Daten enthält. Selbstverständlich kann jedoch die Unterdrückung von Daten während nicht gebrauchter Zeitbereiche an jedem anderen, geeigneten Punkt in der Schaltung erreicht werden. Faktisch hat die Steuereinheit 10 selbst Zugang zu dem PCM-Übertragungsweg nur an den Zeitbereichen, die an einer Konferenz teilnehmen.

In Abhängigkeit von dem System, bei dem die Konferenz-Schaltung verwendet wird, kann es notwendig sein, das serielle PCM-Ausgangssignal von dem Eingangs/Ausgangs-Schalter 12 um einen oder mehrere Zeitbereiche zu verzögern. Dies wird leicht durch einen Verzögerungsspeicher erreicht, der einstückig mit der Trennstellen- und Steuereinheit 10 ausgebildet sein kann.

Bereits oben wurde darauf hingewiesen, daß durch die Praxis gegebene Einschränkungen die Zahl der Teilnehmer an einer einzigen Konferenz begrenzen könnten. Eine solche Begrenzung stellt der transhybride Verlust in den Leitungs-Schaltungen der Teilnehmerapparate dar. Es gibt jedoch keine genau definierte maximale Zahl an Teilnehmern in dem Sinne, daß bei Überschreiten dieser Zahl der Betrieb der Konferenzverbindungen nicht mehr möglich wäre. Eine Möglickeit, einige der Einschränkungen (transhybrider Verlust, Überlastung usw.)

zu überwinden, liegt darin, eine Dämpfung einzuführen, wenn die Zahl der Konferenzteilnehmer einen vorher bestimmten Wert übersteigt. Dies könnte beispielsweise in dem ROM-Expander 14 erreicht werden, der eine ausreichende Speicherkapazität hat, um einen von zwei Sätzen von Linearwörtern zu erzeugen, und zwar einen ohne Dämpfung und einen (oder mehr) mit Dämpfung. Es hat sich herausgestellt, daß eine Dämpfung von 6 dB für 6 bis 12 Teilnehmner pro Konferenz geeignet ist. Ein Steuerbefehl von einem Bit von der Steuereinheit 10

reicht aus, um den ROM-Expander 14 zu instruieren, ob das ungedämpfte Linearwort oder das Linearwort mit

einer Dämpfung von 6 dB wiedergewonnen werden sollte. Beide Sätze von Linearwörtern (zwei entsprechen

einer von 256 möglichen Adressen) werden selbstverständlich fest bzw. permanent in dem ROM-Expander 14 gespeichert.

Die Konferenz-Schaltung nach der Erfindung kann auch in einer Übertragungs- bzw. Lautsprecher-Anlage

eingesetzt werden. Dies wird durch einen Steuerbefehl von einem Bit von der Steuereinheit 10 erreicht, der während aller Zeitbereiche in einer Konferenz mit Ausnahme des Zeitbereichs für den Ansager das Ausgangssignal des ROM-Expanders 14 auf logisch 1 bringt Der Übertrag niedrigster Ordnung in dem Addierglied 15 wird ebenfalls auf logisch 1 gebracht. Das Wort des Ansagers wird dadurch in der Konferenz-Stelle in dem Akkumulator 16 nicht geändert Dieser Funktionsablauf ist in einfacher Weise in dem folgenden Beispiel dargestellt:

das Wort des Ansagers in dem Akkumulator 16: 0 0 10110 10 110 0 1

addiere alle 1 en von dem Expander 14 (Überlauf über 14 Bit 11111111111111

wird nicht berücksichtigt) 00101101011000

addiere Übertrag -I-1 1

das Wort des Ansagers unverändert: 00101101011001

Dies bedeutet also, daß nur das Wort des Ansagers des. Zuhörer erreicht

Hierzu 3 Blatt Zeichnungen

Claims

26 YI 344 Patentansprüche:

1. Verfahren zur Herstellung mehrerer gleichzeitiger Konferenzverbindungen jeweils zwischen wenigstens drei vorher bestimmten Zeitkanälen in einem Zeitmultiplex-Vermittlungssystem, bei dem ankommende Kanäle pulscodemodulierte, in einer zeitlichen Folge von Sätzen angeordnete Sprachsignale tragen, die ankommenden Sprachsignale gespeichert, anschließend verarbeitet und die Verarbeitungsendergebrtisse gespeichert und zu den jeweiligen Teilnehmern übertragen werden, dadurch gekennzeichnet,
daß ein ankommender Satz in einem ersten Speicher gespeichert wird,
daß gleichzeitig mit der Verarbeitung des gespeicherten Satzes der nächste ankommende Satz i,: einem

ίο zweiten Speicher gespeichert wird,

daß der erste Speicher mit den Verarbeitungsendergebnissen des ersten gespeicherten Satzes überschrieben wird,

daß am Ende eines jeden der zeitlich aufeinanderfolgenden Sätze der erste und der zweite Speicher ausgetauscht werden und

daß die Verarbeitungsendergebnisse des ersten Sitzes ausgelesen und übertragen werden, während der nächste ankommende Satz in den beim Auslesen freiwerdenden Speicher eingelesen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Satz aus mehreren PCM-Worten besteht.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ankommende Sätze arithmetisch verarbeitet werden, um zu übertragende Konferenz-PCM-Worte zu erzeugen, wobei während dieser Verarbeiturg Zwischen-PCM-Worte für jede der gleichzeitigen Konferenzen getrennt gespeichert werden.

4. Verfahren nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß die zu übertragenden Konferenz-PCM-Worte für jeden der vorher bestimmten Kanäle getrennt gespeichert werden.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die beschriebenen Ablaufschritte entsprechend mit den im folgenden ankommenden Sätzen wiederholt werden.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ankommende Sprachsignale nichtlinear in PCM-Worte codiert sind, wobei vor deren Verarbeitung diese nichtlinearen PCM-Worte in lineare PCM-Worte umgewandelt werden, und daß die zn übertragenden Konferenz-PCM-Worte vor deren Übertragung in nichtlineare PCM-Worte umgewandelt werden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die PCM-Worte Binärworte sind und daß bei der arithmetischen Verarbeitung

a) die PCM-Worte derjenigen Kanäle, die der gleichen Konferenz zugeordnet sind, in einer getrennten Speicherstelle für jede Konferenz additiv akkumuliert werden, wobei

b) die zu übertragenden Konferenz-PCM-Worte erzeugt werden, indem algebraisch jedes lineare PCM-Wort von der getrennte .i, seiner Konferenz zugeordneten Speicherstelle subtrahiert wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei der arithmetischen Verarbeitung die PCM-Worte vor der Erzeugung der Konferenz-PCM-Worte in einem vorher bestimmten Ausmaß gedämpft werden.

9. Vorrichtung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, gekennzeichnet durch zwei austauschbare Speicher (RAM 1, RAM II), die jeweils den ankommenden Satz empfangen und speichern können, wobei einer der beiden Speicher den ankommenden Satz empfängt und gleichzeitig seinen vorher gespeicherten Inhalt überträgt, während der andere Speicher mit einer arithmetischen Verarbeitungseinrichtung (15,16 und 17) zur Verarbeitung der gespeicherten Informationen und zur Speicherung des Ergebnisses der Verarbeitung zusammenwirkt, wobei weiterhin die beiden austauschbaren Speicher (RAM I, RAM H) und die arithmetische Verarbeitungseinrichtung (15,16 und 17) auf eine Zeittakt- und Steueranordnung (10) zur Taktsteuerung, Einleitung und Beendigung ihrer Operationen ansprechen, und wobei die Einleitung und Beendigung dieser den Austausch der beiden austauschbaren Speicher (RAM 1, RAM II) umfassenden Operationen im wesentlichen am Ende eines jeden ankommenden Datensatzes stattfinden.

10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Zeittakt- und Steueranordnung einen änderbaren Speicher (16) enthält, um jeder Zahl von vorher bestimmten Kanälen eine Konferenz zuzuordnen.

11. Vorrichtung nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß die arithmetische Verarbeitungseinrichtung (15,16 und 17) auf Informationen anspricht, die jeder Zahl von vorher bestimmten Kanälen eine Konferenz zuordnen.

12. Vorrichtung nach einem der Ansprüche 9 bis 11, gekennzeichnet durch eine erste Schaltungseinrichtung (1 If 110 zur Ableitung der Konferenzsignale zu dem ersten oder zweiten Speicher (RAM I, RAM II) und zur Speicherung dieser Konferenzsignale darin und durch eine zweite Schaltungseinrichtung (12 und 13) für den Austausch des ersten und zweiten Speichers (RAM I, RAM II) am Ende eines jeden Satzes.

13. Vorrichtung nach einem der Anspruches bis 12 für ein Vermittlungssystem, bei dem ankommende Sätze nichtlinear binär PCM-codiert sind, gekennzeichnet durch einen nichtlinear-zu-linear PCM-Umsetzcr (14), der abwechselnd auf die Inhalte des ersten und des zweiten Speichers (RAM I, RAM II) anspricht und die arithmetische Verarbeitungseinrichtung versorgt, und durch einen linear-zu-nichtlinear PCM-Umsetzer (18), der auf das Ausgangssignal der arithmetischen Verarbeitungseinrichtung anspricht und die erste Schaltungseinrichtung versorgt.

14. Vorrichtung nach einem der Ansprüche 9 bis 13, gekennzeichnet durch einen dritten Speicher (RAM III) zur Speicherung des Ausgangssignals der arithmetischen Verarbeitungseinrichtung (15,16 und 17)

vor seiner Übertragung zu dem linear-zu-nichtlinear PCM-Umsetzer.

15. Vorrichtung nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß die arithmetische Verarbeitungseinrichtung ein paralleles, binäres Addierglied (15), welches zwei binäre, lineare PCM-Worte addieren kann, und einen adressierbaren Speicher (16) mit mehreren, getrennten Speicherstellen aufweist, die jeweiis ein lineares PCM-Wort mit einer vorher bestimmten minimalen Zahl von Bits empfangen und speichern können, wobei der adressierbare Speicher (16) mittels der Steuereinrichtung (10) durch eine Konferenzadresse während der Verarbeitung eines Kanals, der dieser Konferenz zugeordnet ist, adressiert wird.

16. Vorrichtung nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, daß der nichtlinear-zu-linear Umsetzer vorher gespeicherte Umsetztabellen aufweist und auf ein eingegebenes PCM-Wort anspricht, indem er sein lineares Äquivalent ausgibt

17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die vorher gespeicherten Umsetztabellen auch das 2er-Komplement der linearen Äquivalente enthalten, wobei das 2er-Komplement in Abhängigkeit von einem Signal von der Steuereinrichtung (10) das Ausgangssignal ist

18. Vorrichtung nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, daß die vorher gespeicherten Umsetztabellen auch eine gedämpfte Version des linearen Äquivalentes und des 2er-Komplementes enthalten.