DE2615553A1 - Schwellenschaltung mit hysterese - Google Patents
Schwellenschaltung mit hystereseInfo
- Publication number
- DE2615553A1 DE2615553A1 DE19762615553 DE2615553A DE2615553A1 DE 2615553 A1 DE2615553 A1 DE 2615553A1 DE 19762615553 DE19762615553 DE 19762615553 DE 2615553 A DE2615553 A DE 2615553A DE 2615553 A1 DE2615553 A1 DE 2615553A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- zone
- complementary
- base
- threshold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 39
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 8
- 230000036039 immunity Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01818—Interface arrangements for integrated injection logic (I2L)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/63—Combinations of vertical and lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Schwellenschaltung mit Hysterese
Die Erfindung bezieht sich auf eine Schwellenschaltung mit Hysterese, die mindestens zwei komplementäre Transistoren und
einen Ausgangstransistor enthält und bei der die Basiszone jedes komplementären Transistors direkt mit der Kollektorzone
.des anderen Transistors verbunden ist.
Es sind integrierte logische Schaltungen unter der Bezeichnung "DCTL-Schaltungen" (kurz für "direct coupled transistor logic")
bekannt, deren Basiselement ein gesteuerter Transistor ist, der in gemeinsamer Emitterschaltung angeordnet ist und dessen Basisstrom
über einen Widerstand injiziert wird. Unter der Bezeichnung I L (= injected integrated logic) sind ebenfalls verbesserte
Schaltungen der genannten Art bekannt, nach welcher Verbesserung der Strom in die Basiszone mittels eines
Transistors injiziert wird, der zu dem in gemeinsamer Basisschaltung angeordneten gesteuerten Transistor komplementär ist.
Diese Schaltungen zeichnen sich durch sehr niedrige Betriebsspannungen
und sehr niedrige Betriebsströme aus; die genannten niedrigen Betriebsspannungen machen diese Schaltungen besonders
empfindlich für Störsignale, und es ist erforderlich, die Störunempfindlichkeit dieser Schaltungen möglichst zu verbessern,
vor allem im Falle der zwischen Gehäusen angebrachten Verbindungen, die beträchtliche Störsignale herbeiführen.
Ein bekanntes Verfahren zur Verbesserung der Störunempfindliehkeit
in logischen Schaltungen, die mehrere Funktionselemente enthalten, besteht in der Anordnung einer Schwellenschaltung mit
Hysterese, z.B. am Eingang eines derartigen Funktionselements,
die Signale mit steilen Vorderflanken erzeugt, wenn das Eingangssignal
z.B. eine ansteigende oder z.B. eine abfallende Schwelle überschreitet, wobei die genannten Schwellen durch ein
Intervall getrennt werden, das die Hysterese bestimmt. Die Störunempfindlichkeit ist dann einerseits der Unterschied
zwischen dem niedrigen logischen Pegel und der ansteigenden
PHF 75/537 ,,„,,, ,10fib -2 -
ORIGIMAL INSPECTED
-z-
Schwelle und andererseits der Unterschied zwischen dem hohen logischen Pegel und der abfallenden Schwelle, wobei die ansteigende
Schwelle erheblich höher liegt als die abfallende Schxielle.
Die Schwellenschaltungen mit Hysterese vom bekannten Typ, z.B. eine Schmitt-Kippschaltung, enthalten aber Widerstände und sind
mit den integrierten Schaltungen mit Strominjektion nicht kompatibel. Die Spannungsabfälle, die am Ladewiderstand erforderlich
sind, wurden es nämlich notwendig machen, Widerstände mit zu hohen ohmschen Werten zu verwenden, wenn die Betriebsströme in der Größenordnung von Nanoamperes berücksichtigt
werden. Außerdem soll die Schaltung zur Verbesserung der Störunempfindlichkeit keine Zeitkonstante einführen, die die Vorteile
im bezug auf die Betriebsgeschwindigkeit und die Verlustleistung dieser Schaltungen beseitigen würde.
Ein anderer wichtiger Vorteil der Schaltungen mit Stroininjektion
ist die sehr hohe Packungsdichte der Teile pro Oberflächeneinheit, wodurch es möglich wird, auf einem und demselben
Kristall eine Vielzahl von Funktionselementen anzubringen. Die
Einführung von Schmitt-Kippschaltungen vom bekannten Typ würde die Bedeutung derartiger Schaltungen sehr stark verringern.
Die Erfindung bezweckt insbesondere, die Nachteile der bekannten Vorrichtungen zu beseitigen und eine Schwellenschaltung
mit Hysterese zu schaffen, die den Anforderungen entspricht, die mit den integrierten Schaltungen mit Strominjektion kompatibel
sind und die es ermöglichen, die Störunempfindlichkeit der genannten
Schaltung zu verbessern.
Weiter bezweckt die Erfindung, eine Schwellenschaltung mit Hysterese zu schaffen, mit der eine große Störunernpfindlichkeit
in eine Schnittstelle zwischen Schaltungen mit Strominjektion oder zwischen einer TTL-Schaltung einerseits und einer
Schaltung mit Stroiainjektion andererseits erhalten wird, wobei
PHF 75/*37 - 3 -
die genannten Schaltungen auf verschiedenen Halbleiterscheiben
oder zwischen einer mechi
Schaltung gebildet sind.
Schaltung gebildet sind.
ρ oder zwischen einer mechanischen Vorrich-tung und einer IL-
Nach der Erfindung ist eine Schwellenschaltung mit Hysterese, die mindestens zwei komplementäre Transistoren und einen Ausgangstransistor enthält und bei der die Basiszone jedes
komplementären Transistors direkt mit der· Kollektorzone des anderen Transistors verbunden ist, dadurch gekennzeichnet, daß
die Emitterzone des ersten komplementären Transistors mit dem Eingang der Schaltung verbunden ist und die Kollektorzone des
zweiten komplementären Transistors direkt die Basiszone eines Ausgangstransistors mit Strominjektion vom gleichen Leitfähigkeitstyp
wie der zweite komplementäre Transistor steuert, und daß die Emitterzone dieses zweiten Transistors und die
Emitterzone des Ausgangstransistors direkt mit dem gemeinsamen Bezugspunkt der Spannungen verbunden siiid.
Die Betriebsspannungen und die Betriebs ströme sorgen dafür, daß die Vorrichtung mit den logischen Schal-temgen mit Strominjektion
kompatibel ist. Die Hysterese wird nämlich auf folgende Weise erzielt, wobei die Wirkung einer Schaltung mit einem npn-Ausgangstransistor
beispielsweise an Hand des Schaltbildes nach Fig. 1 der beiliegenden Zeichnungen beschrieben wird. Fig. 2
ist ein Diagramm des Hystereseeffekts, der erhalten werden kann.
In Fig. 1 bezeichnene T^ und T^ komplementäre Transistoren,
während T-^ den Ausgangstransistor der Schaltung bezeichnet,
der vom npn-Typ ist. Der Eingang der Schaltung ist der Punkt A, während R ein Widerstandselement darstellt., über das das Eiriggangssignal
zugeführt wird. Die Kollektorzone Cj des Transistors
T^ ist mit der Basiszone B2 des Transistors T^ verbunden,
während die Kollektorzone Cp des Transistors Tp mit der Basiszone
B^ des Transistors T^ verbunden ist. Der Transistor T3
ist mit einem Strominjektor I, z.B. eine© Transistor, versehen. Der Ausgang S der Schaltung wird durch die Kollektorzone C-,
des Transistors T- gebildet, während die Emitterzone Ep des
PHF 75/537 - 4 -
609844 /1056
Transistors T2 und die Emitterzone E^ des Transistors T^ an
VQ. d.h. Erde liegen.
Wenn die Eingangs spannung V^ am Punkt A etwa gleich Null ist,
führt der komplementäre Eingangstransistor T1 vom npn-Typ
keinen Strom infolge der Tatsache, daß dieser Transistor nicht gespeist wird. Der andere komplementäre Transistor T2 vom
npn-Typ wird ebenfalls nicht gespeist und führt somit keinen Strom. Wenn die zwei Transistoren T1 und T2 nicht leitend sind,
kann der vom Strominjektor I des Transistors T, injizierte Strom
nur über diesen Transistor T, passieren.
Die Spannung, die zwischen der Kollektorzone C-, und der Emitterzone
E, des Ausgangstransistors vorhanden ist und den Pegel am
Ausgang S bestimmt, ist minimal. Wenn die Eingangsspannung V^
größer wird, wird der Transistor T,. leitend, wenn die Spannung
zwischen der Basiszone B1 dieses Transistors und dem Punkt A die
innere Spannung VgE1 des Emitter-Basisübergangs dieses Transistors
T1 überschreitet. Da die zwei Transistoren. T1 und T, gegensinnig
geschaltet sind und entgegengesetzte Leitfähigkeitstypen aufweisen, sollen die zwei inneren Spannungen VßE1 und
^BE3 zxxei-nai!1&er addiert werden. Wenn die Eingangsspannung V.
also den Wert V-güM + V-ng·* « V^2 erreicht, wird der Transistor
T1 leitend und speist den Transistor T2, der ebenfalls leitend
wird, wodurch die Spannung an der Basiszone B-* des Ausgangstransistors
T^ auf den Wert der inneren Spannung VqE2 zwischen
der Kollektorzone C2 und der Emitterzone E2 des Transistors T2
herabgesetzt und der Transistor T, nichtleitend wird. Die Ausgangsspannung
Vg steigt auf einen hohen Pegel Vg2 an. Auf diese
Weise bildet der Eingangsspannungswert V^g1 + VgE·* = V^2 eine
ansteigende Schwelle, die den Übergang der Ausgangsspannung Vg
von einem niedrigen Pegel Vg^ zu einem haken Pegel Vg2 bestimmt.
Wenn die Eingangsspannung V. von einem die ansteigende Schwelle V.2 überschreitenden Wert annimmt, ändert sich der Zustand des
PHF 75/537 ' 5 " .
609844/1 056
Systems nicht, solange diese Eingangsspannung höher als der Wert V-dEi + Vqe2 = ^A1 bleibt, unterhalb dessen das durch die
komplementären Transistoren gebildete Gefüge nicht mehr leitend sein kann. Der Eingangsspannungswert V™^ + ^nyo ~ ^A 1 (oc^er ^er
nahezu äquivalente V/ert VCE-j + Vj>E2 ^er Kollektor-Emitterspannung
des Transistors T^ zuzüglich der inneren Spannung des Basis-Emitter-Übergangs des Transistors T2) bildet auf
diese Weise eine abfallende Schwelle, die den Übergang der Ausgangsspannung von dem hohen Pegel Vg2 zu dem niedrigen Pegel
Vg^ bestimmt, wobei das System in seinen ursprünglichen Zustand
zurückkehrt.
Der Unterschied zwischen der ansteigenden Schwelle und der abfallenden
Schwelle ist:
(VBE1 + VBE3^ " (VBE1 + VCE2^ s VBE3 " VCE2*
Es ist bekannt, daß bei Bipolartransistoren, die in einer Siliciumscheibe durch für die üblichen integrierten Schaltungen
verwendete Techniken hergestellt sind, der Wert einer Spannung VBE eines leitenden Transistors etwa 0,7 V, der Wert einer
Spannung VCE etwa 0,2 V und somit der "Abstand" zwischen den
Schwellen oder die "Breite" der Hysterese der in der Siliciumscheibe
hergestellten integrierten Schaltung etwa 0,5 V beträgt. Da die Ein- und Ausgangsspannungen der Schaltung in bezug auf
Schaltungen mit Strominjektion und entsprechend logischen Spannungshüben etwa 2 V betragen, ist die Störunempfindlichkeit,
die durch die Schaltung erzielt wird, verhältnismäßig bedeutend, welche Unempfindlichkeit mit Hilfe einer Mindestzahl an EinzelteHen
erhalten wird.
Der Eingangswiderstand, der in Fig. 1 mit R bezeichnet wir.d, kann auf einfache Weise durch den Innenwiderstand der das Eingangssignal
liefernden Quelle gebildet werden oder zumindest in der Schaltung des höher liegenden Eingangsteiles der Vorrichtung
integriert sein.
PHF 75/537 - 6 -
6 0 9 ?■: U / 1 0 5 6
Wenn es sich um eine integrierte Schaltung handelt, ist der Eingangstransistor vom pnp-Leitfähigkeitstyp, während der zu
diesem Transistor komplementäre' Transistor sowie der Ausgangstransistor
vom npn-Typ sind. Auf diese ¥eise ist die Vorrichtung
2
mit I L-Schaltungen der auf übliche Weise hergestellten Art kompatibel.
mit I L-Schaltungen der auf übliche Weise hergestellten Art kompatibel.
Nach einer bevorzugten Ausführungsform ist der pnp-Eingangstransistor
ein flacher Transistor mit lateraler Struktur, der durch planare Diffusion in einer gegen einen Siliciumkristall
isolierten Insel gebildet wird, während der komplementäre npn-Transistor ein planarer Transistor mit vertikaler Struktur
ist, der durch dieselbe Technik erhalten wird, während einerseits die Basiszone des pnp-Transistors und die Kollektorzone
des npn-Transistors zusammen ein einziges Gebiet und andererseits
die Basiszone des npn-Transistors und die Kollektorzone des pnp-Transistors zusammen ebenfalls ein einziges Gebiet
bilden. Die Trennung zwischen den genannten Gebieten is t ein pn-übergang. Das Gebilde der beiden komplementären Transistoren
wird in derselben Insel hergestellt, die durch einen pn-übergang isoliert ist, wobei der Ausgangstransistor und sein
Injektor in einer benachbarten Insel gebildet sind, während die Verbindung zwischen der Kollektorzone des komplementären
npn-Transistors und der Basiszone des Ausgangstransistors
mittels einer Leiterbahn an der Oberfläche der Scheibe hergestellt wird. Das Gebilde der Vorrichtung kann zugleich mit anderen
Elementen logischer Schaltungen in einer und derselben Scheibe hergestellt -werden. Die Anzahl und die Komplexität der durchzuführenden
Vorgänge werden nicht vergrößert.
Es ist vorteilhaft, wenn das Element zum Injizieren von Ladungsträgern
in die Basiszone des Ausgangstransistors ein planarer
pnp-Transistor mit lateraler Struktur ist, dessen Kollektorzone durch die Basiszone des Ausgangstransistors gebildet wird, wobei
der letztere Transistor eine invertierte vertikale Struktur
PHF 75/537 · - 7 -
609844/1 056
mit einer durch die Basiszone des lateralen npn-Injektionstransistors
gebildeten Emitterzone aufweist. Da diese Anordnung
der I L-Technik entspricht, weist
Technik anhaftenden Vorteile auf.
Technik anhaftenden Vorteile auf.
der I L-Technik entspricht, weist diese Anordnung alle dieser
Auf analoge Weise kann der Injektor des Ausgangstransistors ein
planarer Transistor mit lateraler Struktur sein, der isoliert ist und dessen Basiszone eine konstante Spannung aufweist.
Es ist einleuchtend, daß der die obenbeschriebene Struktur aufweisende
Ausgangstransistor mehrere Kollektorzonen besitzen kann,.wobei diese Zonen durch verschiedene in die Basiszone
eindiffundierte Zonen gebildet werden.
Nach einer günstigen Ausführung eines Verfahrens zur Herstellung
der erfindungsgemäßen Schaltung ist die Hauptstrombahn eines
ergänzenden Transistors mit Injektor vom gleichen Typ wie der zweite komplementäre Transistor zu dem Basis-Emitter-Übergang
dieses zweiten Transistors parallelgeschaltet.
Der Transistor mit Injektor, der vorzugsweise stets leitend ist, führt den vom ersten komplementären Transistor gelieferten
Strom ab, sobald der letztere Transistor bei zunehmender Eingangsspannung leitend wird. Der zweite komplementäre Transistor
wird nur leitend, wenn der vom ersten komplementären Transistor gelieferte Strom den zusätzlichen Transistor mit Injektor aus
dem Sattigungszustand führt. Auf diese Weise wird eine höhere
ansteigende Schwelle und dadurch ein größerer "Abstand" zwischen den Schwellen sowie eine bessere Störunempfindlichkeit erhalten.
Obendrein wird der Übergang des zweiten komplementären Transistors von dem leitenden zu dem nichtleitenden Zustand beschleunigt,
wobei die in der Basiszone gespeicherten Ladungen dann über den zusätzlichen Transistor mit Injektor abgeführt
werden.
PHF 75/537
6Q9844/1056
Vorzugsweise v/eist der zusätzliche Transistor mit Injektion
2
eine Struktur vom I L-Typ auf.
eine Struktur vom I L-Typ auf.
Die Erfindung läßt sich insbesondere bei logischen Schaltungen anwenden, deren Signale sehr geringen Spannungshüben entsprechen.
Die Struktur hat sich insbesondere bei Anwendung für
Schaltungen vom I L- oder vom DCTL-Typ, insbesondere in Verbindungen
zwischen den Gehäusen dieser Schaltungen, bewährt.
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnungen näher erläutert. Es zeigen:
Fig.3 einen teilweisen schematischen Schnitt längs der Linie
III-III durch eine Schaltung nach der Erfindung,
Fig.4 eine Draufsicht auf die Schaltung nach Fig. 3, und
schließlich
Fig.5 ein Schaltbild einer mit einem zusätzlichen Transistor mit Injektor ergänzten Schaltung.
Fig.5 ein Schaltbild einer mit einem zusätzlichen Transistor mit Injektor ergänzten Schaltung.
Eine planare Struktur vom I L-Typ einer Schaltung nach der Erfindung
wird an Hand der Figuren 3 und 4 beschrieben, wobei der Injektor des Ausgangstransistors durch einen lateralen pnp-Transistor
gebildet wird.
Ein p-leitendes Siliciumsubstrat 31 ist mit einer n-leitenden
epitaktischen Schicht 32 überzogen. Diese Schicht 32 enthält isolierte Inseln, die mittels eines Netzwerks von Isolierzonen
35 vom p+-Leitfähigkeitstyp gebildet werden. Der Boden der
Inseln wird durch die vergrabenaaSchichten 33 vom n+-Leitfähigkeitstyp
gebildet. In die Insel 34 sind p-leitende Gebiete
eindiffundiert. Ein Gebiet E^ bildet die Emitterzone des Eingangstransistors
T^, dessen Basiszone B^ von der Insel 34 begrenzt
wird,,während ein Gebiet C^, das die Kollektorzone desselben
Transistors T^ bildet, zugleich die Basiszone B2 des
npn-Transistors T2 bildet. Die Kollektorzone dieses Transistors
T2 wird von der Insel 34 begrenzt und die Emitterzone E2 des
Transistors T2 ist eine Zone vom n+-Leitfähigkeitstyp, die in
PHF 75/537 - 9 - ·
609844/1056
_ Q
die Basiszone B2 eindiffundiert ist.
Außerhalb der Insel 34 jenseits der Isolierzone 35 enthalten der Ausgangstransistor T, und sein Injektor die Emitterzone E^,
des Transistors T,, die durch eine epitaktische Schicht 32 gebildet
wird, sowie die p-leitende Basiszone B-* des Transistors
T,, die in die Schicht 32 eindiffundiert ist, und die n+~
leitende Kollektorzone C-* desselben Transistors T-,, die in die
Basiszone B-, eindiffundiert ist. Diese Basiszone Bx bildet
3 3
ebenfalls die Kollektorzone eines Insektionstransistors, dessen
Basiszone durch die Emitterzone E-, gebildet wird und dessen
Emitterzone ein p+-leitendes diffundiertes Gebiet 37 ist, das
in der Nähe der Basiszone B7. liegt. Der Ausgangstransistor T-,
ist hier mit einer einzigen Kollektorzone dargestellt, aber naturgemäß kann der genannte Transistor mehr als eine
Kollektorzone besitzen.
Die Verbindungen zwischen den Elementen der Schaltung und ihre Verbindung mit äußeren Elementen werden mittels Leiterbahnen
hergestellt, die auf der Oberfläche der Schaltung angebracht sind.
In der Draufsicht nach Fig. 4 entsprechen die gestrichelten Linien den Kontaktöffnungen, während die vollen Linien den
Begrenzungen der diffundierten Gebiete und die strichpunktierten Linien den Begrenzungen der Leiterbahnen entsprechen.
Die Emitterzone E^ enpfängt die Eingangssignale über eine
Leiterbahn 54, die die genannte Emitterzone mit einer Eingangsklemme
verbindet. Die Emitterzone E^ wird über eine Leiterbahn
53 mit einem Spannungsbezugspunkt verbunden, der gewähnlich,
die Masse des Substrats 31 ist. Die Kollektorzone Cp ist mit
der Basiszone B, über eine Leiterbahn 50 verbunden, die
schematisch im Schnitt nach Fig. 3 durch eine volle Linie 36
angegeben ist. Die Kollektorzone C, ist über eine Leiterbahn
mit einer Ausgangsklemme S oder vorzugsweise mit tiein Eingang
eines vom Transistor T-, gesteuerten Funktionselements verbunden.
PHF 75/537 M) Hf; 44/1056 ~ 1o -
Das Gebiet 37 empfängt den Injektionsstrom über eine Leiterbahn 52, die gegebenenfalls noch andere Elemente mit gleicher
Struktur speist.
Fig. 5 ist das Schaltbild einer Schaltung, die die gleichen Elemente wie die Schaltung nach den Figuren 1, 3 und 4 enthält,
aber die außerdem einen Transistor mit Injektor zur Verbesserung der Wirkung der Schaltung enthält. Der Eingang der Schaltung
ist der Punkt 41J der Widerstand 42 stellt den Widerstand dar,
über den aus der Quelle die Eingangssignale angelegt werden, während der erste komplementäre Transistor mit 43 und der
zweite komplementäre Transistor mit 44 bezeichnet wird. Ein Transistor 48 wird hinzugefügt, um den Kollektorstrom des
Transistors 43 abzuführen, wenn dieser Transistor 43 anfängt, leitend zu werden. Der Transistor 48 ist mit einem Injektor
versehen. Ein Ausgangstransistor 47 ist ebenfalls mit einem Injektor 45 versehen, während der Ausgangspunkt mit 46 bezeichnet
wird.
PHF 75/537 - 11 -
609844/1056
Claims (8)
- PATENTANSPRÜCHE: i\\y Schwellenschaltung mit Hysterese, die mindestens zwei komplementäre Transistoren und einen Ausgangstransistor enthält und bei der die Basiszone jedes komplementären Transistors direkt mit der Kollektorzone des anderen Transistors verbunden ist, dadurch gekennzeichnet, daß die Emitterzone des ersten komplementären Transistors mit dem Eingang der Schaltung verbunden ist und die Kollektorzone des zweiten komplementären Transistors direkt die Basiszone eines Ausgangstransistors mit Strominjektion vom gleichen Leitfähigkeitstyp wie der zweite komplementäre Transistor steuert, und daß die Emitterzone dieses zweiten Transistors und die Emitterzone des Ausgangstransistors direkt mit dem gemeinsamen Bezugspunkt der Spannungen verbunden sind.
- 2. Schwellenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste komplementäre Transistor vom pnp-Typ ist, während der zweite komplementäre Transistor und der Ausgangstransistor vom npn-Typ sind.
- 3. Schwellenschaltung-nach Anspruch T oder 2, dadurch gekennzeichnet, daß der erste komplementäre Transistor eine planare laterale Struktur aufweist, während der zweite komplementäre Transistor ein planarer vertikaler Typ ist.
- 4. Schwellenschaltung nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die zwei komplementären Transistoren durch Diffusion in derselben elektrisch isolierten Insel gebildet werden.
- 5. Schwellenschaltung nach Anspruch 4, dadurch gekennzeichnet, daß ein und dasselbe Gebiet die Basiszone des ersten komplementären Transistors und die Kollektorzone des zweiten komplementären Transistors bildet, während ein und dasselbePHF 75/537 - - 12 -609844/1056Gebiet die Kollektorzone des ersten komplementären Transistors und die Basiszone des zweiten komplementären Transistors bildet.
- 6. Schwellenschaltung nach einein der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Injektor des Ausgangstransistors ein planarer Transistor mit lateraler Struktur ist, dessen Kollektorzone durch die Basiszone des Ausgangstransistors gebildet wird, wobei der letztere Transistor eine umgekehrte vertikale Struktur mit einer durch die Basiszone des Injektionstransistors gebildeten Emitterzone aufweist.
- 7. Schwellenschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Injektor des Ausgangstransistors ein planarer Transistor mit lateraler Struktur ist, dessen Basiszone ein konstantes Potential aufweist.
- 8. Schwellenschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Hauptstrombahn eines zusätzlichen Transistors mit Injektor vom gleichen Leitfähigkeitstyp wie der zweite komplementäre Transistor zu dem Emitter-Basis-Übergang dieses zweiten Transistors parallel geschaltet ist.PHE 75/537609844/10 56Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7512480A FR2309084A1 (fr) | 1975-04-22 | 1975-04-22 | Dispositif a seuils pour circuits logiques integres |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2615553A1 true DE2615553A1 (de) | 1976-10-28 |
DE2615553B2 DE2615553B2 (de) | 1977-06-02 |
DE2615553C3 DE2615553C3 (de) | 1982-07-22 |
Family
ID=9154304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2615553A Expired DE2615553C3 (de) | 1975-04-22 | 1976-04-09 | Schwellenschaltung mit Hysterese |
Country Status (7)
Country | Link |
---|---|
US (1) | US4115711A (de) |
JP (1) | JPS586416B2 (de) |
CA (1) | CA1067160A (de) |
DE (1) | DE2615553C3 (de) |
FR (1) | FR2309084A1 (de) |
GB (1) | GB1487721A (de) |
IT (1) | IT1059204B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2748967C2 (de) * | 1977-11-02 | 1983-01-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung für einen monolithisch integrierten Schwellwertschalter |
FR2414778A1 (fr) * | 1978-01-13 | 1979-08-10 | Thomson Csf | Element de memoire statique a acces aleatoire |
FR2445642A1 (fr) * | 1978-12-29 | 1980-07-25 | Radiotechnique Compelec | Agencement de securite en cas de chute d'une tension d'alimentation continue |
JPS55145363A (en) * | 1979-04-27 | 1980-11-12 | Toshiba Corp | Semiconductor device |
US4390802A (en) * | 1980-12-22 | 1983-06-28 | Motorola, Inc. | Low-voltage, high-noise immunity I2 L interface |
JPS58137329A (ja) * | 1982-02-10 | 1983-08-15 | Nec Corp | 入力信号線断線検出回路 |
JPS58182922A (ja) * | 1982-04-21 | 1983-10-26 | Toshiba Corp | 入力インタ−フエイス回路 |
US4542303A (en) * | 1983-10-03 | 1985-09-17 | Motorola, Inc. | Comparator circuit |
US5021856A (en) * | 1989-03-15 | 1991-06-04 | Plessey Overseas Limited | Universal cell for bipolar NPN and PNP transistors and resistive elements |
JP2573393B2 (ja) * | 1990-05-17 | 1997-01-22 | 株式会社東芝 | コンパレータ回路 |
KR102536267B1 (ko) | 2017-12-26 | 2023-05-25 | 삼성전자주식회사 | 슬라이더 트랙 및 슬라이더를 표시하기 위한 전자 장치 및 그의 동작 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2957091A (en) * | 1958-04-09 | 1960-10-18 | Bell Telephone Labor Inc | Transistor ring counter with bistable stages |
JPS5346587B2 (de) * | 1974-02-14 | 1978-12-14 |
-
1975
- 1975-04-22 FR FR7512480A patent/FR2309084A1/fr active Granted
-
1976
- 1976-04-09 DE DE2615553A patent/DE2615553C3/de not_active Expired
- 1976-04-15 GB GB15537/76A patent/GB1487721A/en not_active Expired
- 1976-04-15 CA CA250,388A patent/CA1067160A/en not_active Expired
- 1976-04-16 IT IT22451/76A patent/IT1059204B/it active
- 1976-04-19 JP JP51044342A patent/JPS586416B2/ja not_active Expired
-
1977
- 1977-07-13 US US05/815,266 patent/US4115711A/en not_active Expired - Lifetime
Non-Patent Citations (3)
Title |
---|
Electronics, 1967, April 3, Seite 44 * |
Fa. Intermetall, "100 typische Schaltungen mit Halbleiterbauelementen", 1967, Schaltung 31 * |
Philips Technische Rundschau, 1973/74, Nr. 3, Seiten 82 bis 91 * |
Also Published As
Publication number | Publication date |
---|---|
JPS51130160A (en) | 1976-11-12 |
IT1059204B (it) | 1982-05-31 |
CA1067160A (en) | 1979-11-27 |
DE2615553C3 (de) | 1982-07-22 |
FR2309084B1 (de) | 1980-01-04 |
JPS586416B2 (ja) | 1983-02-04 |
US4115711A (en) | 1978-09-19 |
FR2309084A1 (fr) | 1976-11-19 |
GB1487721A (en) | 1977-10-05 |
DE2615553B2 (de) | 1977-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2443171C2 (de) | Integrierte Schaltung | |
DE2939193C2 (de) | ||
DE3720156A1 (de) | Integrierte schaltung mit einem vertikal-mos | |
DE2558017C2 (de) | Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale | |
DE3411020C2 (de) | ||
DE2615553A1 (de) | Schwellenschaltung mit hysterese | |
DE69624493T2 (de) | Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen | |
DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
DE68911809T2 (de) | Integrierbare, aktive Diode. | |
DE2812785C2 (de) | ||
DE1926182A1 (de) | Monolithische integrierte Halbleiterschaltung | |
DE3604173A1 (de) | Lateraltransistor | |
DE3688030T2 (de) | Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung. | |
DE2614580C2 (de) | "I↑2↑L-Schaltung" | |
DE2407377A1 (de) | Kontaktaufbau fuer halbleiteranordnungen | |
DE4209523C1 (de) | ||
DE2531164A1 (de) | Transistorvorrichtung | |
DE68912415T2 (de) | Integrierte Stromspiegelschaltung mit vertikalen Transistoren. | |
DE2922926C2 (de) | Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor | |
DE2357332A1 (de) | Integrierte schaltung | |
DE69521210T2 (de) | Integriertes Elektronikbauteil mit verringerten parasitären Strömen und Verfahren dafür | |
DE2535661A1 (de) | Logischer schaltkreis | |
DE68907368T2 (de) | Integrierte Schaltung mit komplementären MOS-Transistoren. | |
EP0008399B1 (de) | Monolithisch integrierte Halbleiterschaltung mit mindestens einem Lateraltransistor | |
DE2624409C2 (de) | Schottky-Transistor-Logik-Anordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |