DE2613432A1

DE2613432A1 - Einrichtung zur synchronen uebertragung von digitalen daten

Info

Publication number: DE2613432A1
Application number: DE19762613432
Authority: DE
Inventors: Francois Caron; Andre Desblache; Dominique Godard; Francis Maddens
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1975-04-25
Filing date: 1976-03-30
Publication date: 1976-11-04
Also published as: FR2309089B1; CA1057406A; JPS524154A; US4039748A; GB1492165A; DE2613432C2; JPS5636624B2; FR2309089A1

Description

Böblingen, den 25. März 1976 Iw- fe

Anmelaerin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: iieuanmeldung Aktenzeichen der Anmelderin: FR ^75 005

Einrichtung zur synchronen übertragung von digitalen Daten

Die vorliesende Erfindung betrifft eine Einrichtung zur synchronen übertragung von einer Trägerfrequenz aufmodulierten digitalen Daten.

Insbesondere befaßt sich die vorliegende Erfindung mit der Synchronisation des im Empfänger vorgesehenen Taktoszillators mit dem ±::i Sender ~ur Modulation verwendeten Taktossillator.

Das in einei.i solcnen übertragungssystem übertragene digitale Signal wird durch Signale zu gegebenen Abtastzeitpunkten dargestellt. Aufeinanderfolgende AbtastZeitpunkte liegen um die Zeit T auseinander. Zur Decodierung des digitalen Signals an Enpfangsort ist die Kenntnis dieser Abtastzeitpunkte notwendig, d.h., die Abtastung &.:.; Empfangsort nuß r;it der Abtastung a:n Sendeort synchron verlaufen.

Zur Erzielung einer solchen Synchronisation ist es bekannt, die Frequenz des Empfangsoszillators so zu wählen, daß sie möglichst genau d&r Sendefrequenz l/T entspricht. Die genaue Einregelung nach Frequenz und Phase kann durch spezielle Synchronisationssignale erzielt werden, die vor und während der Datenübertragung ausgese/iueL werden. Hierbei Können die folgenden Synchronisationsoperationen unterschieden werden: Vor der ersten übertragung der Daten ./iru aas System initialisiert und die Phase des Takt generators air; -:np fangs ort synchronisiert. Dann wird vor jeder übertragung ei-

6098AB/0677

26

lie Resynehronisation durchgeführt, wobei jeweils wiederum, die Phase des Srapfangsoszillators eingeregelt wird. Schließlich wird während der übertragung aus den empfangenen Daten eine Steuerinformation abgeleitet, die zu aufeinanderfolgenden Korrekturen des Einpfangsoszillators verwendet wird.

In einer bekanntgewordenen Synchronisationseinrichtung wird die Steuerinformation nicht von der eigentlichen Trägerfrequenz gewonnen, sondern von einera dem Träger überlagerten Signal. Bei einer solchen Methode werden jedoch zusätzliche Frequenzen eingeführt, die sich störend bemerkbar machen.

iiach einer x^eiteren bekanntgewordenen Methode werden zu beiden Seiten des sur Signalübertragung verwendeten Frequenzspektrums je eine Pilotfrequenz übertragen, mit denen der Empfangsoszillator synchronisiert werden kann. Auf diese Weise wird jedoch das zur Datenübertragung zur Verfügung stehende Frequenzband unnötig beschnitten.

Es ist auch bereits vorgeschlagen worden, die zur Synchronisation des lokalen Oszillators notwendige Steuerinformation am Ausgang des im Empfänger vorgesehenen Entzerrers zu gewinnen. Hierzu sind jedoch weitaus mehr Abtastwerte notwendig als der Entzerrer zur Realisierung der eigentlichen Entzerrfunktion benötigen würde, wenn ihm bereits synchronisierte Empfangssignale angeboten würden.

üer vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Synchronisationseinrichtung anzugeben, in der die zur Steuerung des lokalen Taktgenerators notwendige Steuerinformation aus den übertragenen Daten selbst hergeleitet wird.

Diese Aufgabe wird durch die im Kennzeicnen des Hauptanspruches beschriebene Einrichtung gelöst.

Die Erfindung hat den Vorteil, daß zur Synchronisation keine zusätzlichen Frequenzen übertragen werden müssen. Hierdurch wird

FR 975 005

G η 9 ft/, Π / Π B 7 7

y 6 1 \] 4 3 2

Frequenzband eingespart und werden durch Überlagerung entstehende otörsignale vermieden. Da außerdem der Entzerrer im Empfänger bereits ein synchronisiertes Empfangssignal angeboten bekommt, kann dieser Entzerrer einfach gehalten werden. Insbesondere können die Länge der Entzerrerkette und die Konvergenzzeit des Entzerrers verringert werden. Mit der Einrichtung nach der Erfindung ist es auch möglich, die Synchronisation vor der eigentlichen Datenübertragung mit Hilfe einer Initialisierungssequenz durchzuführen und während der eigentlichen Datenübertragung die Steuerinformation aus den übertragenen Daten selbst zu gewinnen.

Ein Ausführungsbexspxel der Erfindung soll nun anhand von Figuren beschrieben werden. Es zeigen:

Fig. 1: das Blockschaltbild eines Datenempfängers mit

der erfindungsgemäßen Synchronisationseinrichtung,

Fign. 2a, 2b und

2c: das Frequenzspektrum des übertragenen Signales

vor der Modulation, nach der Modulation und nach der Abtastung,

Fig. 3: eine Ausfuhrungsform der in Fig. 1 gezeigten

Steuerschaltung,

Fig. 4: ein Filter, das in Fig. 3 verwendet werden kann,

Fig. 5· eine Schaltung, die in Fig. 3 mit den Bezugszeichen 19 und 20 bezeichnet ist,

Fig. 6: eine zweite Ausführungsform der Steuerschaltung

15 in Fig. 1,

Fig. 7: eine dritte Ausführungsform der Steuerschaltung

15 in Fig. 15,

FR 975 005

609845/0677

Fig. 8: ein Filter und

Fig. 9- eine Steuerschaltung für den in Fig. 1 gezeigten Taktgenerator mit Steuereinrichtungen, die durch Signale vor der Datentransmission und während der Datentransmission gesteuert wird.

In Fig. 1 sind die wesentlichsten Elemente eines Datenempfängers gezeigt. Ein solcher Empfänger enthält normalerweise eine Eingangsschaltung I₃ auf der das über den übertragungsträger ankommende Signal empfangen wird. Dieses Signal wird zunächst über einen automatisch gesteuerten Verstärker 2 geleitet und hierauf in einer Abtastschaltung 4 abgetastet. Die Schaltung 4 liefert auf ihrer Ausgangsleitung 5 die Abtastwerte des Eingangssignales mit der Frequenz 1/ _τ, die ein Vielfaches m/T der Signalisierungsfrequenz ist. Die Abtastwerte werden in einem Analog-Digitalumsetzer 6 umgesetzt und über eine Hilbert-Transformationsschaltung 8 gesendet, die an ihrem ersten Ausgang die Abtastwerte s. des Eingangssignales und an ihrem zweiten Ausgang die Hilbert-Transformierte dieser Abtastwerte sL liefert. Ein Bandpaßentzerrer 9 empfängt die Werte s. und s. und sendet sie nach Entzerrung zu einem Datendetektor 10. Für die Schaltungen 8, 9 und 10 können bekannte Einrichtungen verwendet werden (siehe z.B. französische Patentanmeldung 73 26404 vom 12. Juli 1973).

Damit der Empfänger korrekt funktionieren kann, ist es absolut notwendig, daß das Empfangssignal zu den Zeitpunkten abgetastet wird, die den Signalisierungszeiten entsprechen. Es ist daher unerläß-,lich, eine Synchronisationseinrichtung 11 vorzusehen, welche die Abtastschaltung 4 derart steuert, daß die Abtastwerte zu den Signalisationszeitpunkten gewonnen werden.

Nach dem nachfolgend gezeigten Ausführungsbeispiel der vorliegenden Erfindung bildet die Synchronisationseinrichtung 11 einen Teil einer Rückkopplungsschleife. Nach einer bevorzugten Ausführungs-,

FR 975 005

609345/0677

26 KU32

form empfängt die Einrichtung 11 auf der Eingangsleitung 12 die numerischen digitalen Werte der Abtastsignale, erzeugt hieraus ein Phasenfehlersignal und liefert an seinem Ausgang ein Abtastsignal mit der Frequenz l/τ mit der synchronisierten Phase. Da die Schaltung 11 ein numerisches Signal verwertet, besteht sie naturgemäß selbst aus numerischen Schaltelementen. Es ist jedoch auch eine Realisation der Schaltung 11 in analoger Technik denkbar, welche das Signal auf der Leitung 3 empfangen, hieraus ein Phasenfehlersignal erzeugen und dieses Signal zur Steuerung der Abtastschaltung 4 verwenden würde.

Die Synchronisationsschaltung 11 weist einen phasenverriegelten Oszillator 14 auf, der ein Abtastsignal mit einer bekannten Frequenz l/τ erzeugt, deren Phase gesteuert werden kann. Solche digitale phasenverriegelte Oszillatoren enthalten einen Quarzoszillator, der ein Sinussignal mit hoher Frequenz erzeugt. Dieses Signal wird zu Rechtecksignalen umgeformt und die daraus resultierenden Impulse werden einer Frequenzteilerkette zugeleitet, die an ihrem Ausgang die gewünschte Frequenz abgibt. Durch Veränderung des Verhältnisses der Frequenzteilung kann die Phase der vom Oszillator erzeugten Impulse verändert werden. Diese Phasenveränderung erfolgt unter der Steuerung eines Phasenfehlersignales, das aus den Abtastwerten des Eingangssignales durch eine Schaltung 15 gewonnen wird.

Es soll nun die Art und V/eise beschrieben werden, wie das Phasenfehlersignal gewonnen wird. Bei der Aussendung der Daten wird jedem Zeichen ein Signalelement g(t) zugeordnet, dessen Frequenzspektrum G(f) mit Begrenzung des Frequenzbandes zwischen den Frequenzen 0 und 1/2T in Fig. 2a gezeigt ist. Die bei der Aussendung verwendete Modulation besteht in einer Multiplikation des Signa- [ les mit einer Trägerfrequenz f . Das entstehende Frequenzspektrum reicht also von der Frequenz f.,=f - 1/2Ϊ bis zu der Frequenz f_o = f +1/2T. Diese beiden Frequenzen werden auch Hyquist-Frequenzen genannt. Dieses übertragene Frequenzspektrum ist in Fig. 2b

FR 975 005

6098 4 5/0677

gezeigt.

\ienn die Abtastwerte des empfangenen Signales von der Schaltung genau zu den Zeitpunkten gewonnen werden, zu denen auch die Signalisation stattfand, sind die Phasen der Signale, welche durch Filterung des empfangenen Signales in zwei Teile geschalteten Filtern mit den Frequenzen f. und f_? gewonnen werden, gleich. Diese beiden Phasenwinkel sollen nachfolgend φ. und φ^ genannt werden. Diese Eigenschaft wird von der Schaltung 11 dazu ausgenutzt, ein Fehlersignal zu erzeugen, das zur Steuerung der Phase des Abtastsignales auf der Leitung 13 verwendet wird.

Wenn zu der genannten Filterung das abgetastete Empfangssignal auf der Leitung 7 verwendet wird, ergeben sich gewisse Schwierigkeiten dadurch, daß bei einer Abtastung mit einer Frequenz f das

Frequenzspektrum um die Frequenzen f +kf (k ganzzahlig) wieder-

C S

holt wird. Infolgedessen entsteht bei der Abtastung des empfangenen Signales mit der Frequenz f =f =1/T bei Abwesenheit von Ver-

s ο

zerrungen eine Gruppierung des Spektrums um die Nyquist-Frequenzen f. und f„. Dies ist in Fig. 2c dargestellt. Da dieses gefaltete Spektrum im vorliegenden Falle die Periode l/T hat, ist es unmöglich, nach der Abtastung mit der Frequenz f =1/T die Phaseninformation Φ ^ und Φ wieder zu gewinnen.

Es wird daher eine höhere Abtastfrequenz l/τ verwendet, die ein Vielfaches m/T der Sxgnalisationsfrequenz l/T ist. In einem praktischen Ausführungsbeispiel wurde m=6 gewählt. Durch Verwendung einer derart hohen Abtastfrequenz wird außerdem der Vorteil erzielt ₃ daß in einer Periode T genügend viele Abtastsignale zur Verfügung stehen, um das Eingangssignal mit hoher Genauigkeit angeben zu können.

In einer ersten Ausfuhrungsform der Schaltung 15, die in Fig. 3 dargestellt ist, wird das abgetastete Signal in eine digitale Darstellung auf der Leitung 7 umgewandelt und einem ersten digitalen

FR 975 005

6098/· S/067?

und schmalbandigen Filter mit der Mittenfrequenz f₁ zugeleitet,
das zu den Abtastzeitpunkten kT ein Signal liefert, das annähernd die folgende Form hat:

5 A₁ cos (2ττί^_τ + φ_±) (D

Dieses Signal S₁ (k_T) wird einem Multiplizierer 17 zugeführt.

Das Signal auf der Leitung 7 wird außerdem einem digitalen, schmalbandigen Filter 18 zugeführt, dessen Mittenfrequenz f₂ beträgt
und das zum Multiplizierer 17 ein Signal der folgenden Form sendet:

S₂ (kr) = A₂ cos (2uf₂kT + φ₂) (2)

Am Ausgang des Multiplizierers 17 wird daher das Produkt der bei den Signale s. und s erhalten:

S₃Ck_x) = A₁A₂ cos (2-irf^T + Φ₁) cos (2π^τ + φ₂),
das man auch in folgender Form anschreiben kann:

S₃CkT) = A₃ { cos 2u(f₂-f₁) kT +(φ₂ - φ_±) +
cos [2tt Cf₂ + f_±) kT + ( φ₂+ φ₁)]} .

Dieses Signal wird einem Tiefpaßfilter 19 zugeführt, um den Term cos [27f(f₂+f₁) kT + φ₂ + φ₁] der Frequenz i^> ₂ ⁺ⁱ'l ^zu eliminieren.

Das am Ausgang des Filters 19 erhaltene Signal läßt sich also
wie folgt anschreiben:

S₄CkT) = A₃ cos E2t(f₂-f₁) kT + Φ₂ - φ₁] C3).

Das Signal S^ wird einer Schaltung 20 zugeführt, die aus dem Signal Sjj ein Signal S₅ entnehmen soll, das eine Funktion S der Pha sendifferenz ^Φ2~^φΐ ^{der Porra A}4 δ(Φ₂-Φ₁) ist. Die Funktion S kann

FR 975 005

.609845/0677

z.B. die Sinusfunktion sein, so daß die Funktion 0 wird, wenn die Phasendifferenz ^p-¹^₁ verschwindet, d.h., wenn die Abtastungen zum korrekten Zeitpunkt erfolgen. Das Signal S₁- stellt also das Fehlersignal dar, das zur Steuerung des Oszillators verwendet wird.

Die Filter 16, 18, 19 und 20 können mit Schaltungen realisiert werden, die die obengenannten Forderungen erfüllen. Ausführungsformen dieser Filter sind in den Fign. 4 und 5 dargestellt.

Anhand der Fig. 4 soll nun eine allgemeine Anordnung eines Filters F beschrieben werden, das aus einem Eingangssignal den Frequenzanteil f herausfiltern kann.

Das Filter F muß zwei Bedingungen erfüllen: Zum ersten muß es eine übertragungsfunktion H(f) haben, die unendlich wird für f=f(x) und die keine Phasenverschiebung einführt, so daß am Ausgang die exakte Phasenangabe Φ. vorliegt.

Diese beiden Bedingungen werden von einem digitalen rekursiven und schmalbandigen Filter erfüllt, dessen z-Transformierte der übertragungsfunktion die folgende Form hat:

H(z) = —, s-

1 + az + bz

a = - 2μ cos 2πί_(χ)τ

c= μ cos 2irf/„\T

■ I ^r 1

! μ ist eine Konstante, deren Wert um 1 liegt.

Ein Filter mit der dargestellten übertragungsfunktion ist in Fig. 4| dargestellt. Das zu filternde Signal wird am Eingang 21 angelegt und der Frequenzanteil f, . dieses Signales wird am Ausgang 22 erhalten. Das Filter enthält zwei digitale Addierer/Subtrahierer 23 und 24, zwei Verzögerungsschaltungen 25 und 26 mit einer Verzögerung von je τ und drei digitale Multiplizierer Ml, M2 und M3,

FR 975 005

609845/0677

die eine Multiplikation mit den Koeffizienten a, b und c gestatten. Die Verzögerungsschaltungen können durch zwei Stufen eines Schieberegisters realisiert werden.

Die Filter 16 und 13 weisen die gleichen Elemente auf wie das Filter F₃ wobei nur die Vierte der Koeffizienten verschieden sind und die jeweiligen Koeffizientenwerte für jedes der Filter aufgrund der oben angeführten Formeln erhalten werden können, indem <■

^f(χ) = ^fl ^{und f}(x) = ^f2

gesetzt wird.

Man erhält also zwei Sätze von Koeffizienten:

Anhand der Fig. 5 soll nun eine Schaltung beschrieben werden, die in den Fehlererzeugungsblöcken 19 und 20 zur Erzeugung des Fehlersignales s verwendet werden kann.

Diese Schaltung erhält einen Addierer 27 und einen Subtrahierer 28, sowie drei Verzögerungselemente 29, 30 und 3I₃ die das Tiefpaßfilter 20 ergeben. Jedes Verzögerungselement verursacht eine Verzögerung von 2i (für m=6 ergibt sich 2T/m=T/3). Vier Anzapfungen, 32, 33, 34 und 35 sind in der Kette dieser Verzögerungselemente vorgesehen. Ein Eingang des Addierers 27 ist mit dem Ausgang des Multiplizierers 17 verbunden und der andere Eingang mit der Anzapfung 35. An den Abzapfungen werden die Signale Pl, P2 und P3 erhalten. Der Subtrahierer 28 stellt die Schaltung 20 dar, dessen einer Eingang mit der Anzapfung 33 und dessen anderer Eingang mit der Anzapfung 34 verbunden ist, und der an seinem Ausgang das Fehlersignal liefert.

Die Arbeitsweise der Einrichtung soll nun beschrieben werden, wobei eine Periode T der Signalisation betrachtet wird. Zum Zeit-

609845/0677

punkt nT wird an der Anzapfung Pl das folgende Signal erhalten: P₁ = A₃ cos ( ψ- . nT + φ₂ -φ₁) = A^ cos (φ₂ - ψ_±) (4)

Das Signal an der Anzapfung P2, das dem Abtastwert zum Zeitpunkt nT—T/3 entspricht, ergibt sich aus:

P₂ = A₃ cos ( ψ + ψ₂ - φ_χ) (5)

Das Signal an der Anzapfung P3j das dem Abtastwert zum Zeitpunkt nT-2T/3 entspricht, ergibt sich aus:

P₃ = A₃ cos ( ψ + φ₂ -

Die beiden Signale P2 und P3 werden dem Subtrahierer 28 zugeführt, der an seinem Ausgang das Signal

P₂ - P₃ = A₃ /T sin ( Φ₂ - Φ₁) (7)

liefert.

Dieses Signal wird zu &ull, wenn (φ_?- Φ₁) = 0 ist, d.h., wenn die Phase der vom Oszillator 14 erzeugten Abtastimpulse den korrekten Wert hat.

Die in Fig. 4 dargestellte Steuerschaltung 15 der ersten Ausführungsform hat insofern einen Nachteil, als ein Filter 19 zur Ausfilterung der Frequenz f^+fp benötigt wird, sowie eine Schaltung 20, um die Sinusform des Fehlersignales in eine Cosinusform umzuwandeln und damit eine genauere Regelung zu ermöglichen, da dieses Fehlersignal null wird, wenn der Oszillator 14 auf der korrekten Phase verriegelt ist.

Diese beiden Schaltungen 19 und 20 führen eine Verzögerung ein und benötigen außerdem eine Anzahl Berechnungen pro Periode.

FR 975 005

60984 5/0677

Nach einer zweiten Variante eines Ausführungsbeispieles der Erfindung werden die oben erwähnten Nachteile vermieden. Diese Aus- _; führungsform ist in Fig. 6 dargestellt und weist zwei schmalbandige Filter 37 und 38 auf, deren Mittenfrequenzen f₁ und f₂ betragen. Das Filter 37 weist zwei Ausgänge 39 und 40 und das FiI- ; ter 38 zwei Ausgänge 41 und 42 auf. Die Signale auf den Ausgängen 40 und 42 stellen dabei die Quadraturen der Signale auf den Ausgängen 39 und 41 dar. Weiter unten soll anhand von Fig. 9 eine spezielle Ausführungsform eines hierzu geeigneten digitalen Filters beschrieben werden.

Die Ausgänge 40 und 4l sind mit einem digitalen Multiplizierer 43 und die Ausgänge 39 und 42 mit einem digitalen Multiplizierer 44 verbunden. Die Ausgänge der Multiplizierer 43 und 44 werden einem Subtrahierer 45 zugeleitet, der an seinem Ausgang 4b das Fehlersignal abgibt. Dieses Fehlersignal wird hierauf einem Multiplizierer 47 zugeführt, in dem es mit einem Koeffizienten d multipliziert wird, um den Phasenfehler beim Dauerbetrieb auf ein Mi- ; nimum zu reduzieren, wie weiter unten noch beschrieben wird. \

Das Signal, das an dem Eingang der Filter 37 und 38 angelegt wird, j besteht immer aus den Abtastwerten des Eingangssignales und die j Ausgangssignale an den Ausgängen 39, 40, 41 und 42 haben die fol- j gende Form:

• • ^ ■"· L /	= A₁ cos (2fff.jk_x	+	Φχ)	auf	39	(D
XTt· 1 *V "· L /**	= A₁ sin (2Trf,jk	+	φ₂)	auf	40	(1·)
(k_x) =	A₂ cos (2irf₂k	+	φ₂)	auf	41	(2)
(k_x) =	A₂ sin (2rcf₂k	+	auf	42	(2·)

Der Subtrahierer 45 führt die folgende Operation aus:

$₂(k_T) S₁Ck_x) - s₂(k_x) s^(k_x) = A₃ sin [ ₂₁

(8)

FR 975 005

^y'^{5 5} 609845/0677

üs ist zu sehen, daß die Frequenz f^+fp ^{nicnt raenr} aufscheint und daher das hierfür nach der ersten Variante notx^endige Filter eingespart werden kann.

Die Berechnung des Phasenfehlers z.B. zu einem bestimmten Zeitpunkt nT ergibt sich aus:

s(nT) = A sin [ 2πρρ + (φ₂ - φ^)] = A sin (φ₂~ φ₁)

= A₃ sin φ (9)

da f₂"^fi ^{=1/Τ ist}*

Dieses Fehlersignal wird der Regelungsschleife zugeführt, die einen Multiplizierer 47 zur Multiplikation mit einem Koeffizienten d und den phasenverriegelten Oszillator 14 enthält, der als Integrator wirkt, da sich die verschiedenen Phasenkorrekturen während der Signalisationszeitpunkte addieren.

Es soll nun das Verhalten der Regelschleife während des Betriebes analysiert werden, um die Verstärkung der Schleife γ. zu bestimmen, die in Form des Multiplikationskoeffizienten d eingeführt wird.

Zunächst soll angenommen werden, daß die Frequenz des Oszillators 14 korrekt ist.

Der Signalisationszeitpunkt t läßt sich als Funktion des vorhergehenden Signalisationszeitpunktes wie folgt darstellen:

t_n = t_n-1 + T - ^ S[Cn-I) T] (10)

worin s(n-l)T den mit Hilfe der Gleichung (9) gefundenen Phasenfehler darstellt. Die Zeitpunkt t _n_*» t _₂, etc. lassen sich auf die gleiche Weise darstellen, so daß die Gleichung (10) wie folgt umgeformt werden kann:

FR 975 005

6098 4 B/0677

n-1
t_n = nT - Y₁ I [ s(iT)J (11).

Bei Vernachlässigung der Verzögerung durch die Filter 37 und 38 ergibt sich das Signal s zum Zeitpunkt t wie folgt:

n-1 s(t_n) = A₃SIn [φ_ο- 27Tf₀ Y₁ I s(it)] (12)

worin Φ den Beginn-Phasenfehler darstellt und f gleich ist f₂-f₁=l/T.

Wenn Φ den Phasenfehler zum Zeitpunkt t darstellt, ergibt sich: ₁

φ_η = φ_ο 2TTf γ. Ί s(t) (13)

Wenn s(iT) ersetzt durch den in der Gleichung (9) gefundenen Viert, erhält man:

n-1

Φ_η = Φ_ο - 2ττί_ο Y₁ A₃ J^ _sin φ Hieraus erhält man den VJert Φ . wie folgt:

Vl = ^n - ²^o y± ^A3 ^Sin Hn)

Im Betrieb sind die beiden Phasenwerte Φ/ ₊.x und Φ, % gleich und können mit Φ bezeichnet werden. Dies stellt den Phasenfeh-

OO

ler im Dauerbetrieb dar, der naturgemäß einen sehr kleinen Wert aufweist. Gleichung (15) läßt sich also wie folgt schreiben:

^{= φ}η ⁽¹ - ²^o Yl V ⁽¹⁶⁾

Konvergenz wird erhalten ₃ wenn

Y₁ < l/2Trf_o A₃ (17)

Dem Multiplizierer 47 wird der Multiplikationskoeffizient b mit dem Viert Y₁ zugeführt und damit ein verschwindend geringer Pha-FR 975 005

6098 4 5/0677

- 14 senfehler im Dauerbetrieb erhalten.

Es soll nun das Verhalten der Regelschleife erster Ordnung studiert werden für den FaIl₃ daß zwischen der Taktfrequenz des Senders und des Empfängers eine Differenz Δ f besteht. Für diesen Fall ergibt sich das Signal auf der Leitung 46 zum n-ten-Zeitpunkt der Signalisation. aus:

n-1

s(t ) = A sin[<i> + 2irAf nT - 2ir(f_ + Af) γ. I s(iT)] (19) ⁿ oi _i=1

In diesem Fall wird der Phasenfehler zu

n-1 ^φ(η) ^{= φ}ο ^{+ 2irAfnT} - ^2π (^fo ^{+ Af)} ^l A ^{s(iT) (20)}

und damit

* ^φ(η) ⁼ ²*^AfT - ²^V^Af) Yl ^A3 ^sin *(n) ⁽²¹⁾

Der Phasenfehler bei Dauerbetrieb ergibt sich mit

= ώ zu:

Hn) ⁼ ?„Ä„(f +Bf) (22)

Es muß also gegeben sein:

... Af. T _Λ

(23)

Man ersieht also aus der Formel (22), daß der Phasenfehler Φ nie zu Null werden kann, wenn ein Frequenzunterschied zwischen Sende- und Empfangsfrequenz besteht. Daraus folgt, daß dieser Fehler nur ein Minimum annehmen kann, wenn ein Kompromiß zwischen den beiden in den Formeln (17) und (23) ausgedrückten Bedingungen hinsichtlich der vierte γ., der als Multiplikator d verwendet werden soll, getroffen wird.

Aus der Gleichung (17) ergibt sich, daß γ. klein sein soll, wäh-

FR 975" 005

6098 45/0677

rend aus der Bedingung (23) ein großer Wert für Y₁ zu entnehmen ist. Infolgedessen muß bei Berücksichtigung einer Frequenzabweichung eine Regelschleife der zweiten Ordnung verwendet werden, wie sie in einer dritten Ausführungsform in Pig. 7 beschrieben ist.

Auch diese dritte Ausführungsform enthält die bereits in Fig. 6 gezeigten Filter 37 und 38, die Multiplizierer 43 und 44, den Subtrahierer 45 und den Multiplizierer 47. Diese Einheiten haben die gleiche Funktion wie in der beschriebenen zweiten Ausführungsform der Erfindung.

Die in Fig. 7 gezeigte dritte Ausführungsform der Erfindung unterscheidet sich von den anderen Ausführungsformen durch die Schaltung 57, welche am Ausgang 46 des Addierers 45 vorgesehen ist. Diese Schaltung 57 enthält den Multiplizierer 47 und eine zweite Regelschleife mit einem Addierer 48, der auf der Leitung 46 das durch die Formel (9) beschriebene Signal erhält. Der Ausgang des Addierers 48 ist mit einem Verzögerungselement 49 verbunden, dessen Ausgang den zweiten Eingang des Addierers 48 darstellt. Das Signal am Ausgang 50 des Addierers 48 wird einem digitalen Multiplizeirer 51 zugeführt, der dieses Signal mit einem Koeffizienten e multipliziert. Die Ausgangssignale der Multiplizierer 47 und 51 Werden in einem dritten Addierer 52 addiert.

Es soll nun das Verhalten dieser Regelschleife zweiter Ordnung während des Dauerbetriebes beschrieben werden. Aus der Gleichung (10) ergibt sich:

*(η) = *(η-1) ^{+ T} - Yi ^s CCn-D ^T3 " Y₂ X ^s<^iT> <²⁴>

jünter Anwendung der gleichen mathematischen Methoden wie im Falle der Schleife erster Ordnung, ergibt sich der Phasenfehler Φ im Dauerbetrieb zu:

FR 975 005

^y' , 609845/0677

^Φ(η) ^{= Φ}ο ^{+ 2πΔΓηΤ} "

¹¹V¹ ^Α3 ^Sin (

■_

(D

1 — -L J-X

j) (25)

Die Phasengrößen Φ, ^ und (25) und man erhält:

ergeben sich aus der Gleichung

- ^2φη ^{+ φ}η-1

Φ(_η)]

(26)

Pur relativ kleine Phasenfehler läßt sich die Gleichung (26) in folgender Form anschreiben:

Vl) - 2 E 1 - '

[1 -π 2π (f_o+Af)

φ_(η__ι3 = 0 (27)

Die rascheste Konvergenz ergibt sich aus

γ₂

Diese Koeffizienten sind die beiden Koeffizienten d und e, die den Multiplizierern 47 und 51 zugeführt werden.

Der Addierer 52 führt dem phasenverriegelten Oszillator das Fehlersignal zu, das der Steuerung dieses Oszillators dient.

Eine Ausführungsform des Filters F¹, die in den Filtern 37 oder 38 in den Fign. 6 und 7 verwendet werden kann, ist in der Fig. 8 dargestellt. Zum Teil ist das Filter F¹ identisch mit dem Filter I

;F, indem es die gleichen Einheiten 23, 24, 25 und 26 enthält so- f

!wie die Multiplizierer Ml, M2 und M3. '

FR 975 005

609845/0677

261Ή32

Am Ausgang 22 erhält man die Frequenz f , wobei vom Filter Keine Phasenverschiebung eingeführt wurde. Beim Filter F^f wurde ein zusätzlicher Ausgang 22^f vorgesehen, der mit dem gemeinsamen Punkt zwischen den Verzögerungselementen 25 und 26 über einen digitalen Multiplizierer M4 mit dem ilultiplikationsfaktor g verbunden wird.

Die Gesamtübertragungsfunktion des Addierers 23, der Verzögerungselemente 25 und 26 und der Multiplizierer Ml, M2 und 4 ergibt sich zu: _.

Ct rr

1 + az + bz

":Ienn g= u sin 2πί τ₃ gesetzt wird, erhält man am Ausgang 22^r die Quadratur des am Ausgang 22 erhaltenen Signales.

In den Fign. 6 und J sind zwei Ausführungsformen der Filter 37 und 38 dargestellt. Da die Ansprechzeit dieser Filter klein ist gegenüber der Signalxsationsperxode ΐ und da die Ausgangssignale dieser Filter während dieser Periode nur einmal verwendet werden, um das Fehlersignal zu erhalten, kann ein einzelnes Filter verwendet werden, welches mit einem Speicher verbunden ist, in dem die beiden Koeffizientensätze (a., b., c., g.; a„, b„, Cp, g„) gespeichert sind. Dieses einzige Filter wird abwechselnd zur Erzeugung der gewünschten Ausgangssignale verwendet.

Die obigen Ausführungen betreffen die Synchronisation während der Datenübertragung, d.h. χω Dauerbetrieb.

liachfolgend soll nun die Beginnphase der Synchronisierung, d.h. das Einregeln des lokalen Oszillators vor der eigentlichen Datenübertragung, beschrieben werden.

Zur Durchführung dieser Initial-Synchronisation wird vor der eigentlichen Datenübertragung eine Inxtxalisierungssequenz übertra-

FR 975 005

6098AB/0677

26ΙΉ32

gen» aus der das Phasenfehlersignal gewonnen werden kann. Hierzu wird ia wesentlichen die in den Fign. 6 und 7 gezeigte Einrichtung mit den beiden Schmalbandfiltern der Frequenzen Fl und F2, den Kultiplizierern 43 und 44, sowie dem Addierer 45 verwendet. Zur Durchführung der Initialregelung ist noch die in Fig. 9 gezeigte Hinrichtung nötige die die folgenden Einrichtungen aufweist :

iä.nen Multiplizierer 53, der mit den beiden Ausgängen 39 und 4l der Filter verbunden ist;

einen Multiplizierer 54, der mit den Ausgängen 40 und 42 der Filter verbunden ist;

einen Addierer 55 und eine Schaltung 56, deren Aufgabe es ist, aus den bekannten Werten sin Φ und cos Φ den Mert des Phasenfehlersignales Φ zu erzeugen. Dieser Wert wird über einen Umschalter Cl, der während der Initialregelungsphase geschlossen ist, dem Oszillator 14 (Fig. 3) zugeführt, um die Phase des Oszillators auf Gleichlauf zu bringen.

Während der Initialregelungsperiode wird das Fehlersignal A^ sin Φ nicht der Steuerregelungsschleife zugeführt, die während des Dauerbetriebs verwendet \iird und die Schaltung 53 aufweist, die entweder den Multiplizierer 47 aus Fig. 6 oder die Schaltung 57 der Fig. 7 enthält. Hierzu ist während der Initialisierungsperiode der Umschalter C2 offen. Während der Datenübertragung ist umgekehrt der Umschalter 02 geschlossen und der Schalter Cl offen.

Die Arbeitsweise der Einrichtung während der Initialisierungsperiode soll nun beschrieben werden. Die InxtialisierungsSequenz besteht nach einer bevorzugten Ausfuhrungsform aus der Folge der binären Werte +1, -I₃ +I₃..., die mit der Frequenz l/T übertragen werden. Eine Sequenz dieser Art, die mit der Frequenz f moduliert wird, hat die Eigenschaft, daß sie ein FrequenzSpektrum mit zwei Streifen um die Nyquist-Frequenzen f.. und f„ aufweist ₃ so daß man einfach durch Filterung eine Sinusfunktion der Frequenzdifferenz f^-fp und mit der Phase Φ = Φ.- Φ_? erhalten kann, die den Phasen-

PR 975 005

609845/0677

2613A32

- 19 fehler des Oszillators darstellt.

Das aus dieser Sequenz zusammengesetzte Empfangssignal wird wie vorgehend beschrieben den beiden Filtern 37 und 38 zugeführt, so daß der Addierer 45 während jeder Periode T ein Ausgangssignal der Form Au sin ( Φ_? - Φ-,) = A₂. sin Φ liefert, worin Φ den Anfangsphasenfehler darstellt.

Der Addierer 55 führt die folgende Addition aus:

{ cos (2TTf₁IcT + Φ₁ ) cos (2uf₂k + Φ₂ ) + sin (2TTf^x + φ₁ ) sin (2irf₂kx + Φ₂ )}

cos [ 27T(f₂-f₁) kx + Φ₂ - φ₁]

und liefert zu den Signalisierungszeitpunkten das Signal: A₁J cos (φ₂ - φ^) = A₁J cos φ

Der Schaltung 56 werden die Werte Ak sin Φ und A₁, cos Φzugeführt, woraufhin diese Schaltung das Ausgangssignal Φ erzeugt, das zur Phasenkorrektur des Oszillators in der Form verwendet wird, daß Φ zu null wird.

Eine Ausführungsform der Schaltung 56 kann z.B. der französischen Patentanmeldung 71 47850 vom 21. 12. I97I entnommen werden.

FR 975 Ö05

• 609845/0677

Claims

PATENTANSPRÜCHE

1. /' Einrichtung zur synchronen Übertragung von einer Trägerfrequenz aufmodulierten digitalen Daten, insbesondere Einrichtung zur Synchronisation eines lokalen Abtastoszillators,

gekennzeichnet durch ein erstes Filter (ΐβ,) zur Erzeugung aus dem Eingangssignal, eines Signales Sl mit der Phase Φ. und der Frequenz f^=f -1/2T, worin f die Trägerfrequenz und l/T die Signalisationsfrequenz darstellt, durch ein zweites Filter (18, Fig. 3) zur Erzeugung aus dem Eingangssignal (12) eines Signales S2 mit der Phase Φ ^ und der Frequenz f_o=f +1/2T und durch eine Schaltung (19, 20) zur Erzeugung aus den beiden Signalen Sl und S2 eines Fehlersignales, das die Phasendifferenz ^Φ ₂~^Φ1 ^anzei-gb ^{und zur} Regulierung der Phase des lokalen phasenverriegelten Oszillators (14, Fig. 1) verwendet wird, derart, daß die Phasendifferenz zu den AbtastZeitpunkten zu Null wird.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet,

daß das erste und das zweite Filter (16, 18) schmalbandige, digitale Rekursivfilter sind.

,3· Einrichtung nach Anspruch 1 mit einem Abtastoszillator (14), dessen Frequenz 1/_τ ein Vielfaches der Signalisie-

, rungsfrequenz l/T (T=m_T) ist, dadurch gekennzeichnet, daß jeses Filter einen Eingangsaddierer/Subtrahierer (23, Fig. 4) aufweist, dessen Ausgang mit einem ersten , Verzögerungselement (25) und einem ersten Eingang eines Ausgangsaddierers (24) verbunden ist, wobei der Ausgang des ersten Verzögerungselementes (25) mit dem Eingang eines zweiten Verzögerungselementes (26) mit ebenfalls der Verzögerungszeit χ, mit dem Eingang eines ersten Multiplizierers (Ml) und dem Eingang eines dritten Multiplizierers (43) verbunden,ist, dessen Ausgang mit dem zweiten Eingang des Ausgangsadditionierers (24) verbunden ist,

PR~975"ÖO5

609845/0677

wobei der Ausgang des zweiten Verzögerungsgliedes (26) mit dem ersten Eingang eines zweiten Multiplizierers (M2) verbunden ist, wobei der erste Multiplizierer (Ml) mit einem Koeffizienten a und der zweite Multiplizierer (M2) mit einem Koeffizienten b multiplizieren kann und die Ausgänge des ersten und zweiten Multiplizierers mit dem zweiten und dritten Eingang des Eingangsadditionierers/Subtrahierers (23) verbunden sind, und wobei am Ausgang des Ausgangsadditionierers (24) das Signal S mit der Frequenz des Filters (f ) gewonnen wird.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgangssignale der beiden Filter (16, 18) einem Multiplizierer (17) zugeführt werden, dessen Ausgang mit einem Tiefpaßfilter (19) und einer Schaltung (20) zur Erzeugung des Phasenfehlersignales (36, 45) verbunden ist (Fig. 3).

5· Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Tiefpaßfilter (19) aus einem Eingangsaddierer (27» Fig. 5) besteht, dessen Ausgang (32) mit einem ersten Verzögerungsglied (29) mit der Verzögerungszeit 2τ verbunden ist, dessen Ausgang (33) mit dem Eingang eines zweiten Verzögerungsgliedes (30) und dem Addiereingang eines Ausgangsaddierers/ Subtrahierers (28) verbunden ist, dessen Subtrahiereingang mit dem Ausgang (34) des zweiten Verzögerungsgliedes verbunden ist, der außerdem mit dem Eingang eines dritten Verzögerungsgliedes (31) verbunden ist, dessen Ausgang (35) mit dem zweiten Addiereingang des Eingangsaddierers (27) verbunden ist, derart, daß der Ausgangsaddierer/ Subtrahierer (28) das Phasenfehlersignal (Schaltung 20) erzeugt (Fig. 5).

6. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Filter (37, 38, Fig. 6) je zwei Ausgänge aufweisen, die jeweils zueinander in Quadratur stehen,

FR 975 005

609845/0677

wobei der direkte Ausgang (39) des ersten Filters (37) mit dem ersten Eingang und der zweite Ausgang (Quadraturausgang 42) des zweiten Filters (38) mit dem zweiten Eingang eines Multiplizierers (44) verbunden sind, wobei der zweite Ausgang (Quadraturausgang 40) des ersten Filters (37) mit dem ersten Eingang und der direkte Ausgang (4l) des zweiten Filters (33) mit dem zweiten Eingang eines i-lultiplizierers (43) verbunden sind, wobei der Ausgang des ersten Multiplizierers (44) mit dem Additionseingang und der Ausgang des zweiten Multiplizierers (43) mit dem Subtraktionseingang eines Addierers/Subtrahierers (45) gebunden sind, dessen Ausgang mit dem Eingang eines dritten Multiplizierers (47) zur Multiplikation mit einem Regelverstärkungskoeffizienten (d) verbunden ist, wobei der Multiplizierer 47 das die Phase des lokalen Oszillators (14) steuernde Regelsignal liefert.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet,

daß zur Elimination von Frequenzabweichungen zwischen dem Sende- und dem Empfangsoszillator (14) der Ausgang (46) außerdem mit dem ersten Eingang eines Addierers (48, Fig.7) verbunden ist, dessen Ausgang (50) über ein Verzögerungsglied mit der Verzögerungszeit T mit dem zweiten Eingang des Addierers (48) verbunden ist, wobei dieser Ausgang (50) außerdem mit dem Eingang eines Multiplizierers (51) zur Multiplikation mit einem Regelverstärkungskoeffizienten (e) verbunden ist, und wobei die Ausgänge der Multiplizierer (47 und 51) mit je einem Eingang eines Addierers (52) verbunden sind, der an seinem Ausgang das steuernde Fehlersignal liefert (Schaltung 57, Pig- 7).

8. Einrichtung nach den Ansprüchen ~5₃ 6 und J₃ dadurch gekennzeichnet,

daß der Ausgang des ersten Verzögerungsgliedes (25) außerdem mit dem Eingang eines vierten Multiplizierers (M4, Fig. 8) zur Multiplikation mit einem Faktor g=u sin 2irf

FR 975 005

609845/0677

ist, an dessen Ausgang ein Signal (22^f, 40, 42) erhalten wird, das zum Aus gangs signal (22, 39, 41) des Addierers (24) in Quadratur steht.

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß zur Synchronisierung vor der Datenübertragung eine Initialisierungs-Sequenz der Form + 1, -1, -1,..., usw. mit der Wiederholfrequenz l/T übertragen wird, daß der eine Eingang eines ersten Multiplizierers (53₃ Pig- 9) mit dem direkten Ausgang (39) des ersten Filters (37) und der zweite Eingang des ersten Multiplizierers (53) mxt dem direkten Ausgang (4l) des zweiten Filters (38) verbunden ist, daß der erste Eingang eines zweiten Multiplizierers (54) mit dem Quadraturausgang (40) des ersten Filters (37) und der zweite Eingang des zweiten Multiplizierers (54) mit dem Quadraturausgang (42) des zweiten Filters (38) verbunden ist,

daß der Ausgang des ersten Multiplizierers (53) dem Additionseingang und der Ausgang des zweiten Multiplizierers

(54) dem Subtraktionseingang eines Addierers/Subtrahierers

(55) zugeführt wird, an dessen Ausgang eine Cosinusfunktion des Winkels Φ erhalten wird, daß diese Cosinusfunktion zusammen mit der vom Ausgang des Addierers/Subtrahierers (45) erhaltenen Sinusfunktion des Winkels Φ einer Schaltung (56) zugeführt wird, von deren Ausgang der Phasenwinkel ^φ , d.h. die Differenz der beiden Phasenwinkel ^$2~ 1 ^{ernalten 1}^d über einen Umschalter (Cl, C2) zur Umschaltung von Initialxsierungsphase auf Betriebsphase dem lokalen Oszillator (14) zur Phasensteuerung zugeführt wird

10. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Abtastfrequenz (13) aus einer vom phasenverrie- -gelten, lokalen Oszillator (14) erzeugten hohen Frequenz durch Frequenzteilung gewonnen wird, wobei die Steuerung des Phasenwinkels der vom lokalen Oszillator erzeugten Abtastfrequenz durch Steuerung des Frequenzteilerverhältnxsses erfolgt.

FR 975 005

609845/0677