DE2552369C2 - Schaltungsanordnung zum Umwandeln eines analogen Signals in ein digitales, pulscodemoduliertes (PCM)-Signal - Google Patents

Description

einen Funktionsgenerator mit zwei seriell verbundenen Integratoren, deren Komponenten keine Präzisionsbauteile darstellen. Die Integratoren werden in Abhängigkeit von einem Zeitsteuersignal komplementär zueinander betrieben, um ein Vergleichssignal entsprechend einer vorbestimmten Segmentkompandierungskennlinie zu erzeugen. Dadurch wird die Komponentenpräzision durch die Genauigkeit des Zeitsteuersignals ersetzt.

F i g. 1 zeigt ein aus einem Zählcodierer und einem A7D- Wandler bestehende, digitale Signalverarbeitungsschaltung. Sobald in dieser Schaltung ein getaktster Binärzähler 50 freigegeben ist, wird von einem Funktionsgenerator 100 ein stückweise lineares Vergleichssignal fiftf erzeugt und einer Ader 210 zugeführt Der Zähler 50 wird durch einen Zeitsteuersignalgenerator 60 in Intervallen getaktet, die den Quantisierungspegeln des Zählcodierer entsprechen. Der Zähler 50 zählt die Anzahl der Quantisierungspegel, bis das Vergleichssignal die Amplitude eines auf einer Ader 200 erscheinenden, abgetasteten und festgehaltenen analogen Eingangssginals übersteigt Ein Signalkomparator 40 stellt das Überschreiten fest und erzeugt auf einer Ader 220 ein Signal zum Abschalten des Zählers 50. Der dann vorliegende Zählerstand des Zählers 50 repräsentiert das Analogsignal als digitales Codewort im PCM-Code.

Beispielsweise handelt es sich bei dem Zähler 50 um einen Sieben-Bit-Zähler mit Datenausgängen 51-1 bis 51-7. Die sieben Bits und ein Vorzeichenbit das an einem Vorzeichenausgang 51-8 einer Abtastschaltung 70 für das Vorzeichen des analogen Eingangssignals erzeugt wird, stellen das durch die Anordnung nach Fig. 1 erzeugte Acht-Bit-PCM-Codewort dar. Der Ausgang des Komparators 40 und ein Sperrpotentialausgang 190 des Funktionsgenerators 100 sind über Adern 220 bzw. 230 mit einem ersten bzw. zweiten Eingang des Binärzählers 50 verbunden. Der Ausgang des Zoitsteuersignalgenerators 60 ist über eine Leitung 240 mit einem dritten Eingang des Binärzählers 50 verbunden.

Bei der betrachteten Ausführungsform des mit Nicht-Präzisionsbauelementen bestückten Funktionsgenerators 100 wird die Zeitsteuergenauigkeit des Zeitsteuersignalgenerators 60 zur Erzeugung eines Vergleichssignals entsprechend einer 15 Segmente aufweisenden Kompandierungskennlinie mit μ — 255 verwendet. Der Funktionsgenerator 100 umfaßt einen Vorzeichenpotentialeingang 120, der über einen Schalter 51 mit einem Eingang eines Integrators 150 verbunden ist welcher einen Operationsverstärker OPVl, einen Widerstand Al und einen Kondensator Cl aufweist. Ein Ausgang des Integrators 150 ist über einen Schalter 52 mit einem Eingang eines Integrators 160 verbunden, der einen Operationsverstärker OPV2, einen Widerstand R 2 und einen Kondensator C2 umfaßt. Ein Ausgang des Integrators 160 isi -nit einem Vergleichsanschluß 180 verbunden. Die Schalter 53 und 54 -sind parallel zu den Kondensatoren Cl bzw. C 2 angeordnet Als Schalter 51 bis 54 sind im betrachteten Beispielsfall Feldeffekttransistoren vorgesehen. Ein Freigabepotentialeingang 110 des Funktiongenerators 100 ist einerseits mit einem Steuereingang des Schalters 51 und andererseits über einen Inverter 170 sowohl mit dem Sperrpotentialausgang 190 als auch mit einem Steuereingang des Schalters S 2 verbunden. Ein Rücksetzeingang 140 des Funktionsgenerators 100 ist sowohl mit einem Steuereingang des Schalters 53 als auch mit einem Steuereingang des Schalters 54 verbunden.

Generell wird bei Beginn einer Codierungsperiode ein digital zu kodierendes Analogsignal einem Analogeingang 10 zugeführt mittels eines Tiefpaßfilters 20 gefiltert und mittels einer Abtast- und Halteschaltung 30 abgetastet und gehalten. In Abhängigkeit von einem an den Rücksetzeingang 140 angelegten Rücksetzsignai wird das Vergleichssignal E^(I) auf ein Bezugspotential zurückgesetzt Das Bezugspotential wird über einen

ίο Bezugspotentialeingang 130 einem zweiten Eingang der Integratoren 150 und 160 zugeführt Das gehaltene Signal und das Vergleichssignal werden über eine Ader 200 bzw. 210 auf einen ersten bzw. einen zweiten Eingang des Komparators 40 gegeben. Das Ausgangssignal des Komparators 40 wird durch eine das Vorzeichen des analogen Eingangssignals abtastende Abstasterschaltung 70 abgetastet um das algebraische Vorzeichen des analogen Einganssignals gegenüber dem Bezugspotential zu bestimmen. In Abhängigkeit davon wird ein positives oder ein negatives Vorzeichenpotential auf den Vorzeichenpotentialeingang 120 gegeben, während am Vorzeichenbitausgang 51-8 der Abtastschaltung 70 ein vorbestimmtes Signal erzeugt wird. Ferner wird der Zähler 50 auf den Zählerstand Null rückgesetzt. Danach wird ein vorbestimmtes Logiksignal, hier beispielsweise ein logisch Eins-Signal, am Sperrausgang 190 des Funktionsgenerators 100 erzeugt, um den Zähler 50 freizugeben. Das Vergleichssignal Ei(t) wird an den Vergleichsanschluß 180

jo übertragen und dann durch den Komparator 40 mit dem gehaltenen Signal auf der Ader 200 verglichen. Wenn die Amplitude des Vergleichssignals die Amplitude des gehaltenen Signals übersteigt, wird durch den Komparator 40 ein Sperrsignal auf die Ader 220 gegeben.

Hierauf wird der Zähler 50 angehalten. Der dann vorliegende Zählerstand des Zählers 50 entspricht einem digitalen Codewort des Analogsignals.

Fig.2 zeigt die graphische Darstellung eines positiven Quadranten einer bekannten, 15 Segmente

■to aufweisenden Kompandierungskennlinie mit μ = 255. Der Ordinatenmaßstab zeigt das analoge Eingangssignal und bezieht sich auf die Amplitude eines dem Eingang 10 in F i g. 1 zugeführten analogen Eingangssignals. Auf der Abszisse ist der Zählerstand des Binärzählers 50 (positives Vorzeichenbit) aufgetragen, der sich auf ein PCM-Codewort bezieht, welches aus den an den Datenausgängen 51-1 bis 51-7 des Zählers auftretenden Informationsbits und einem vorbestimmten, positiven Signal besteht, das dem Vorzeichenbitanschluß 51-8 der Abtastschaltung 70 in F i g. 7 zugeführt wird. Der positive Quadrant zeigt Segmente SEG 1 bis SEC 9, wobei jedes Segment 16 Quantisierungspegeln entspricht. Zwischen der Steigung eines Segmentes und der Steigung eines benachbarten Segmentes besteht ein Eins-zu-Zwei-Verhältnis, d. h., dns Verhältnis 1 : 2 :4 :8 :16 :32 :64 :128 für die einzelnen Segmente

F i g. 3 zeigt den Zeitverlauf und die gegenseitige Zeitlage von mehreren Signalen innerhalb des Funktionsgenerators 100. Die Signalordinaten sind mit »C\(t)«, »E\(t)«, »Ci(t)< < und »Ei(t)<< bezeichnet und entsprechen den mit gleichen Bezeichnungen versehenen Signalen innerhalb des Funktionsgenerators 100. Zum besseren Verständnis sind solche Signale veranschaulicht, die beim Anlegen eines positiven Vorzeicheiipotentials an dem Vorzeicheneingang 120 in F i g. 1 auftreten. Die Abszisse zeigt die Taktimpulse des Zeitsteuerungssignals und bezieht sich auf die Anzahl

der Taktimpulse und folglich auf die Anzahl der Zeitsteuersignalintervalle, die seit dem Anlegen des Rücksetzsignals an den Rücksetzeingang 140 verstrichen sind. Das Signal »C\(t)< < zeigt ein binärlogisches Freigabesignal, das an den Freigabeeingang 110 ^r> angelegt wird. Während einer vollständigen Periode von sieben Informationsbits, innerhalb welcher der Binärzähler 50 von »Null« bis »127« zählt, ist das Freigabepotential Q(t):

III

I. ein logisch Eins-Signal bei jedem aus t, 2, 4, 8, 16 und 64 Taktimpulsen bestehenden Zeitsteuersignalintervall entsprechend den Segmenten 5EG 1 bis SEG 8; jeder Inipulsintervallgruppe folgt,

II. ein logisch Null-Signal bei jedem aus 16 Taktimpul- i^r> sen bestehenden Zeitsteuersignalintervall entsprechend der Anzahl der Quantisierungspegei innerhalb eines Segmentes.

Die restlichen drei Signale, die in F i g. 3 gezeigt sind, stellen folgendes dar:

1. ein Rampensignal E\(t), das ein oder mehrere lineare, rampenförmige Signale umfaßt und am Ausgang des Integrators 150 auftritt,

2. das Sperrpotential Cjft), das durch Übertragen des Freigabesignals C\(t) durch den Inverter 170 gebildet wird und daher dessen Komplement darstellt, welches am Sperrausgang 190 anliegt, und

3. das Vergleichssignal Ei(t), das ein oder mehrere lineare, rampenförmige Signale umfaßt, und vom Ausgang des Integrators 160 dem Vergleichssignalanschluß 180 geführt wird.

In Fig.3 entsprechen die mit SEG1 bis SEG4 bezeichneten, stückweise linearen Segmente des Vergleichssignals Ej(I) den gleichermaßen bezeichneten Segmenten in F i g. 2.

Das in F i g. 3 dargestellte Vergleichssignal Ei(t) ist nicht exakt das gewünschte Vergleichssignal, wie es in F i g. 2 gezeigt ist. Das in F i g. 3 gezeigte Vergleichssignal weist waagerechte Bereiche FSi bis GS 4 zwischen den Zählertaktimpulsen von 0 bis 1,17 bis 18, 34 bis 36 bzw. 52 bis 56 auf. Die waagerechten Bereiche treten während solcher nachstehend beschriebenen Intervalle auf, innerhalb welcher der Integrator 160 nicht integriert Der ungünstige Einfluß der waagerechten Bereiche auf das PCM-Codewort wird dadurch ausgeschaltet und das gewünschte Vergleichssignal erhalten, daß der Binärzähler 50 während des Auftretens der waagerechten Bereiche gesperrt wird. Demgemäß wird der Binärzähler 50 in Abhängigkeit von einem vorbestimmten Sperrpotentiai gesperrt, das dem Binärzähler 50 über eine Ader 230 vom Eingang 110 zugeführt wird. Beispielsweise wird der Binärzähler 50 hierdurch ein logisch Null-Signal gesperrt.

Nachstehend soll nunmehr die Arbeitsweise des betrachteten Funktionsgenerators 100 erläutert werden. Zu Beginn eines Codierintervalls wird ein Rücksetzsignal dem Rücksetzeingang 140 zugeführt. Dadurch werden die normalerweise offenen Schalter S3 und 54 geschlossen. Die Signale E\(t) und Ei(t) werden auf das dem Bezugspotentialeingang 130 zugeführte Bezugspotential rückgesetzt. Das Bezugspotential entspricht dem Anfangszustand jedes Integrators 150 und 160. Vorliegend wird als Bezugspotential der Anfangswert »Null« in Fig.3 genommen. Bei Vorliegen eines logisch Eins-Freigabesignals, das während einer Taktperiode dem Freigabeeingang 110 zugeführt wird, schließt der Schalter 51, während der Schalter 52 öffnet. Da das Sperrpotentia! Ci(i)gleich logisch Null ist, ist der Zähler 50 gesperrt. Danach wird ein Potential mit positivem Vorzeichen, das von der Vorzeichenabtastschaltung 70 dem Vorzeichenanschluß 120 zugeführt wird, über den Schalter 51 an einen Eingang des Integrators 150 übertragen. Der Wert des Vorzeichenpotentials ergibt die Steigung des in F i g. 3 als E\(t) gezeigten Rampenausgangssignals zwischen dem Zählertaktimpuls 0 und dem Zählertaktimpuls 1. Nach einer Taktimpulsperiode innerhalb welcher der Integrator 150 integriert, wird das dem Freigabeeingang 110 zugeführte Signal invertiert, wodurch der Schalter 51 öffnet und der Schalter 52 schließt. Dadurch wird der Binärzähler 50 freigegeben, da das Sperrpotentia! am Ausgang 190 ein logisch Eins-Signal ist Das dann vorliegende Ausgangssignal am Integrator 150, das heißt, die Amplitude des Neigungssignals E\(t) beim Zählertaktimpuls 1, wird über den Schalter 52 an einen Eingang des Integrators 160 übertragen. Als Folge davon liefert der Integrator 160 am Anschluß 180 das SEG 1-Segment des Vergleichssignals E₂(t). Nach 16 Taktimpulsperioden, innerhalb welcher der Integrator 160 integriert, wird das dem Freigabeeingang 110 zugeführte Logiksignal wieder invertiert, wodurch der Schalter 51 schließt und der Schalter 52 öffnet. Die Arbeitsweise des Funktionsgenerators 100 wird für jedes von mehreren Segmenten fortgesetzt, bis der Signalkomparator 40 das zuvor erwähnte Oberschreiten des gehaltenen Signals feststellt.

Da Abweichungen bezüglich der /?C-Zeitkonstanten der nicht mit Präzisionsbauteilen bestückten und daher vergleichsweise billigen Integratoren 150 und 160 lediglich lineare Verstärkungsänderungen bewirken, wird eine nichtlineare Verzerrung im PCM-Codewort vermieden. Anstelle von Präzisionsbauteilen für den Funktionsgenerator 100 braucht lediglich eine genaue Zeitsteuerung des Zeitsteuersignaigenerators 60 vorgesehen zu werden.

Hierzu 3 Blatt Zeichnungen

Claims (6)

ι 2 Die Erfindung bezieht sich auf eine Schaltungsanord- Patentansprüche: nung gemäß dem Oberbegriff des Anspruchs 1. Auf PCM-Übertragungsstrecken wird üblicherweise

1. Schaltungsanordnung zum Umformen eines ein analoges Eingangssignal in einer Kopfstation einem analogen Eingangssignals in ein digitales, pulscode- 5 Analog/Digitalwandler zugeführt, m welchem das moduliertes (PCM)-Signal, mit einer ersten Einrich- analoge Eingangssignal beispielsweise über ein Tiefpaßtung zum Erzeugen eines Vergleichssignals entspre- filter sowie eine Abtasi- und Halteschaltung einem chend einer vorgegebenen Kompandierungskennli- Coder zugeführt wird, um am Coderausgang ein nie mit abschnittsweise linearen Segmenten, da- PCM-Wort zu erzeugen. Dieses Codewort wird dann durch gekennzeichnet, daß die erste Ein- io nach erfolgter Serialisierung als serielle Bitfolge an eine richtung zum Erzeugen des Vergleichssignals fol- Empfangsstation übertragen, wo es mit Hilfe eines gende Merkmale aufweist: Digital/Analogwandlers, der praktisch umgekehrt wie

der Analog/Digitalwandler aufgebaut ist, nach erfolgter

- einen ersten (150) und einen zweiten (160) Parallelisierung wieder in das ursprüngliche Analogintegrator zum Erzeugen eines ersten (Εφ)) 15 signal umgewandelt wird.

beziehungsweise zweiten (E₂(t)) rampenförmi- Zum Codieren bzw. Decodieren digitaler Signale sind

gen Ausgangssignals· Zählcodierer bzw. Zähldecodierer bekannt (DE-AS

- eine ^rste Schalteinrichtung (S₁) zum Verbinden 1269648 und 1562310), die auf der Basis eines eines mit einem Vorzeichenpotential beauf- Vergleichs mit einem linear oder nichtlinear ansteigenschlagten Eingangs (120) mit einem Eingang 20 den Ausgangssignal eines Funktionsgenerators arbeieines ersten integrators (150); ten. Von besonderem Interesse hierbei ist die Verwen-

- eine zweite Schalteinrichtung (S₂) zum Verbin- dung von Funktionsgeneratoren, deren Ausgangssignal den des Ausgangs des ersten Integrators (150) einer Kompandierungskennlinie folgt, bei welcher es mit einem Eingang des zweiten Integrators sich um eine abschnittsweise lineare Annäherung an (160), und 25 eine nichtlineare Kompandierungskennlinie handelt

- eine von einem Freigabepotential (Q(t)) ge- Jeder lineare Abschnitt wird als Segment bezeichnet steuerte Einrichtung (170) zum Erzeugen eines Obwohl es derzeit noch an einer weltweiten Normie-Sperrpotentials, derart, daß die zweite Schalt- rung für Kompandierungskennlinien fehlt, sind die einrichtung (S₂) in einen bezüglich der ersten Segm^ntker.nlinien nach dem ^-Gesetz und dem Schalteinrichtung (Si) komplementären Zu- 30 Λ-Gesetz am weitesten verbreitet Zum besseren stand selektiv umgeschaltet wird und dabei ein Verständnis soll nachfolgend nur auf Segmentkennliabschnittsweise lineares Segmentsignal erzeugt nien nach dem /i-Gesetz eingegangen werden, wobei sowie ein Binärzähler (50) während des der Wert von μ den Krümmungsgrad der Kompandie-Auftretens waagerechter Bereiche im zweiten rungskennlinie angibt.

rampenförmigen Ausgangssignal (E₂(O) selektiv 35 Die Funktionsgeneratoren der bekannten Zählcodie-

gesperrt wird. ^{rer und} -decodierer verwenden üblicherweise Präzisionsbauteile, wie beispielsweise Präzisionswiderstände,

2. Schaltungsanordnung nach Anspruch 1, dadurch um das Vergleichssignal zu erzeugen. Falls sich die gekennzeichnet, daß die erste Schalteinrichtung (S₁) Präzisionsbauteile nicht-proportional ändern, weichen derart ausgebildet ist, daß sie in Abhängigkeit von 40 daher die Verhältnisse aufeinanderfolgender linearer einem ersten Freigabesignal geschlossen und in Segmente wesentlich von einem vorgegebenen Wert ab, Abhängigkeit von einem zweiten Freigabesignal was zu einem Codier-bzw. Decodierfehler führen kann, geöffnet wird. ^Die Aufgabe der Erfindung besteht demgegenüber "

3. Schaltungsanordnung nach Anspruch 1 oder 2, darin, eine Schaltungsanordnung der eingangs erwähndadurch gekennzeichnet, daß die zweite Schaltein- 45 ten Art zu schaffen, bei welcher die Genauigkeit des richtung (S₂) derart ausgebildet ist, daß sie in Vergleichssignals nicht von Präzisionsbauelementen Abhängigkeit von dem ersten Freigabesignal geöff- abhängig ist und damit eine geringere Häufigkeit von net und in Abhängigkeit von dem zweiten Codierfehlern (bzw. bei umgekehrter Verwendung der Freigabesignal geschlossen wird. Schaltungsanordnung zum D/A-Wandeln, von Deco-

4. Schaltungsanordnung nach Anspruch 3, dadurch 50 dierfehlem) ermöglicht wird.

gekennzeichnet, daß das erste Freigabesignal ein aus Diese Aufgabe wird erfindungsgemäß durch die

mehreren Integrationsperioden selektiertes Signal kennzeichnenden Merkmale des Anspruchs 1 gelöst,

umfaßt, wobei eine erste Integrationsperiode in Vorteilhafte Ausgestaltungen und Weiterbildungen

einem vorbestimmten Verhältnis zu einer zweiten der Schaltungsanordnung nach Anspruch 1 ergeben sich

Integrationsperiode steht. 55 aus den Unteransprüchen. Es zeigt

5. Schaltungsanordnung nach Anspruch 4, dadurch F i g. 1 ein schematisches Blockdiagramm zur Darstelgekennzeichnet, daß das Verhältnis zwischen der lung eines Ausführungsbeispiels einer erfindungsgemäersten und zweiten Integrationsperiode gleich dem Ben Schaltungsanordnung;

Verhältnis zwischen den jeweiligen Steigungen der F i g. 2 eine graphische Darstellung einer 15-Segmen-

zugeordneten linearen Segmente der Kompandie- 60 te-Kompandierungskennlinie mit μ = 255, wobei die

rungskennlinie ist. Beziehung zwischen einem analogen Eingangssignal

6. Schaltungsanordnung nach Anspruch 3, dadurch und einem binären Zählerausgangssignal im positiven gekennzeichnet, daß das zweite Freigabesignal ein Quadranten gezeigt ist; und

Integrationsdauersignal entsprechend einer vorge- F i g. 3 dem Zeitverlauf und die gegenseitige Zeitlage

gebenen Anzahl von Quantisierungspegeln für ein *5 von ausgewählten positiven Quadrantensignalen in

PCM-Codewort umfaßt. einem Funktionsgenerator und von Taktimpulsen eines

Zeitsteuersignals.
Eine erfindungsgemäße Schaltungsanordnung umfaßt