DE2455819C3 - Vorrichtung zur Eingabe von Daten in eine Schaltung mittels einer Tastatur - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorrichtung zur Eingabe von Daten in eine Schaltung mittels einer Tastatur, mit einem Zifferntaktgenerator, der eine Mehrzahl von Zifferntaktfolgen erzeugt, von denen jede aus einem periodisch auftretenden Zifferntaktsignal besteht, dessen Phase von dem der anderen Zifferntaktsignalfolgen unterschiedlich ist, wobei die Zifferntaktsignalfolgen über Ausgangsklemmen der Schaltung den Eingängen der Tastenschalter der Tastatur zugeführl werden und die Ausgänge der Tastenschalter an eine gemeinsame Eingangsklemme der Schaltung angeschlossen sind und eine mit der gemeinsamen Eingangs klemme verbundene Empfangseinheit aufgrund eine: ihr durch Betätigung eines Tastenschalters zugeführter Zifferntaktsignals die Eingabe eines der betätigtet Taste entsprechenden binärcodierten Signals in ein« Speichereinheit bewirkt.

Die Schaltung eines üblichen elektronischen Taschen rechners ist in der Regel als integrierte Schaltuni ausgeführt. Dabei wird angestrebt, die Anzahl der an de integrierten Schaltung erforderlichen Anschlußklem men möglichst gering zu halten.

Bei einer der eingangs genannten Art entsprechende

„kannten Vorrichtung (DT-OS 21 11 519) enthält die ' nfanRseinheit eine Decodiermatrix, der sowohl die ,!fferntaktsignalfolgen als auch das jeweils über einen r Schalter gelangende Zifferntaktsignal zugeführt

rden und die daraufhin ein Ausgangssignal auf

üpmienigen ihrer Ausgänge abgibt, der der betätigten

S entspricht. Ferner enthält die Empfangseinhe.t

■ ρ Codiermatrix, die aus dem AuEgangssignal der

Decodiermatrix das gewünschte binärcodierte Signal ^bllDer Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs genannten Art so auszubilden, α η der für den Zifferntaktgenerator und die Empfangseinheit erforderliche Schaltungsaufwand verringert

^W1Diese Aulgabe wird erfindungsgemäß dadurch gelöst, a K der Zifferntaktgenerator einen Codesignalge.ierai r der von einem Taktgenerator fortgeschaltet wird nrf daraufhin fortlaufend unterschiedliche mehrstellige Kinnre Codesignale erzeugt, und eine Matrix aufweist, Siren Eingänge mit dem Ausgang des Codesignalgene-' verbunden sind und deren Ausgänge die "n-innten Zifferntaktsignalfolgen führen, und daß die Fmifangseinheit aufgrund eines ihr durch Betätigung enes Tastenschalters zugeführten Zifferntaktsignals die _ϊ; Aheabe eines entsprechenden binären Codesignals aus dem Codesignalgenerator in die Speichereinheit veran^laBBei der erfindungsgemäßen Vorrichtung ist der rodesignalgenerator sowohl an der Erzeugung der /Jferntaktsignale als auch an der Erzeugung der in die Sneichereinheit zu überführenden binären Codesignale hPteiliüt d h., die fortlaufende Erzeugung von binären rndesisnalen zwecks Gewinnung der Zifferntaktsignalfotaen wird außerdem zur Gewinnung des aufgrund Sn-r Tastenbetätigung jeweils der Spe.chere.nhe.t zuzuführenden binären Codesignals ausgenutzt, so daß eine ökonomische Ausnutzung der vorhandenen Schaltnnssstufen erzielt wird.

Ausführungsbeispiele der Erfindung werden nächstehend anhand der Zeichnungen näher beschrieben. In den Zeichnungen zeigt

Fig.1 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung,

Efg 2 ein ins einzelne gehendes Schaltungsdiagramm der Vorrichtung von F i g. 1,

Fi e 2A ein Zeitdiagramm der verschiedenen in der Vorrichtung von Fig.2 auftretenden Takt- und 7pitsteuersiHnale, . . ,

Fis 3 ein schematisches Diagramm eines in der Matrix von F i g. 2 enthaltenen MOSFET-Trans.stors,

F g 4 e\n schematisches Diagramm eines weiteren erfindungsgemäßen Ausführungsbeisp.els und

Fi s. 5 einen Codesignalgenerator gemäß einer weiteren Ausführungsform.

Gemäß Fig.2 sind mehrere Tastenschalter K 1 bis K15 Snzeln mit ihrem einen Ende mit Verbindungsle.-LLn /1 bis /15 verbunden, die zwischen einer wiedergabevorrichtung 10, welche die Ausgangsinfor-Son eines Rechners in Form von Zahlen oder Buchstaben wiedergibt, und einem Schaltungsblock verlaufen, der Zifferntaktsignale für eine Ze.tmul iplex-Srung der Wiedergabevorrichtung 10 bereitstellt, nie Wiedergabevorrichtung 10 weist mehrere zur SforiuaAiederg.be dienende ^fe₌,t,onen _fi5 auf die dynamisch im Rhythmus einer Z'»^er"^^k"°«e Steuert werden, wobei zur Aktivierung der Ziffernpo-ETeTL Rhythmus der Zifferntaktfolge eine Zifferntreibschaltung und Schaltungsmittel vorgesehen sind, die selektiv die Information zuführen, welche in den Ziffernpositionen im Ansprechen auf die Zeitsteuerung durch die Zifferntaktsignale wiedergegeben werden soll.

Ein Codesignalgenerator 21 erzeugt verschiedene Bitmuster, jeweils bestehend aus vier parallelen Bits, und zwar für jeden Bittakt, im Ansprechen auf Bittakümpulse.

Bei dieser Ausführungsform stellen vier Bitimpulse eine Ziffer dar, und 15 Ziffernsignale stellen ein Wort

Ein Hahekreis 22 blendet für jede Zifferntaktzeit je ein Bitmuster aus und hält dieses. Eine Matrix 23 , empfängt die Ausgangssignale des Haltekreises 22 und erzeugt die Zifferntaktsignale, die auf Leitungen 1 bis 15 über die Ausgangsklemmen Pl bis P15 in einer bestimmten Taktfolge abgegeben werden.

Die anderen Enden der Tastenschalter K 1 bis K 15 sind zusammengeführt, um über eine Eingangsklemme die Haltestufe 24 zu aktivieren. Codierte Signale, von denen jedes je einer Taste entspricht, werden von dem Codesignalgenerator 21 abgegeben und über die Haltestufe 24 in einem Codespeicherregister 25 gespeichert.

Durch Betätigung irgendeiner Taste während des Betriebes öffnet ein entsprechendes Zifferntaktsignal von der Matrix 23, welches auf einem entsprechenden Ausgangssignal des Codesignalgenerators 21 beruht, die Haltestufe 24. Dabei wird ein codiertes Signal von dem Codesignalgenerator 21 entsprechend der gedrückten Taste in dem Codespeicherregister 25 über die Haltestufe 24 gespeichert. Somit wird durch einen Satz verschiedener Bitsignalmuster, die von dem Codesignalgenerator 21 abgegeben werden, ein Satz von Zifferntaktsignalen erhalten, wobei gleichzeitig ein codiertes Signal zur Identifizierung der gedrückten Taste erhalten wird.

Gemäß F i g. 2 und F i g. 2A werden bei einem üblichen elektronischen Rechner zwei Serien von Taktimpulsen cp 1 und cp2 erzeugt, die nicht miteinander in Phase sind, und zwar mittels eines wohl bekannten Taktsignalgenerators 30 für eine zweiphasige Arbeitsweise der Schaltung. Auf der Basis dieser Taktsignalserien cpi und φ 2 werden vier Sätze von Bittaktsignalen ί 1,12,13 und f 4 von dem Generator 30 erzeugt. Bei dem gezeigten Ausführungsbeispiel wird ein weiterer Satz von Taktimpulsen cp4 von dem Generator 30 erzeugt, und zwar als logisches Produkt der Taktimpulse cp 1 und des Bittaktsignals i4.

Der Codesignalgenerator 21 innerhalb des Schaltungsblockes 20 enthält vier taktgesteuerte D-Flip-Flops TFi, TF2, TF3 und TF4, die hintereinandergeschaltet sind, wobei die Ausgangssignale der Flip-Flops TFi und TF4 einem exklusiven NOR-Tor G 1 einzeln zugeführt werden. Der Ausgang des exklusiven NOR-Tores G1 wird dem Eingang des Flip-Flops TFl über ein NAND-Tor Gl zugeführt, wodurch ein Umlaufregister gebildet wird. Das Zeichen b in F i g. 2 bezeichnet den Basistaktimpuls cp l.der zu jeder Bitzeit auftritt, und das Zeichen a bezeichnet den Taktimpuls cp4, der zu jeder Ziffernzeit auftritt. Die in dem Haltekreis 22 befindlichen taktgesteuerten D-Flip-Flops TF5 bis TF8 empfangen jeweils die Ausgangssignale der Flip-Flops TFl bis TF4. Die Flip-Flops TF5 bis TF8 speichern den jeweiligen logischen Zustand der Flip-Flops TFl bis TF4, und zwar v/ährend des letzten Bittaktsignals f4 jedes der Zifferntaktsignale Tl bis

T15, um diese logischen Zustände während einer Ziffernzeit beizubehalten.

Spaltenleitungen /21 bis /28 der Matrix 23 empfangen die Ausgangssignale der Flip-Flops TF5 bis TF8 direkt bzw. in invertierter Form. Jeweils ein Ende der Zeilenleitungen /31 bis /45, die den Leitungen /1 bis /15 jeweils zugeordnet sind, ist mit je einer der Ausgangsklemmen Pl bis P15 über Inverter /Vl bis /V15 verbunden, während jeweils das andere Ende jeder Zeilenleitungen /31 bis /45 mit einer negativen Spannung - Vi, welche die logische »0« darstellt, über je einen Widerstand verbunden ist, der durch einen als Last dienenden MOS-Transistor gebildet werden kann. MOSFET-Transistoren sind an den Schnittstellen zwischen den Zeilenleitungen /31 bis /45 und den Spaltenleitungen /21 bis /28 in solcher Weise angeordnet, daß die von den Flip-Flops TF 5 bis TFS kommenden verschiedenen Bitmuster in die einzelnen Ausgangssignale der Zifferntaktfolge umgesetzt werden, und es werden die Zifferntaktsignale Tl bis ΤΊ5 auf die Leitungen /1 bis /15 gegeben. MOSFET-Transistoren sind gemäß Fig.3 geschaltet; und zwar ist die Torelektrode mit der Spaltenleitung verbunden, während die beiden übrigen Elektroden mit der Zeilenleitung bzw. mit Erde, also mit der logischen »I«, verbunden sind. Ein solcher MOSFET-Transistor ist abgeschaltet, wen die Spannung an seiner Torelektrode, also die Spannung der betreffenden Spaltenleitung, 0 ist (logische »1«), und ist leitend, wenn diese Spannung den Wert — V2 hat (logische »0«).

Ein NAND-Ausgangssignal, welches miticls MOSFET-Transistoren aus den invertierten Ausgangssignalen nur der Flip-Flops TF5 bis TF7 erzeugt wird, wird dem anderen Eingang des NAND-Tores G 2 über eine Leitung /50 zugeführt. Eine gemeinsame Klemme P16 der Tastenschalter Jt 1 bis A 15 ist mit einem Flip-Flop 24a vom D-Typ und mit einer an sich bekannten Steuerungsstufc 31 zur Steuerung der Arbeitsweise der Anordnung verbunden. Das Flip-Flop 24.7 verzögert ein über eine gedrückte Taste zugeführtes Zifferntaktsignal während des nachfolgenden einen Zifferntaktes, um das UND-Tor G3 in Abhängigkeit vom Austreten des Taktsignals a zu aktivieren. Ein Lesebefehlsignal von der innerhalb des Rechners befindlichen Steuerstufe 31 und ein Ausgangssignal des Flip-Flops TF4 werden ebenfalls dem UND-Tor G3 zugeführt. Das Ausgangssignal des UND-Tores G3 wird einem Schieberegister 25<? über ein NOR-Tor G 5 zugeführt. Das Schieberegister 25;; ist mit vier Stufen versehen und kann ein logisches Ausgangssignal, welches es wahrend einer Bitlaktfolgc von dem Flip-Flop TF4 erhalten hat, während einer Ziffernzeit speichern. Das Schieberegister 25.Ί und die NOR-Torc G 4 und C 5 stellen eine geschlossene Schleife dar, welche ein Umlaufregister, nämlich das Codespeicherregister 25 bildet. Der Inhalt des Schieberegisters 25a kann dadurch gelöscht werden, daß ein Löschsignal von der Sleuerstufe 31 dem NOR-Tor G 4 zugeführt wird.

Es sei anfänglicher Zustand angenommen, in dem alle Flip-Flops TFX bis TF4 eine logische «1« aufweisen während der Erzeugung des letzten Bittaktsignals /4 des Zifferntaktsignals 715. Dieser logische Zustand wird während der Zeitspanne des nächsten Zifferntaktsignals Tl in jedem der Flip-Flops TF 5 bis TF8 des Haltekreises 22 aufrechterhalten. Während dieser Halteperiode des Zifferntaktsignals Tl sind zunächst die Spaltenleitungen /21, /23, /25 und /27 auf OVoIt (logische »1«), und somit sind alle MOSFET-Transistoren der Zeilenleitung /31 abgeschaltet, so daß die Zeilenleitung /31 auf - Vi Volt (logische »0«) gehalten wird. Dementsprechend führt die Leitung /1 eine logische »1«.

Andererseits tendiert zwar die Zeilenleitung /32 dazu, auf - Vi Volt zu bleiben, da die an den Schnittstellen zwischen den Spaltenleitungen /21 und /25 und der Zeilenleitung /32 vorgesehenen MOSFET-Transistoren zu dieser Zeit abgeschaltet sind; die an den Schnittstellen der Spaltenleitungen /24 und /28 und der Zeilenleitung /32 vorgesehenen MOSFET-Transistoren sind jedoch zu dieser Zeit elektrisch leitend, so daß die Zeilenleitung /32 aufgrund des Widerstandes R auf das Potential 0 Volt (logische »1«) getrieben wird. Dementsprechend führt die Leitung /2 eine logische »0«. In ähnlicher Weise ergibt sich für die Leitungen /3 bis /13 jeweils eine logische »0«. Somit erhält nur die Leitung /1 eine logische »1«, und zwar während der Zeitspanne des Zifferntaktsignals Ti.

Während des Zifferntaktsignals Tl führen die Spaltenleilungen /22, /24, /26und /28 eine logische »0«, und somit erhält die Leitung /50 eine logische »1«. Zur Zeit der Erzeugung des Bittaktsignals 11 ist das Ausgangssignal des exklusiven NOR-Tores G 1 eine logische »1«, und dementsprechend erzeugt das NAND-Tor G2 eine logische »0«. Die Flip-Flops TFl bis TF4 erhallen somit das Bitmuster »0111«. Zur Zeit der Erzeugung des Bittaktsignals ti ist das Ausgangssignal des exklusiven NOR-Torcs G 1 eine logische »0«. Daher wird der Ausgang des NAND Tores G 2 eine logische »1«, und dementsprechend erhalten die Flip-flops TFl bis TF4 das Bitmuster «1011«. Eine Übersicht über diese Arbeitsweise gibt die folgende Tabelle, wobei der logische Zustand der Ziffcrntaktsi· gnale T5 bis T15 jeweils nur für den Bittakt tA angegeben ist.

Ziffern- Bittakt- Flip-Flops des

taktsignal signal Codesignulgencrators

TFi TF2 TF3 TF4 Flip-Flop des Hallckreiscs 22
TF5 TF6 TF7 TFS

T15	14	1	I	1
	ti	0	1	1
Tl	/2 f3	I 0	0 I	1 0
	r4	I	0	1
	ti	I	1	0
T2	ti 13	0 0	1 0	I I
	tA	I	0	0

	7	24	55 8	1 0 0 0	0 1 0 0	1	9	Flip- 7F5	Flop des 7F6	8	ses22 7F8
Fortsetzung				1 1 1 1	0 1 1 1		1	0		•
Ziffern taktsignal	Bittakt signal	Flip-Flops des Codesignalgenerators 21 7F1 7F2 7F3	0 1	1 0	7F4	1	0	Haltekre' TFl	0
73	C1 ti 1/4	0 0 0 1	1	0	0 0 1 0	0	1	0	1
74	M /2 /3 /4	1 1 1 0	1	0		1	1	0	1
75	"!1	1	0	1	ί	0	1	1	0
76	/4	0	1	1	M	1	1	0	0
77	(4	1	0	1	0	1	0	0	1
78	/4	1	1	1	0	0	1	0	0
79	f4	0	1	0	1	0	0	1	0
710	f4	0	0	1	0	1	1	1	0
711	/4	1	0	0	0	0	1	1	1
712	(4	0	1	1	0	0	0	1	1
713	/4	0	1	0	0	0	1
714	/4	0	1		1
715	/4	1	1		0
	1

Gemäß der obigen Tabelle trägt während des Bittaktsignals (4 des Ziffemtaktsignals 71 das Bitmuster des Codesignalgenerators 21 »1010«, so daß dieses Bitmuster »1010« in dem Hahekreis 22 für die Dauer des Ziffemtaktsignals 72 gespeichert wird. Man sieht, daß das Ausgangssignal des Flip-Flops 7F4, welches dem UND-Tor G3 zugeführt wird, während der Bittaktfolge des Ziffemtaktsignals 71 »1110« beträgt und während der Bittaktfolge des Ziffemtaktsignals 72 »1011« beträgt.

Es sei nun ein Fall angenommen, bei dem die dem Tastenschalter k 1 zugeordnete Taste niedergedrückt worden ist; das Zifferntaktsignal 71 wird in dem Flip-Flop 24a über den Tastenschalter k 1 während der Dauer des nächstfolgenden Ziffemtaktsignals 72 gehalten, wodurch das UND-Tor G3 entsprechend aktiviert wird. Während der Dauer des Ziffemtaktsignals 72 wird das Bitmustcr »1011« in Form einer Bittaktfolge von dem Flip-Flop 7F4 zugeführt. Dieses logische Zustandsmustcr wird durch das UND-Tor G3 und das NOR-Tor G 5 invertiert und in dem Schieberegister 25a als Bitmuster gespeichert. Das somit in dem Schieberegister 25« gespeicherte Bitmuster »0100« kennzeichnet eindeutig die Betätigung des Tastenschalters k 1.

Nimmt man an, daß der Tastenschalter Λ 2 betätigt worden ist, so wird in ähnlicher Weise das von dem Flip-Flop 7F4 abgegebene logische Zustandsmuster »0010« in invertierter Form, nämlich als »1101« in dem Schieberegister 25a gespeichert, und zwar als Bittaktfolgc während der Dauer des Ziffemtaktsignals 73, und damit wird die Betätigung des Tastenschalters k2 eindeutig identifiziert.

Bei dem Ausführungsbeispiel von F i g. 2 kann die Anzahl der Tasten höchstens gleich der Anzahl der - Wiedergabeeinheiten sein. Wenn mehr Tasten erforderlieh sind, werden die Tasten in eine erste Gruppe und eine zweite Gruppe gemäß Fig.4 unterteilt. Die gedrückte Taste kann aufgrund des gemeinsamen Ausgangssignals jeder Gruppe identifiziert werden.

Das gemeinsame Ausgangssignal jeder Tastengruppe 100 bzw. 200 wird in das D-Typ-Flip-Flop 24a bzw. IAb für eine Ziffernzeit über die Eingangsklemme P16 bzw. P17 eingespeichert. Dieses eingespeicherte Signal wird dem UND-Tor G3 über das ODER-Tor G6 zugeführt. Das in das Flip-Flop 24b eingespeicherte Signal wird ferner dem einen Eingang des UND-Tores G 7 zugeführt. Das Ausgangssignal des UND-Tores G7 setzt ein Flip-Flop F. Ein Löschsignal löscht das Flip-Flop F. Ein Gesetzt-Ausgangssignal Q des Flip-Flops F zeigt, daß einer der Tastenschalter K 21 bis K 35, die in der zweiten Tastengruppe 200 enthalten sind, gedrückt worden ist. Die übrige Schaltung ist im wesentlichen dieselbe wie die des Ausführungsbeispiels der F i g. 2.

Es sei angenommen, daß der Tastenschalter K 1 während des Betriebes betätigt worden ist, so daß du; Zifferntaktsignal 71 in dem Flip-Flop 24;ι über dci Tastenschalter K 1 gespeichert worden ist. Da gespeicherte Signal aktiviert das UND-Tor G. während des Ziffemtaktsignals 72. Das Bitmustc »1011«, welches von dem Flip-Flop 7F4 in Form eine Bittaktfolge während der Dauer des Zifferntaktsignal 72 erhalten wird, wird dem Codespeicherregister 2 über das UND-Tor G3 zugeführt. Ein ähnliche Vorgang spielt sich i'.b, wenn andere Tasten K 2 bis K 1

(15 innerhalb der ersten Tastengruppe 100 betätigt werden Es sei angenommen, daß der Tastenschalter K 7

innerhalb der zweiten Tastengruppe 200 belätij worden ist, so daß das Zifferntaktsignal 71 in de

Flip-Flop 24b über den Tastenschalter K 21 und die Eingangsklemme P17 für die Dauer des nächstfolgenden Zifferntaktsignals T2 gespeichert wird. Das so im Flip-Flop 246 gespeicherte Signal aktiviert das UND-Tor C3 über das ODER-Tor G6. Das logische Zustandsrnuster »1011«, welches von dem Flip-Flop TFA in Form einer Bittaktfolge während der Dauer des Zifferntaktsignals T2 erhalten wird, wird dem Codespeicherregister 25 über das UND-Tor G3 zugeführt. Zur selben Zeit setzt das Ausgangssignal des Flip-Flops 246 das Flip-Flop F über das UND-Tor GT. Das

10

Gesetzt-Ausgangssignal Q des Flip-Flops F zeigt, daß einer der Tastenschalter der zweiten Tastengruppe 200 betätigt worden ist.
Gemäß Fig.5 kann anstelle des Umlaufregisters des Codesignalgenerators 21 ein Zähler vom sequentiellen Typ verwendet werden. Bei diesem Zähler vom sequentiellen Typ bilden die Flip-Flops TF9 bis TF12 und der Addierer ADD eine geschlossene Schleife und können somit ein Bitmuster bereitstellen, wie das für

ίο den Codesignalgenerator 21 der Fig.2 beschrieben wurde.

Hierzu 4 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Vorrichtung zur Eingabe von Daten in eine Schaltung mittels einer Tastatur, mit einem Zifferntaktgenerator, der eine Mehrzahl von Zifferntaktfolgen erzeugt, von denen jede aus einem periodisch auftretenden Zifferntaktsignal besteht, dessen Phase von dem der anderen Zifferntaktsignalfolgen unterschiedlich ist, wobei die Zifferntaktsignalfolgen über Ausgangsklemmen der Schaltung den Eingängen der Tastenschalter der Tastatur zugeführt werden und die Ausgänge der Tastenschalter an eine gemeinsame Eingangsklemme der Schaltung angeschlossen sind und eine mit der gemeinsamen Eingangsklemme verbundene Empfangseinheit aufgrund eines ihr durch Betätigung eines Tastenschalters zugeführten Zifferntaktsignals die Eingabe eines der betätigten Faste entsprechenden binär kodierten Signals in eine Speichereinheit bewirkt, dadurch gekennzeichnet, daß der Zifferntaktgenerator einen Codesignalgenerator (21), der von einem Taktgenerator (30) fortgeschaltet wird und daraufhin fortlaufend unterschiedliche mehrstellige binäre Codesignale erzeugt, und eine Matrix (23) aufweist, deren Eingänge mit dem Ausgang des Codesignalgenerators (21) verbunden sind und deren Ausgänge die genannten Zifferntaktsignalfolgen führen, und daß die Empfangseinheit (24) aufgrund eines ihr durch Betätigung eines Tastenschalters (K 1 ... K 15) zugeführten Zifferntaktsignals (Tl ... Γ15) die Abgabe eines entsprechenden binären Codesignals aus dem Codesignalgenerator (21) in die Speichereinheit (25) veranlaßt.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Codesignalgenerator (21) ein Schieberegister (TFl ... TF4) enthält, welches eine mit der Stellenanzahl der der Matrix (23) zuzuführenden Codesignale übereinstimmende Anzahl von Speichereinheiten aufweist und von den von dem Taktgenerator (30) erzeugten Taktimpulsen (b) fortgeschaltet wird, und daß eine mit dem Ausgang mindestens einer (TFl, TF4) der Speichereinheiten verbundene Torschaltung (Gl, G 2) mit dem Eingang einer vorbestimmten (TFl) der Speichereinheiten zwecks Änderung des logischen Zustandes derselben verbunden ist.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Ausgang jeder Speichereinheit (TF 1 ... 7F4) des Schieberegisters mit dem zugeordneten Eingang der Matrix (23) über je eine Speichereinheit (TF5 ... TFi'·) eines Haltekreises (22) verbunden ist und eine Übertragung des jeweiligen Inhalts des Schieberegisters in den Haltekreis (22) nur einmal (a) während jeder durch eine vorbestimmte Anzahl (vier) von Taktimpulsen ^definierten Zifferneinheit (Tl... 715) erfolgt.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die genannte Torschaltung eine NOR-Stufe (G I) enthält, deren beide Eingänge mit den Ausgängen der ersten und der letzten Speichereinheit (TFl bzw. TF4) des Schieberegisters verbunden sind und deren Ausgang mit dem einen Eingang einer NAND-Stufe (G2) verbunden ist, deren anderer Eingang mit einer an die Ausgänge der drei ersten Speichereinheiten (TF5- TF7) des Haltekreises (22) angeschlossenen ODER-Stufe verbunden ist und deren Ausgang mit der ersten Speichereinheit (TFl) des Schieberegisters verbunden ist.

5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Torschaltung zum Ändern des logischen Zustandes der vorbestimmten Speichereinheit (TF9) aus einem Addierer (ADD) besteht, der im Ansprechen auf einen pro vorbestimmte Anzahl von Taktimpulsen ^je einmal auftretenden Bittaktimpuls (t I) eine Summe des genannten Bittaktimpulses (t 1) und des Ausgangssignals des Schieberegisters (TF 9 ... TF12) dem Eingang (TF9) des Schieberegisters zuführt.

6. Vorrichtung nach einem der Ansprüche 2-5, dadurch gekennzeichnet, daß die genannte Empfangseinheit (24) eine Torschaltung (G 3) aufweist, die im Ansprechen auf das jeweils durch Betätigung eines Tastenschalters (Ki ... K 15) ausgewählte Zifferntaktsignal (Tl ... 715) ein binär kodiertes Signal aus dem Schieberegister (TFl ... TF4) zu einem Umlaufregister (25a, G 4, G 5) durchläßt.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die vorgenannte Torschaltung (G 3) mit dem Ausgang einer vorbestimmten Speichereinheit (TF4) des Schieberegisters (TFl ... 7F4) verbunden ist und im Ansprechen auf das ausgewählte Zifferntaktsignal (Tl ... 715) die während des nachfolgenden Zifferntaktes von der genannten Speichereinheit (TF4) abgegebenen Ausgangssignale zu dem Umlauf register (25a, G 4, G 5) durchläßt.

8. Vorrichtung nach einem der vorangehenden Ansprüche, wobei die Tastenschalter in mindestens zwei je an eine gemeinsame Eingangsklemme der Schaltung angeschlossene Gruppen unterteilt sind und die Tastenschalter jeder Gruppe den Zifferntaktsignalfolgen einzeln zugeordnet sind, dadurch gekennzeichnet, daß mit mindestens einer (P 17) der Eingangsklemmen (P 16, PM) ein Flipflop (F) verbunden ist, dessen Zustand anzeigt, ob der betätigte Tastenschalter (K 1 ... K35) zu der der Eingangsklemme (P'17) zugeordneten Gruppe gehört oder nicht.