DE2316904B2

DE2316904B2 - Dateneingabevorrichtung

Info

Publication number: DE2316904B2
Application number: DE2316904A
Authority: DE
Inventors: Isao Kyoto Hatano; Akira Nagaokakyo Nagano; Kazuaki Mukou Urasaki
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1972-04-04
Filing date: 1973-04-04
Publication date: 1974-12-05
Also published as: FR2179061A1; AU470704B2; GB1415469A; US3883867A; DE2316904C3; FR2179061B1; IT980753B; JPS536817B2; DE2316904A1; CA984058A; AU5410173A; JPS48102532A

Description

Die Erfindung betrifft eine Dateneingabevorrichtung mit einer Anzahl tastenbetätigter Schalter, einer Anzahl diesen zugeordneter, über ein Verknüpfungsglied an eine Übertragungsleitung angeschlossener Eingangsleitungen, einem die Eingangsleitungen zeitlich nacheinander mit Taktsignalen ansteuernden Taktsignalgenerator, wobei das Verknüpfungsglied Ausgangssignale jeweils in der einer mit einer gedrückten Taste verbundenen Eingangsleitung zugeordneten Taktzeit erzeugt, und mit einer an die Übertragungsleitung angeschlossenen, von Taktsignalen angesteuerten Anordnung von Verknüpfungsgliedern mit nachgeschalteter Speicher- und Kodiereinrichtung zur Wiedergewinnung der Eingabeinformation aus den Ausgangssignalen.

Bei elektronischen Tischrechnern werden die Daten durch Betätigung von Tasten in den elektronischen Rechenteil eingegeben, wobei jeder Taste eine bestimmte Steuerinformation für den Rechen-

|eil zugeordnet ist. Zur Verminderung der Größe des Rechners und zum Vereinfachen des Auswechlelns beschädigter SchaHungskomponenten werden |n zunehmendem Maße für den elektronischen Rechenteil integrierte Großschaltkreise verwendet, <lie im folgenden als LSI-Schaltungen bezeichnet werden. Da auch die Eingangsschaltkreise des elektronischen Rechenteils häufig in der LSI-Schaltung Integriert sind, ist es notwendig, die Anzahl der Jr.ingangsleitungen möglichst gering zu halten, da die Herstellungskosten der LSI-Schaltungen and damit (les Rechners um so größer werden, je größer die Anzahl der anzuschließenden Eingangsleitungen ist.

Aus der DT-OS 2 114 766 ist eine Dateneingabevorrichtung der oben beschriebenen Art bekannt, t>ei der jeder Taste eine Eingangsleitung zugeordnet ist, die jeweils einem Verknüpfungsglied zugeführt wird. Außerdem wird zur Synchronisation jedem CÜeser Verknüpfungsglieder ein ihm jeweils zugeordnetes Taktsignal zugeführt. Die Ausgänge der Verknüpfungsglieder sind bei dieser bekannten Dateneingabevorrichtung mit den Eingängen eines gemeinsamen Verknüpfungsgliedes verbunden, dessen Ausgangssignale unter Verwendung der synchronisierten Taktsignal in einer nachfolgenden Kodierschaitung kodiert werden.

Die Nachteile dieser bekannten Dateneingabevorrichtung sind insbesondere darin zu sehen, daß sowohl die notwendige Anzahl der Eingangsleitungen zwischen Tastatur und den elektronischen Bauteilen als auch die notwendige Anzahl der Taktsignale der Zahl der Tasten auf der Tastatur entspricht. Dies ist sowohl nachteilig bei der Herstellung der zunehmend als integrierte Großs:haltkreise ausgebildeten elektronischen Baugruppen als auch beim Verbinden der elektronischen Baugruppe mit der Tastatur, da eine große Anzahl von Verbintlungsleitungen hergestellt bzw. angeschlossen werden muß.

Aus d_r DT-OS 1 549 455 ist eine Dateneingabevorrichtung bekannt, bei der die Zahl der Eingangsleitungen kleiner ist als die der tastenbetätigten Schalter. Die Reduktion der Eingangsleitungen erfolgt hierbei unter Verwendung zweier verschiedener Tastenfelder, deren Signalkodierung über eine gemeinsame Diodenmatrix erfolgt. Zur Unterscheidung der beiden Tastenfelder ist zusäizlich eine Identifizierungsschaltung vorgesehen. Prinzipiell ist bei einer derartigen Dateneingabevorrichtung die Anzahl der Eingangj'.eitungen größer als die Hälfte der Tasten.

Aufgabe der Erfindung ist es, eine Daxneingabevorrichtung der bekannten Art zu schaffen, die diese Nachteile vermeidet und deren Anzahl der notwendigen Eingangsieitungen möglichst klein ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Anzahl der Eingangsleiturgen kleiner als die der tastenbetätigten Schalter ist und jede Eingangsleitung mit jeder der anderen Eingangsieitungen durch einen der Schalter verbindbar ist und daß das Verknüpfungsglied Ausgangssignale in den den beiden durch eine jeweils gedrückte Taste verbundenen Eingangsleitungen entsprechenden Taktzeiten erzeugt.

Die erfindungsgemäße Dateneingabevorrichtung löst in vorteilhafter Weise das Minimalisierungsproblem für die Zahl der Eingangsleitungen bei gegebener Anzahl der Tasten. Umgekehrt heißt dies, daß bei Verwendung von N Eingangsleitungen die

Anzahl der möglichen Tasten —~₂ —- beträgt.

Durch diese vorteilhafte Minimalisierung der benötigten Eingangsleitungen ist ein rationeller Einsatz von Großschaltkreisen bei tastenbetätigten elektronischen Tischrechnern möglich.

In vorteilhafter Weise ist das Verknüpfungsglied als NAND-Glied ausgebildet.

ίο Erfindungsgemäß weist die Speicher- und Kodiereinrichtung eingangsseitig für jede Eingangsleitung je ein Verknüpfungsglied auf, wobei jedem Verknüpfungsglied das Ausgangssignal des den Eingangsschaltungen nachgeschalteten Verknüpfungsgliedes und das jeweils zugeordnete Taktsignal zur Verknüpfung zuführbar sind. Durch die Verknüpfung der Ausgangssignale des Verknüpfungsgliedes mit den zugehörigen Taktsignalen wird eine eindeutige Zuordnung der Ausga_ngssignale erzielt und diese in. der Speichereinrichtung gespeichert.

Bei einer anderen erfindangsgemäßen Ausfünrungsform kann die Speicher- .id Kodiereinrichtung Schaltungselemente aufweisen, d' rch die ein digitales Signal erzeugbar ist, wenn sich das Ausgangssignal des Verknüpfungsgliedes bei Betätigung eines Schalters ändert, wobei das digitale Signal einen Zah;enwert darstellt, der dem jeweils betätigten Schalter zugeordnet ist. Dabei sind die Schaltungselemente in vorteilhafter Weise von den Takt- und Ausgangssignalen derart steuerbar, daß sie für jedes der beiden Taktsignale, die den beiden über einen der betätigten Schalter verbundenen Eingangsleitungen entsprechen, je eine seinem zeitlichen Abstand von einem festliegenden Referenz-Taktsignal entsprechende Znhl in Form digitaler Impulse erzeugen, und daß der den Schalter identifizierende Zahlenwert durch Addition der beiden Zahlen in einer Addierstufe gebildet wird. Die Vorteile dieser erfindungsgemäßen Ausführungsform sind insbeson-

♦o dere darin zu sehen, daß der Aufbau der Schaltungselemente unabhängig von der Anzahl der Eingangsleitungen ist, wodurch eine Vereinfachung, insbesondere bei großer Zahl der Eingangsleitungen und damit der Schalter, erzielt wird. Lediglich die Addierstufe muß der Zahl dt." Eingangsleitungen angepaßt werden.

Erfindungsgemäß ist zur Erzeugung der einen Zahl eine feste Zahl \ so oft addierbar, wie Taktsignale zwischen dem Referenz-Taktsignal und dem ersten der beiden Taktsignale erscheinen, und zur Erzeugung der anderen Zahl eine andere feste Zahl β so oft addierbar, wie Taktsignale zwischen dem ersten jnd dem zweiten der beiden Taktsignale erscheinen, wobei die erste feste Zahl λ vorzugsweise 6 und die zweite feste Zahl β vorzugsweise 1 beträgt. Die Festlegung der festen Zahl /x ist im wesentlichen durch die Zahl der Eingangsleitungen bestimmt, wobei vorzugsweise die Zahl der möglichen Überbrückungen zwischen einer und den anderen Eingangsleitungen verwendet wird. Die feste Zahl β wird so gewählt, daß eine eindeutige Zuordnung der aus der Addition hervorgehenden Zahl und der Schalter ermöglicht wird.

Eine vorteilhafte Ausführungsform zeichnet sich dadurch aus, daß die Schaltungselemente zwei bistabile Kippstufen, die durch das Referenz-Taktsignal einstellbar und durch das Ausgangssignal rückstellbar sind, wobei ein ODER-Glied vorge-

sehen ist, durch das die zweite bistabile Kippstufe der entsprechenden Schalter ist mit den Eingangsauch durch das Einstellausgangssignal der ersten leitungen L3 bis Ll verbunden.
Kippstufe rückstellbar ist, zwei NAND-Glieder, Die anderen Schalter sind mit entsprechenden deren ersten Eingängen die Einstell- bzw. Rückstell- Eingangsleitungen in ähnlicher Weise wie oben beausgangssignale der ersten Kippstufe und deren zwei- 5 schrieben verbunden, so daß nur ein Schalter ein ten Eingängen während jeder Taktzeit Bittaktsignale Paar zweier Eingangsleitungen überbrückt,
zuführbar sind, die dem binären 2¹ und 2'² (für Die Dateneingangsschaltung 2 besteht zvveckdien-α =■ 6) bzw. 2ⁿ (für β — 1) entsprechen, wobei das lieh aus einem integrierten Großschaltkreis LSI, obzweite NAND-Glied durch das Einstellausgangs- wohl ein LSI-Aufbau natürlich nicht wesentlich ist. signal der zweiten Kippstufe sperrbar ist, wenn diese io Integriert in der Eingangsschaltung 2 ist auch ein rückgestellt ist, und ein mit den Ausgängen der bei- Zeitgeber TG, der kontinuierlich aufeinanderfolgende den ersten NAND-Glieder eingangsseitig verbun- Folgen von Taktsignalen 71 bis 714 erzeugt. Wie denes drittes NAND-Glied mit nachgeschaltetem in F i g. 3 dargestellt ist, ist die Länge jedes Takt-UND-Glied aufweisen, das durch das Ausgangssignal signals ΓΙ bis T14 gleich der Summe der Längen oder bei Nichtbetätigung aller Schalter durch ein 15 von fünf Bittaktsignalen il, ti, /3, ti, r5, die stei-Steuersignal gesperrt ist. genden Potenzen von 2 entsprechen, d.h. 2ⁿ, 2', 2²,

In vorteilhafter Weise weist die Addierstufe einen 2^S, 2⁴. Jedes Taktsignal 71 bis 714 entspricht einer Volladdierer mit nachgeschaltetem Schieberegister Dezimalziffer. Die Summe der Längen der Taktauf, dessen Registerausgangssignal dem zweiten Ein- signale 71 bis 714 ist gleich der Länge eines Wortgang des Volladdierers über ein Verknüpfungsglied »ο taktimpulses TA, der einen Schritt in einer arithzuführbar ist, das durch ein invertiertes Löschsignal metischen Operation darstellt,
sperrbar ist. Durch diese Anordnung ist es möglich, Die Eingangsleitungen Ll bis L 7 werden mit den die mehrmalige Addierstufe zu addieren und zu entsprechenden Eingangskontaktpunkten des NAND-speichern. Gliedes Gl verbunden, welches sieben Eingangs-

Die Erfindung wird im folgenden an Hand von »5 kontaktpunkte über die Eingangsstifte 3 bis 9 der

Beipielen mit Bezug auf die Zeichnungen naher er- LSI besitzt. Die Eingangsleitungen Ll bis Ll sind

läutert. Es zeigt auch mit den Ausgangskontaktpunkten der Inverter

Fig. 1 ein Schaltungsdiagramm einer erfindungs- JV1 bis Nl verbunden, die die Taktsignale Tl bis

gemäßen Ausführungsform, Γ13 an entsprechenden Eingangskontaktpunkten

Fig. 2 ein Schaltungsdiagramrn einer anderen 30 empfangen. Dementsprechend empfangen die Ein-

Ausführungsform, gangsleitungen LJ bis Ll die umgekehrten Takt-

F ig. 3 verschiedene Impulsfolgen von in den in signale Γ 7 bis Γ13.

F i g. 1 und 2 gezeigten Ausführungsformen verwen- Der Ausgangskontaktpunkt dse NAND-Gliedes

deten Taktimpulsen, Gl ist mit den Eingangskontaktpunkten der Sperr-

Fig. 4 eine Tabelle der Ausgangssignale des den 35 glieder Gl bis G8 verbunden, deren Eingängs-Eingangsschaltungen nachgeschalteten Verknüp- kontaktpunkte so angeschlossen sind, daß sie die fungsgliedes und der in einem Register der in F i g. 2 Taktsignale Tl bis 713 entsprechend in der begezeigten Ausführungsform gespeicherten Inhalte schriebenen Reihenfolge empfangen,
bei den verschiedenen Schalterstellungen, Jeder Ausgangskontaktpunkt der Sperrglieder G 2

Fig. 5 verschiedene Impulsfolgen wesentlicher 40 bis G8 ist mit den Einstellkontaktpunkten der bi-

Teile der in Fig. 2 gezeigten Ausführungsform und stabilen Kippstufen Fl bis Fl verbunden, deren

F i g. 6 ein Beispiel von Impulsfolgen zur Erläute- Rückstellkontaktpunkte ein Rückstellsignal SC emp-

rung des Prinzips in der in F i g. 2 gezeigten Ausfüh- fangen. Das Signal JC wird von einer nicht gezeigter

rungsform. Steuerschaltung des elektronischen Rechners erzeugt.

In F i g. 1 ist eine Tastatur-Eingangsschaltung 1 45 wenn die Rechenschaltung ein neues Eingangssignal

mit einer Mehrzahl von Eingangsleitungen Ll bis L 7 empfangen kann.

und tastenbetätigten Schaltern Kl bis Ol und eine Die Ausgangskontaktpunkte der bistabilen Kipp-

Dateneingangsschaltung2 mit Eingangsstiften 3 bis 9, stufen Fl bis F7 sind entsprechend mit Eingangs-

Invertern Nl bis Nl und NAND-Glied Gl, UND- kontaktpunkten einer KodierstufeE verbunden, die

Gliedern G2 bis G8, bei denen jeweils einer der 50 verschiedene Kombinationen von Bittaktsignalen 11

Eingänge invertierend ausgebildet ist (diese Glieder bis t5 als Antwort auf eine Kombination von Ein-

werden im folgenden als Sperrglieder bezeichnet), Stellsignalen erzeugt, die von einigen der bistabiler

und bistabilen Kippstufen Fl bis F7 gezeigt. Kippstufen Fl bis F7 erzeugt werden, wenn diese

Die Schalter Kl bis K21 sind in einer Tastatur eingestellt sind. Die Ausgänge der Kodierstufe E

eines elektronischen Rechners vorgesehen und be- 55 repräsentieren die Information der Taste, die ge-

triebsmäßig mit den Zahlentasten »0«, »1«, »2«, . .. drückt worden ist.

und »9«, den Funktionstasten »X«, »:« usw. ver- Der Betrieb der Informationseingangsvorrichtum

bunden. Jeder Schalter Kl bis K21 ist normalerweise entsprechend der oben beschriebenen Ausführunas"

geöffnet und beim Drücken oder Betätigen einer ent- form wird im weiteren erläutert,

sprechenden Taste des Tastenfeldes geschlossen. 60 Es sei jedoch darauf hingewiesen, daß die Aus-

Ein Kontaktpunkt von jedem der Schalter Kl bis drücke der Taktzeiten Un und Bittaktzeiten Vr K6 ist gemeinsam mit den Eingangsleitungen Ll (n = 1, 2, 3, . . .) die Periode bezeichnen, währenc verbunden, und die anderen Kontaktpunkte der der die entsprechenden Taktsignale Tn und die Bit-Schalter Kl bis K6 sind mit den Eingangsleitungen taktsignal tn erzeugt werden.
L 2 bis L 7 verbunden. S5 Ist keine Taste des Tastenfeldes des elektronischer

Jeweils ein Kontaktpunkt der Schalter Kl bis Rechners gedrückt, dann wird kein Schalter Kl bi: KIl ist gemeinsam mit den Eingangsleitungen L2 K21 geschlossen, und die entsprechenden Eingangsverbunden, und jeder der anderen Kontaktpunkte leitungen Ll bis L 7 werden deshalb nur währenc

7 8

einer der Taktzeiten U7 oder t/l3 auf das niedrigere und LS während der Taktzeiten t/8 und t/11 erNiveau »L« gelegt. Beispielsweise wird die Eingangs- /eugt werden. Entsprechend werden die Spcrrglieder leitung Ll auf dem niedrigen Niveau während der (/'3 und G6, denen die Taktsignale 78 und TIl einzigen Taktzeit Ul gehal <:n, da das Ausgangs- entsprechend zugeführt werden, freigegeben, wosignal des Inveiters/Vl während der Taktzeit U7 f. durch die Taktsignale T8 und 711 durchlaufen auf dem niedrigen Niveau »L« liegt, da an dem Ein- können und so die bistabilen Kippstufen F2 und FS gang des Inverters/Vl das Taktsignal 77 mit hohem eingestellt werden.

Niveau »H« anliegt. Gleichermaßen wie im vorher- Die Ausgangssignale hohen Niveaus »//« der bigeheruLn liegt jede der Eiingangsleitungen Ll bis stabilen Kippstufen F2 und F5 werden der Kodier- Ll bei den entsprechenden Taktzeiten US bis t/13 io stufe £ zugeführt, wodurch die Kodierstufe £ eine auf dem niedrigen Niveau »L«, und jeder der Ein- Kombination der Bittaktsignale erzeugt, die das gangskontaktpunkte des NAND-Gliedes Gl emp- Drücken des Schalters K 9 darstellen. Die Ausgangsfängt das Signal des niedrigen Niveaus »L«, wodurch signale der Kodierstufe E werden der Rechnerschalder Ausgang des NAND-Gliedes Gl auf dem hohen tungC zugeführt.

Niveau »//« liegt. Der Ausgang des NAND-Gliedes »5 Die Betätigung der anderen Tasten ergibt eine an-Gl wird den entsprechenden Eingangskontaktpunk- dere Kombination von je zwei der eingestellten biten der Sperrglieder G2 bis G 8 zugeführt, wodurch stabilen Kippstufen, und es gibt 21 Kombinationen, diese gesperrt sind und das Ausgangsniveau aller von denen jede durch den Betrieb einer anderen Sperrglieder G2 bis G7 auf dem niedrigen Niveau Taste hergestellt wird. Entsprechend kann mit einem »L« gehalten wird. Auf diese Weise liegen die Aus- »o Paar Ausgangssignalen von den bistabilen Kippgänge der bistabilen Kippsitufen Fl bis F7 auf dem stufen, die dann eingestellt sind, festgestellt werden, niedrigen Niveau »L«. welche der Tasten gedrückt worden ist.

Wird eine Taste, beispielsweise die Taste zur An- Aus dem Vorhergehenden ist ersichtlich, daß zeige der Dezimalziffer [Cl], gedrückt und ist der 21 Schalter, von denen jeder mit anderen entspre-Schalter K1 entsprechend geschlossen, dann wird 45 chende Informationen oder Daten repräsentierenden ein Paar der Eingangsleitungen Ll und L 2 durch Tasten zusammenwirkt, zu nur sieben Eingangsleitunden Schalter Kl kurzgeschlossen. Dann wird ein gen geführt werden. Mit anderen Worten ist es geSignal eines hohen Niveaus »H« von der Eingangs- maß der Erfindung in einer Dateneingabevorrichtung leitung L 2 über den Schalter X1 bei dem Takt Ul . _N _{Eingangsleitungen möglich} WAf-I) _Tas{en _mr der Bingangsleitung Ll zugeführt, wodurch alle 30 ^{6 6 6} &- > ₂
Eingangsniveaus des NAND-Gliedes G1 das hohe Zuführung unterschiedlicher Daten zu einer Rechner-Niveau »i/« annehmen, wodurch das Ausgangsniveau schaltung zu haben.

des NAND-Gliedes Gl den niedrigen Wert »L« an- Darüber hinaus kann nach der Erfindung die Zahl nimmt. Deshalb läßt das Sperrglied G 2 das Takt- der Eingangskontaktpunkte einer LSI-Schaltung, die signal 77 durch, und die bi stabile Kippstufe Fl wird 35 in einem elektronischen Rechner oder ähnlichem vereingestellt. Von der bistabilen Kippstufe Fl wird ein wendet wird, auf eine wesentlich kleinere Zahl redu-Einstellsignal »H«. der Kodiierstufe E zugeführt. ziert werden als die Zahl der verwendeten Tasten

Bei der darauffolgenden Taktzeit t/8 wird die bzw. Schalter.

Eingangsleitung L2 auf das hohe Niveau gelegt, da Fig. 2 zeigt eine andere Ausführungsform der Erdas Signal mit hohem Niveau »H«, das an der Ein- 4° findung, in der die Zahl der Bits der kodierten Signale, gangsleitung Ll auftritt, der Eingangsleitung L 2 die notwendig sind, um die Information der gedrücküber den dann geschlossenen Schalter Kl zugeführt ten Taste darzustellen, vermindert werden kann,
wird. Entsprechend hat das Ausgangsniveau des Ehe Einzelheiten der in F i g. 2 gezeigten Ausfüh-NAND-Gliedes Gl den niedrigen Wert »L« bei rungsform beschrieben werden, soll ein wesentliches der Taktzeit t/8 ähnlich wie während der entspre- 45 Merkmal dieser Ausführungsform erläutert werden, chenden Taktzeit t/7, wodurch das Sperrglied G3 In dieser Ausführungsform wird bei jedem Zifferndas Taktsignal 78 zum Einstellen der bistabilen takt zwischen einer festliegenden Referenztaktzeit U χ Kippstufe F2 durchläßt. Von der bistabilen Kipp- (entsprechend der Taktzeit t/7 in der ersten Ausfühstufe F 2 wird ein Einstellsignal »H« der Kodier- rungsform) und einer ersten Taktzeit Uy (entsprestufe £ zugeführt. 5° chend dem Taktsignal, das von einem Eingangskon-Ist außer dem Schalter /C1 kein weiterer gesohlos- taktpunkt des geschlossenen Schalters empfangen sen, dann liegt jede der Eingangsleitungen L 3 bis L 7 wird) ein Kodesignal mit einem Wert α erzeugt, und während der Taktzeiten t/9 bis t/13 auf dem nied- ein kumulativer Betrag wird für jedes Auftreten des rigen Niveau »L«, der Ausgang des NAND-Gliedes Wertes a erhalten. Ein anderes kodiertes Signal mil Gl liegt auf dem hohen Niveau »//«, und die Sperr- 55 dem Wert/? wird bei jedem Taktsignal zwischen dei glieder GA bis G8 befinden sich im Sperrzustand. ersten Taktzeit Uy und der zweiten Taktzeit 17ζ (ent-Daher können die Taktsignale 79 bis 713 die sprechend einem Taktsignal, welches von einem an-Sperrglieder G 4 bis G 8 nicht passieren, und keine deren Kontaktpunkt des geschlossenen Schalters empder bfstabilen Kippstufen F 3 bis F 7 wird eingestellt. fangen wird) erzeugt. Dieser Wert β wird dem kumu-Die Kodierstufe E erzeugt auf ein ihr von den 60 Iativen Gesamtwert des Wertes * jedesmal hinzubistabilen Kippstufen Fl und F 2 zugeführtes Ein- gefügt, wenn der Wert β auftritt,
gangssignal ein Signal, welches anzeigt, daß die Taste Wird die Zahl der Taktzeiten, die zwischen dei [0] gedrückt oder der Schalter Kl geschlossen wor- Referenztaktzeit Ux und der ersten Taktzeit Uy auf den ist. treten, mit m bezeichnet, wobei m eine ganze Zah Ist der Schalter K 9 durch Drücken der entspre- 65 ist, und die Zahl der Taktzeiten zwischen dei erster chenden Taste geschlossen, dann kann ein Ausgangs- Taktzeit Uy und der zweiten Taktzeit Uz mit n, wo signal niedrigen Niveaus >:L« von dem NAND-Glied bei « eine ganze Zahl ist, dann ist der Gesamtwer Gl durch Kurzschließen der Eingangsleitungen L2 -/= met + η β. Dieser Gesamtwert γ repräsentiert dei

I A

'10

Schalter, der durch das Drücken der entsprechenden slnbilc Kippstufe FlO eingestellt ist und die Ein

Taste geschlossen wird, was im weiteren noch be- gangskontaktpiinkte FlOA und FlOß auf hohen

schrieben wird. Niveau > H« bzw. niedrigem Niveau »L« liegen, da

In Fig. 2 sind die gleichen Teile wie in Fig. 1 Ausgangssignal des NAND-Gliedes G9 auf den

mit den gleichen Bezugszeichen versehen, und die 5 Wert »//« während der Bittaktzeit Vl und V4, da

Beschreibung derselben Teile ist zur Verkürzung Ausgangssignal davon ist »ί001« in binärer Form

weggelassen. während das Ausgangssignal des NAND-Gliedes (711

In Fig. 2 ist der Ausgangskontaktpunkt des den Wert »//« hat, wodurch das NAND-Glied Gl-

NAND-Gliedes Gl mit dem Rückstelleingang einer ein binäres Signal »0110« oder [6] erzeugt,

bistabilen Kippstufe FlO, einem Eingangskontakt- io 1st dagegen die bistabile Kippstufe FlO rück

punkt eines ODER-Gliedes G12 und einem Eingangs- gestellt, während die bistabile Kippstufe FIl einge

kontaktpunkt eines UND-Gliedes G13 verbunden. stellt ist, dann erzeugt das NAND-Glied GlO eil

Der Ausgangskontaktpunkt des ODER-Gliedes »L«-Signal während der Bittaktzeit Vl oder »1110<

G12 ist mit einem Rückstelleingangskontaktpunkt in der binären Form, wodurch das NAND-Gliec

einer bistabilen Kippstufe FIl verbunden. Die bi- 15 GIl ein binäres Signal »0001« oder den Wert [1

stabilen Kippstufen FlO und FIl sind beides auf erzeugt.

niedrigem Niveau arbeitende Schaltungen. Nimmt Der Ausgangskontaktpunkt des NAND-Gliedei

das Einstell-Eingangssignal der bistabilen Kippstufe GIl ist mit einem zweiten Eingangskontaktpunkt de;

FlO das niedrige Niveau »L« bei einer Taktzeit Un UND-Gliedes G13 verbunden, dessen Ausgangskon-

an, dann wird die bistabile Kippstufe am Ende der 10 taktpunkt mit einem Eingangskontaktpunkt eine!

genannten Taktzeit Un durch das Anliegen eines Ein- Volladdierers FA verbunden ist. Ein Ausgang de:

leseimpulsesSC eingestellt, der am Ende jeder Takt- Volladdierers ist so angepaßt, daß sein Signal einerr

zeit erzeugt wird. Eingangskontaktpunkt eines Reihenschieberegisters R

Die Rückstelloperation der bistabilen Kippstufe ist aus fünf Speicherzellen R1, R2, R3, R4 und Ri

die gleiche wie oben beschrieben. »5 zugeführt werden kann. Die Speicherzellen R1, 7? 2

Das Einstellsignal für beide bistabilen Kippstufen /?3, Λ 4, R 5 entsprechen den Werten 2°, 2¹, 2-, 2^:

FlO und FIl ist ein Impuls des invertierten Refe- und 2⁴.

renz-Taktsignals T6. Die bistabile Kippstufe FlO be- Das Amgangssignal des Schieberegisters R wird sitzt Ausgangskontaktpunkte FlO A und FlOB. Der einem anderen Eingangskontaktpunkt des Voll-Ausgangskontaktpunkt F10/1 ist mit dem einen Ein- 30 addierers FA über ein UND-Glied G14 zugeführt gangskontaktpunkt eines NAND-Gliedes G9 mit zwei welches so angepaßt ist, daß es bei Auftreten eines Eingängen verbunden und der andere Eingangskon- umgekehrten Löschsignals öffnet, taktpunkt mit dem ODER-Glied G12. Der Ausgangs- Wenn das UND-Glied G14 öffnet, dann wird dci kontaktpunktFlOB ist mit einem Eingangskontakt- in dem Schieberegister/? gespeicherte Inhalt dem gepunkt/1 eines NAND-Gliedes GlO mit drei Eingän- 35 nannten anderen Eingangskontaktpunkt des Vollgen verbunden. Wenh die bistabile Kippstufe FlO addierers FA zugeführt, und wenn ein numerisches eingestellt ist, dann hat das Ausgangssigrial vom Signal [6] oder [1] dem einen Eingangskontaktpunkt Kontaktpunkt FlOA einen hohen Wert »//«, und ein des Volladdierers FA von dem UND-Glied G13 zu-Ausgangssignal von dem Ausgangskontaktpunkt geführt wird, dann wird [6] oder [1] dem Inhalt des FlOB besitzt ein niedriges Niveau »L«. Wenn die bi- 40 Volladdierers FA hinzugefügt, stabile Kippstufe F10 rückgestellt wird, nimmt das Im Gegensatz dazu läuft, wenn Kein numerisches Ausgangssignal vom Kontaktpunkt FlOΛ den nied- Signal an dem einen Kontaktpunkt des Volladdierers rigen Wert »L« unü das Ausgangssignal vom Kon- FA vorhanden ist, der Inhalt nur über den aus dem taktpunkt FiOB den hohen Wert »//« an. Die bi- Voliaddierer FA, dem Schieberegister R and dem stabile Kippstufe FIl besitzt Ausgangskontaktpunkte 45 UND-Glied G14 zusammengesetzten Weg um, wo- FIlA, FUB. Der AusgangskontaktpunktFIlA ist durch der Inhalt in dem Schieberegister/? gespeichert mit einem Eingangskontaktpunkt 13 des NAND- wird.

Gliedes GlO verbunden. Wenn die bistabile Kipp- Der in den Zellen/?! bis RS gespeicherte Inhalt itufeFll eingestellt ist, dann hat das Ausgangssignal ist geeignet, über Glieder dl, i/2, d3, d4 und d5 vom Kontaktpunkt F11A den hohen Wert »//«, und 50 ausgelesen zu werden, wobei jedes der Ausgangswenn die bistabile Kippstufe FIl riickgestellt ist. signale der Rechnerschaltung C zugeführt wird, dann hat das Ausgangssignal vom Kontaktpunkt "ist das UND-Glied G14 geschlossen, dann wird FIlΛ den Wert »L«. der Umlauf des Inhaltes gestoppt und bewirkt so.

Ein anderer Eingangskontaktpunkt des NAND- daß der in dem Schieberegister gespeicherte Inhalt

Gliedes G9 empfängt die Bittaktsignale ti und /3. 55 gelöscht wird.

Die Bittaktsignale/2 und /3 haben entsprechende Das UND-Glied G13 empfängt an einem weiteren

Werte von 2¹ und 2², und daher entspricht das Ein- Eingangskontaktpunkt ein Steuersignal RC, das von

gangssignal an dem NAND-Glied einem Dezimal- einer nicht gezeigten Steuerschaltung des elektroni-

wert [6]. Dieser Wert [6] entspricht dem Wert *. sehen Rechners zugeführt wird.

Das Eingangssignal an dem anderen Eingangskon- 60 Das Steuersignal RC wird nur während der Opera-

taktpunkt/2 des NAND-Gliedes G10 ist das Bittakt- tion der Tasten des Tastenfeldes zugeführt und wird

signal ti, das ein Gewicht von 2° oder einem Dezi- als ein Signal mit hohem Niveau »//« dem UND-malwertfl] besitzt. Dieser Wertfl] entspricht dem Glied G13 zugeführt, wenn die Schaltiingsoperatio-

Wert ι'. nen im Zusammenhang mit dem Betrieb einer Taste

Die Ausgangskontaktpunkte der NAND-Glieder 65 vervollständigt sind und die Betätigung einer anderen

G 9 und G10 sind mit den Eingangskoutaktpunkten Taste, d. h. einer neuen Eingabe von Daten möglich

eines NAND-Gliedes GIl verbunden. ist. Es ist zu beachten, daß für den Fall, daß kein

Bei dieser Schaltungsanordnung ist, wenn die bi- Steuersignal RC mit hohem Niveau an dem Eingang

des UND-Gliedes Γ713 vorhanden ist, das UND-Glied G 13 geschlossen bleibt.

Im weiteren wird eine Beschreibung von Bctriebsbcispiclen der oben beschriebenen Schaltungen unter Bezugnahme auf die Fig. 2 und 4 und die in den F i g. 5 und 6 gezeigten Wellenformen gegeben.

Während der Taktzeit t/6 wird das nvertierte Refcrenztaktsignal 775 den bistabilen Kippstufen F 10 und FIl zugeführt und stellt diese ein Während der Bittaktzeiten Vl bis V4 ist das Ausgangssignal des NAND-Gliedes G 9 »1001«, das Ausgangssignal des NAND-Gliedes GlO »1111« und das Ausgangssignal des NAND-Gliedes GIl daher »0110«, wie es aus den in F i g. 5 gezeigten Impulsformen zu ersehen ist. Das Ausgangssignal des NAND-Gliedes GIl wird dem UND-Glied G13 zugeführt, sind aber keine Tasten betätigt, dann liegt kein Steuersignal RC an dem UND-Glied G13 an, so daß das UND-Glied G13 geschlossen bleibt und die numerischen Datenimpulse »0110'< nicht dem VolladdiererFA zugeführt werden.

Es wird angenommen, daß die Taste [01 gedruckt wird and der Tastenkontakt /Cl geschlossen ist. In diesem Fall nimmt das Ausgangssignal des NAND-Gliedes Gl den niedrigen Wert »/1« während der Taktzeit Vl und i/8 an, und das Steuersignal RC wird dem UND-Glied G13 zugeführt.

Während der Taktzeit Vl bleiben :lie beiden bistabilen Kippstufen/10 und FIl in dem eingestellten Zustand. Daher erzeugt das NAND-Glied GIl das Signal des Wertes [6] in einer ähnlichen Operation wie während der Taktzeit U6 in der oben beschriebenen Weise. Das Ausgangssignal [6] des NAND-Gliedes GIl kann jedoch nicht durch das UND-Glied G13 laufen, da ein Eingang des UND-Gliedes G13. das von dem Signal des NAND-Gliedes Gl beaufschlagt wird, auf niedrigem Niveau »L« liegt.

Am Ende der Taktzeit Vl wird die bistabile Kippstufe FlO rückgcstellt. Auf diese Weise ist während der Taktzeit i/8 das Ausgangsniveau des Kontaktpunktes FlOA »Z,« und des Kontaktpunktes FlOB »//«, denn das NAND-Glied GIl erzeugt das Signal mit dem Wert [I]. Das so erzeugte Signal mit dem Wert [1] kann nicht durch das UND-Glied G13 hindurchtreten, da der Ausgang des NAND-Gliedes Gl auf dem Niveau »L« liegt.

Am Ende der TaKtzeit i/8 wird die bistabile Kippstufe FIl rückgestellt, und nach der Taktzeit t/9 liegen beide Ausgänge der NAND-Glieder G9 und GlO auf »//« und der Ausgang des NAND-Gliedes auf »L«.

Es werden durch das Schließen des Schalters K1 dem Volladdierer FA von dem UND-Glied G13 keine Bittaktsignale geliefert, daher ist der in dem Register R gespeicherte Inhalt Null, und die Ausgangssignale der Glieder dl bis d5 sind ebenfalls [01.

Ist beispielsweise der Schalter K9 geschlossen, dann hat das Ausgangssignal des NAND-Gliedes Gl (das niedrige Niveau »L« in beiden Taktzeiten US und t/11. "

Während der Taktzeit Vl befinden sich die beiden bistabilen Kippstufen in dem eingestellten Zustand, und der Eingangskontaktpunkt des NAND-Gliedes G 9 liegt auf »//«. und der Ausgang desselben liegt deshalb auf »f/« während der Bittaktzeiten Vl und K 4 oder »1001«. Dann erzeugt das NAND-Glied GIl die Impulse »0110«, die den Wert [6] darstellen.

Diese Bitimpulse »0110« werden dem Schieberegister R über das UND-Glied G 13, welches durch das »//«-Signal des Steuersignals RC und die Ausgänge des NAND-Gliedes Gl geöffnet wird, und dem Volladdierer FA zugeführt und in dem Schieberegister R gespeichert.

In der Taktzeit t/8 kann, obwohl die Impulse des numerischen Wertes [6] von dem NAND-Glied GIl erzeugt werden, da beide bistabile Kippstufen FlO und FIl eingestellt sind, das UND-Glied G 13 die

to Impulse nicht hindurchlassen, weil der Au.ping des NAND-Gliedes Gl auf niedrigem Niveau u,« liegt. Am Ende der Taktzeit i/8 wird die bistabile Kippstufe FlO rückgestellt.

Während der Taktzeit t/9 liegt der Ausgang des

ij NAND-Gliedes G9 auf hohem Niveau »//«. Auf der anderen Seite hat der Eingangswert des Kontaktpunktes 12 des NAND-Gliedes GlO während der Bittaktzeit Vl hohes Niveau, und das Ausgangssignal des NAND-Gliedes GlO ist dann »1110«. Entspre-

»o chend erzeugt das NAND-Glied GIl den Bitimpuls »0001«, der den Dezimalwert [1] repräsentiert. Dieser Wert [I) wird dem UND-Glied G13 zugeführt und zu dem Volladdierer FA geleitet. Darauf folgend werden der Wert [1] und der Wert [6], die in dem

as Schieberegister R gespeichert sind, in dem Volladdierer FA addiert. Das Ergebnis dieser Addition [7] wird in dem Schieberegister/? gespeichert.

Während der Taktzeit t/10 wird der Impuls »0001« oder der Dezimalwert [1] dem Volladdierer FA über das UND-Glied G13 zugeführt, und die Addition zwischen [1] und [7] wird in derselben Weise wie vorher beschrieben durchgeführt

Obwohl der Impuls »0001« an dem Ausgangskontaktpunkt des NAND-Gliedes GIl während der Taktzeit t/11 auftritt, kann der Impuls »0001« das UND-Glied G13 nicht passieren, da der Ausgang des NAND-Gliedes Gl sich auf niedrigem Niveau »L« befindet.

Am Ende d r Taktzeit t/11 wird die bistabile Kippstufe FIl rückgcstellt, da das Ausgangsniveau des ODER-Gliedes G12 auf dem Niveau »L« liegt. Der Ausgang des NAND-Gliedes G10 liegt daher auf hohem Niveau»//«, und das NAND-Glied GIl erzeugt keine Impulse. Auf diese \\c-~e ist der in dem Schieberegister R gespeicherte Inhalt [8].

Der Inhalt [8] oder »01000« in der binären Form in dem Schieberegister/? wird mit Hilfe von Gliedern dl bis i/5 ausgelesen, und die Ausgangssignale der Glieder dl bis i/5 werden der Rechnerscha' ing C als kodiertes Signal mit einer Information entsprechend der Taste des Schalters Λ'9 zugeführt.

Nachdem der in dem Schieberegister R gespeicherte Inhalt zu der Rechnerschaltung C übertragen worder ist, verschwindet das umgekehrte »Tastenlösch«■ Signal TE. und das UND-Glied G14 wird geschlos sen. wodurch der Inhalt des Schieberegisters R ge löscht wird. Die bistabilen Kippstufen FlO und Fl] werden am Ende der Taktzeit Vd durch das inver tierte Referenz-Taktsignal T5 eingestellt.

Fig. 4 zeigt, wie die Werte [6] und [1] durch da: Schließen eines der Schalter Kl bis K21 erzeug werden.

Die in den linken Spalten der F i g. 4 gezeigten »0< zeigen an, wann der Ausgang des NAND-Gliedes G1 auf dem niedrigen Niveau »L« liegt. Die Zahlen »6< oder »1« geben an, wann die entsprechenden Wert« von dem NAND-Glied G11 zu dem Schieberegister/ geliefert werden. Die Zahlen \J\ oder [JJ in den qua

S -Φ

iratischen Klammern zeigen an, daß Impulse mit 3emWert[6] oder [1] nicht zu dem Schieberegister Λ »eführt werden, ungeachtet der Tatsache, daß die Impulse des Wertes [6] oder [1] von dem NAND-Glied GIl erzeugt werden.

Aus dem Vorhergehenden wird klar, daß die das Schließen eines der Schalter Kl bis K21 repräsentierenden Signale in den binären Signalen mit fünf Bits erhalten werden können und daß jedes von ihnen einen anderen Wert entsprechend der gedrückten Taste besitzt.

Deshalb kann durch den Wert des durch die Glieder dl bis dS ausgelesenen binären Signals unterschieden werden, welcher Schalter geschlossen bzw. welche Taste gedrückt ist.

Ein wesentliches Merkmal, welches mit der in Fis "> gezeigten Ausführungsform erzielt wird, ist darin zu sehen, daß die Anzahl der Bits des binären Signals zum Darstellen des Geschlossenseins eines

der Schaltsr vermindert werden kann.

Die Ausführungsform kann selbstverständlich in verschiedener Weise abgewandelt werden Beispielsweise können die mechanischen Schalter durch andere Schalter wie Transistoren od. dgl. ersetzt wer-

ίο den, von denen jeder durch äußere Befehle geschlossen oder geöffnet werden kann.

Die erfindungsgemäße Vorrichtung kann nicht nui für elektronische Rechner der oben beschrieben« Art verwendet werden, sondern auch in einer Registrierkasse od. dgl.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Dateneingabevorrichtung mit einer Anzahl tastenbetätigter Schalter, einer Anzahl diesen zugeordneter, über ein Verknüpfungsglied an eine Übertragungsleitung angeschlossener Eingangsleitungen, einem die Eingangsleitungen teitlich nacheinander mit Taktsignalen aniteuernden Taktsignalgenerator, wobei das Verknüpfungsglied Ausgangssignale jeweils in der einer mit einer gedrückten Taste verbundenen Eingangsleitung zugeordneten Taktzeit erzeugt, und mit einer an die Übertragungsleitung angeichlossenen, von Taktsignalen angesteuerten An- ©rdnung von Verknüpfungsgliedern mit nacheeschalteter Speicher- und Kodiereinrichtung zur Wiedergewinnung der Eingabeinformation aus den Ausgangssignalen, dadurch gekennzeichnet, daß die Anzahl der Eingangs- ao leitungen (Ll hu Ll) kleiner als die der tastenbetätigten Schalter (K 1 bis K 21) ist und jede Eingangsleitung mit jeder der anderen Eingangsleitungen durch einen der Schalter (Kl bis KIi.) verbindbar ist und daß uus Verknüpfungsglied (Cl) Ausgangssignale in den den beiden durch eine jeweils gedrückte Taste verbundenen Eingangsleitungen entsprechenden Taktzeiten erzeugt.

2. Dateneingabevorrichtung nach Anspruch 1, dadurch gekenn eichnet, daß das Verknüpfungsglied (Gl) als NAND-Glied ausgebildet ist.

3. Dateneingabevorrichtung 1 jch Anspruch 1 oder 2. dadurch gekennzeichnet, daß die Speicher- und Kodiereinricliiung ein^angsseitig für jede Eingangsleitung (Ll bis L 7) je ein zugeordnetes Verknüpfungsglied (Gl bis G8) aufweist, wobei jedem Verknüpfungsglied (Gl bis G8) das Ausgangssignal des den Eingangsleitungen nachgeschalteten Verknüpfungsgliedes (G 1) Und das jeweils zugeordnete Taktsignal zur Verknüpfung zuführbar sind.

4. Dateneingabevorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicher- und Kodiereinrichtung Schaltungselemente aufweist, durch die ein digitales Signal erzeugbar Ist, wenn sich das Ausgangssignal des Verknüpfungsgliedes (Gl) bei Betätigung eines Schalters (Kl bis K 21) ändert, wobei das digitale Signal einen Zahlenwert darstellt, der dem jr-veils betätigten Schalter zugeordnet ist.

5. Dateneingabevorrichtung nach Anspruch 4. dadurch gekennzeichnet, daß die Schaltungselemente (FlO, FIl, G9 bis GIl. G13) von (den Takt- und Ausgangssignalen derart steuerbar sind, daß sie für jedes der beiden Taktsignale, (die den beiden über einen der betätigten Schalter (Kl bis K 21) verbundenen Eingangslei tungcn (Ll bis Ll) entsprechen, je eine seinem zeitlichen Abstand von einem festliegenden Referenz-Taktsigna! entsprechende Zahl in Form digitaler Impulse erzeugen, und daß der den Schalter identifizierende Zahlenwert durch Addition der beiden Zahlen in einer Addierstufe gebildet wird.

6. Dateneingabevorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß zur Erzeugung der einen Zahl eine feste Zahl λ so oft addierbar ist, wie Taktsignale zwischen dem Referenz-Taktsignal und dem eiVen der beiden Taktsignale erscheinen, und zur Erzeugung der anderen Zahl eine andere feste Zahl/J so oft addierbar ist, wie Taktsignale zwischen dem ersten und zweiten Taktsignal erscheinen, wobei die erste feste Zahl λ vorzugsweise 6 und die zweite feste Zahl β vorzugsweise 1 beträgt.

7 Dateneingabevorrichtung nach Anspruchs oder 6, dadurch gekennzeichnet, daß die Schaltungselemente zwei bistabile Kippstufen (FlO, FIl) die durch das Referenz-Taktsignal einstellbar und durch das Ausgangssignal des Verknüpfungsgliedes (Gl) rückstellbar sind, wobei ein ODER-Glied (G 12) vorgesehen ist, durch das die '.weite bistabile Kippstufe (FIl) auch durch Jas Einstellausgangssignal der ersten Kippstufe (FlO) rückstellbar ist, zwei NAND-Glieder (G 9, GlO), deren ersten Eingängen die Einstell- bzw. Rückstellausgangssignale der ersten Kippstufe (FlO) und deren zweiten Eingängen v.ahrend leder Taktzeit Bittaktsignale zuführbar sind, die dem binären 2' und 2- (für « = 6) bzw. 2" (für S= 1) entsprechen, wobei das zweite NAND-Glied (GlO) durch das Einstellausgangssignal der zweiten Kippstufe (FIl) sperrbar ist, wenn diese rückccstellt ist, und ein mit den Ausgängen der beiden ersten NAND-Glieder (G9, GlO) einaangsseitig verbundenes drittes NAND-Glied (Gll)°mit nachgeschaltetem UND-Glied (G 13) aufweisen, das durch das Ausgangssignal des Verknüpfungsgliedes (Gl) oder bei Nichtbetätiüung aller Schalter durch ein Steuersignal (RC) gesperrt ist.

8. Dateneingabevorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Addierstufe einen Volladdierer (FA) rnit nachgeschaltetem Schieberegister (R) aufweist, dessen Registerausgangss.^na! dem zweiten Einsang des Volladdierers (FA) übe- ein Verknüpfungsglied (G 14) zuführbar ist, das durch ein invertiertes Löschsignal sperrbar ist.