DE2346934A1

DE2346934A1 - Digitaler phasenregelkreis

Info

Publication number: DE2346934A1
Application number: DE19732346934
Authority: DE
Inventors: Josef Kellner; Hans Dipl Ing Kowalczyk
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1973-09-18
Filing date: 1973-09-18
Publication date: 1975-04-03
Also published as: IT1021424B; FR2244305B3; US3893170A; BE820065A; FR2244305A1; NL7412357A

Description

Die Erfindung bezieht sich auf einen digitalen Phasenregelkreis zur Erzeugung einer Rechteckschwingung, bei dem zur Synchronisation der Rechteckschwingung mit Datenimpulsen ein Zähler vorgesehen ist, der mit Hilfe eines Zähltaktes konstanter Frequenz von einem konstanten Anfangswert bis zu einem einstellbaren Endwert hochgezählt wird, bei dem der Endwert die Frequenz der Rechteckschwingung bestimmt und bei dom der Endwert in Abhängigkeit vom Inhalt des Zählers beim Eintreffen des Datenimpulses verstellt wird.

Bei einer Datenübertragung von einem Datensender zu einem Datenempfänger müssen häufig im Datenempfänger Taktimpulse erzeugt v/erden, die mit Datenimpulsen des Datensenders synchronisiert v/erden. Hierbei treten die Probleme auf, daß infolge von zeitlich veränderlichen Parametern im Datensender die Datenimpulse eine zeitlich veränderliche Frequenz besitzen und daß die Datenimpulse infolge von Störungen nur unvollkommen empfangen werden. Die Störungen können darin bestehen, daß zwischen den Datenimpulsen Störimpulse auftreten oder daß ein oder mehrere Datenimpulse fehlen.

Ein Beispiel für eine Datenübertragungseinrichtung _f bei der die obengenannten Probleme auftreten, ist ein Magnetbandspeicher für eine Speicherung von Binärsignalen, bei dem die Binärsignale mit Hilfe eines selbsttaktierenden Schreibverfahrens gespeichert werden. Ein gebräuchliches, selbst-

VPA 9/210/3045 Ret/Ram

— 2 —

5098H/O962

taktierendes Schreibverfahren für Magnetbandspeicher ist gegenwärtig die Richtungstaktschrift. Sie ist dadurch gekennzeichnet, daß die Binärsignale auf dem Magnetband in Richtungswechseln des Magnetflusses gespeichert sind. Dem Binärsignal "1" ist ein Wechsel von negativem nach positivem Magnetfluß und dem Binärsignal "O" ist ein dazu entgegen gerichteter Wechsel zugeordnet. Die den Binärsignalen zugeordneten Wechsel des Magnetflusses werden als Bitflußwechsel bezeichnet. Aus der Zuordnung von Binärsignalen zu Flußwechseln folgt, daß zwischen zwei benachbarte Bitflußwechsel ein Hilfsflußwechsel eingeschoben werden muß, wenn zwei gleiche Binärsignale aufeinanderfolgen.

Beim Lesen eines beschriebenen Magnetbands werden in einen Magnetkopf Lesesignale induziert. Eine Digitalisierungsschaltung gewinnt aus den Lesesignalen rechteckförmige Datenimpulse, die als Bit- oder Hilfsimpulse bezeichnet werden, je nachdem, ob sie von Bit- oder Hilfsflußwechseln erzeugt werden.

Zur Rückgewinnung der gespeicherten Binärsignale aus den Lesesignalen müssen die Bitimpulse von den Hilfsimpulsen getrennt werden. Die Trennung erfolgt mit Hilfe einer Rechteckschwingung, die als Lesefenster bezeichnet wird. Das Lesefenster ist immer geöffnet (z.B. binär 1) wenn ein Bitimpuls eintrifft und immer geschlossen (z.B. binär 0) wenn ein Hilfsimpuls eintreffen kann.

Den aufgezeichneten Binärsignalen sind Synchronisationssignale vor- und nachgeschaltet, um das Lesefenster so einzustellen, daß es beim Lesen der Binärsignale bereits die richtige Phasenlage und die richtige Frequenz besitzt.

Da die Abstände der Datenimpulse infolge von Änderungen der Geschwindigkeit des Magnetbandes um einen Sollwert

VPA 9/210/3045 - 3 -

509814/0952

schwanken können, muß die Frequenz des Lesefensters ständig an die Frequenz der Bitimpulse angepaßt werden. Außerdem muß die Phase des Lesefensters so synchronisiert werden, daß die Bitimpulse möglichst in der Mitte des geöffneten Lesefensters und die Hilfsimpulse möglichst in der Mitte des geschlossenen Lesefensters eintreffen. Weiterhin dürfen Änderungen der Abstände der Datenimpulse wegen der auftretenden Hilfsimpulse und Verschiebungen einzelner Lesesignale durch die magnetischen Eigenschaften des Magnetbands und des Magrietkopfes (peak-shift) die Synchronisation zwischen den Datenimpulsen und dem Lesefenster nicht stren. Das Leseferster muß auch bei kurzzeitigen Ausfällen der Datenimpulse infolge von Störungen (drop-out) die davor eingenommene Frequenz beibehalten, demit die Synchronisation am Ende des Ausfalls wieder phasenrichtig fortgesetzt werden kann.

Es sind bereits Synchronisationsschaltungen in Form von Phasenregelkreisen bekannt, die aus einem Phasendetektor und einem spannungsgesteuerten Oszillator bestehen und die mit Hilfe von Bauelementen der analogen Schaltungstechnik aufgebaut sind. Ein Nachteil dieser Schaltungen ist ihre Abhängigkeit von Bauelementetoleranzen, Umgebungsbedingungen und Versorgungsspannungen. Weiterhin haben diese Schaltungen häufig die Nachteile, daß sie abzugleichende Bauelemente besitzen, die eingestellt werden müssen und daß sie oft- sehr schwer auf andere Datenimpulsfrequenzen umzustellen sind.

Es wurde bereits ein Phasenregelkreis vorgeschlagen, der ausschließlich aus integrierten Digitalbausteinen aufgebaut werden kann. Bei diesem Phasenregelkreis wird der spannungsgesteuerte Oszillator durch.einen ersten Dualzähler ersetzt, der mit Hilfe eines Zähltaktes konstanter Frequenz ständig von einem konstanten Anfangswert bis zu einem einstellbaren Endwert hochgezählt und anschließend wieder auf den Anfangswert zurückgesetzt wird. Mit jedem Zurücksetzen wird ein Takt-

VPA 9/210/3045 - 4 -

509814/0952

impuls erzeugt und am Ausgang des Phasenregelkreises abgegeben. Die Frequenz der Taktimpulse kann mit Hilfe des Endwertes verändert werden-und sie ist dem Endwert umgekehrt proportional. Der Endwert wird bei diesem Phasenregelkreis mit Hilfe eines Rechenwerkes aus dem Inhalt des ersten Dualzählers beim Eintreffen eines Datenimpulses und aus dem Inhalt eines zweiten Dualzählers so berechnet, daß die Frequenz der Taktimpulse möglichst gleich der Frequenz der Datenimpulse ist und daß die Taktimpulse möglichst in der Mitte zwischen den Datenimpulsen auftreten. Der vorgeschlagene Phasenregelkreis hat den Nachteil, daß er sowohl die Bitimpulse als auch die Hilfsimpulse zur Phasenregelung verwendet und damit infolge der wechselnden Impulsabstände keine konstante Regelverstärkung besitzt. Außerdem hat er den Nachteil, daß der Endwert des ersten Dualzählers auch dann proportional zu seinem Inhalt beim Eintreffen eines Datenimpulses verstellt wird, wenn die Frequenz der Datenimpulse konstant bleibt und einzelne Datenimpulse durch einmalige Phasensprünge verschoben werden.

Der Erfindung liegt die Aufgabe zugrunde, einen Phasenregelkreis anzugeben, der eine geringe Empfindlichkeit gegen einmalige Phasensprünge einzelner Datenimpulse aufweist.

Erfindungsgemäß wird bei dem Pliasenregelkreis der eingangs genannten Art die Aufgabe dadurch gelöst, daß als Zähler ein Auf-Ab-Zähler verwendet wird, der nach Erreichen des Endwertes bis zum Anfangswert abwärts zählt, daß in einer Regelschaltung eine Einrichtung vorgesehen ist, die den Endwert nach dem Eintreffen eines Datenimpulses um einen Bruchteil des Endv/ertes erhöht bzw. vermindert, wenn der Datenimpuls eintrifft, während der Zähler aufwärts bzw. abwärts zählt und der Inhalt des Zählers nicht größer ist als der halbe Endwert und daß eine erste bistabile Kippstufe vorhanden ist, die gesetzt bzw. rückgesetzt wird, wenn der Inhalt des Zählers kleiner bzw. größer ist als der halbe Endwert und die

VPA 9/210/3045 - 5 -

5098U/0952

an ihrem Ausgang die Rechteckschwingung abgibt.

Der Phasenregelkreis gemäß der Erfindung hat den Vorteil, daß er eine große Störsicherheit besitzt, da alle Impulse für die Regelung unwirksam sind, die eintreffen während der Inhalt des Zählers größer ist als der halbe Endwert und daß der Endwert nicht proportional zum Inhalt des Zählers beim Eintreffen eines Datenimpulses sondern um einen. Bruchteil des gespeicherten Endwertes verstellt wird. Weiterhin hat er den Vorteil, daß er mit geringem Aufwand ausschließlich aus handelsüblichen integrierten Digitalbausteinen aufgebaut werden kann.

Der* Endwert des Zählers wird mit geringem Aufwand und ohne Verwendung eines Rechenwerkes verändert, wenn die Einrichtung in. der Regelschaltung, die den Endwert erhöht oder vermindert einen Endwertzähler, in. dem der Endwert gespeichert wird, und einen Differenzzählei¹ enthält, wenn als Endwertzähler ein Auf-Ab-Zähler vorgesehen ist, wenn der Endwert durch eine Anzahl von Zählimpulsen erhöht bzw. vermindert wird, die an einem ersten Zähleingang bzw. einem zweiten Zähleingang des Endvertzahlers anliegen und wenn der Differenzzähler die Anzahl der Zählimpulse an einem der Zähleingänge des Endwertzählers abzählt.

Eine von der Größe des Endwertes unabhängige konstante Empfindlichkeit wird erreicht, wenn, die Anzahl der Zählimpulse an einem der Zähleingü.uge des Endwertzählers gleich einem Bruchteil, vorzugsweise 1/64 des Endwertes ist.

Ein Abzählen der Zählimpulse wird mit geringem Aufwand erreicht, wenn der Differenzzähler während jeder Rechteckschwingung auf einen Bruchteil, vorzugsweise 1/64 des Endwertes eingestellt wird und mit jedem Zählimpuls an einem der Zähleingänge des Endwertzählers bis zu einem Viert 0 abwärts gezählt wird.

VPA 9/210/3045 - 6 -

5098 U/0952 ^D ORIGINAL

Die Zählrichtung des Zählers wird vorteilhaft umgeschaltet, wenn.eine zweite bistabile Kippstufe vorgesehen ist, die gesetzt wird, wenn der Inhalt des Zählers gleich dem Endwert ist und die zurückgesetzt wird, wenn der Inhalt des Zählers gleich dem Anfangswert ist und die den Zähler so umschaltet, daß er abwärts bzw. aufwärts zählt, wenn sie gesetzt bzw. rückgesetzt ist.

Falls nur die Phase aber nicht die Frequenz der Rechteckschwingung verändert werden soll wenn ein Datenimpuls um einen geringen Betrag von seinem Soll-Eintreffzeitpunkt verschoben eintrifft, ist es vorteilhaft, daß der Endwert nur verstellt wird, wenn ein Datenimpuls außerhalb eines Erwartungsbereiches eintrifft. Der Erwartungsbereich wird mit geringem Aufwand dadurch erzeugt, daß ein Vergleicher vorgesehen ist, der den Inhalt des Zählers mit einem Bezugswert, vorzugsweise 1/32 des lindwertes vergleicht und der eine dritte bistabile Kippstufe setzt bzw. rücksetzt, wenn der Inhalt des Zählers kleiner bzw. größer wird als der Bezugswert.

Um den Regelvorgang zu beschleunigen und die Stabilität des Phasenregelkreises zu gev.'ährleisten ist es vorteilhaft, daß der Zähler auf seinen Anfangswert zurückgesetzt wird, wenn ein Datenimpuls im Erwartungsbereich eintrifft und/oder daß in der Regelschaltung Einrichtungen vorgesehen sind, die eine Veränderung des Endwertes durch einen Datenimpuls rückgängig machen, wenn der nächste Datenimpuls, der eintrifft, während der Inhalt des Zählers kleiner ist als der halbe Endwert, im Erwartungsbereich eintrifft.

Der Phasenregelkreis wird zum Einphasen besonders schnell auf die Frequenz und die Phase der Datenimpulse eingestellt, wenn der Endwertzähler während einer Synchronisationsfolge nach dem Eintreffen eines Synchronisationsimpulses mit der

VPA 9/210/3045 - 7 -

509814/0952 bad original

halben Zähltaktfrequenz hochgezählt wird, bis der nächste Synchronisationsimpuls eintrifft und wenn der Zähler mit diesem Synchronisationsimpuls auf den Anfangswert eingestellt wird.

Falls der Phasenregelkreis zur Wiedergewinnung von auf einem Magnetband mit Hilfe der Richtungstaktschrift gespeicherten Biiiärsignalen zur Trennung der von Bit- bzw. Hilfsflußwechseln erzeugten Bit- bzw. Hilfsimpulse eingesetzt werden, wird eine konstante Regelverstärkung dadurch erreicht, daß die Zähltaktfrequenz so gewählt wird, daß die Frequenz der Rechteckschwingung gleich der Frequenz der Bitimpulse ist und daß in der Regelschaltung ein UND-Glied vorgesehen ist, das die Datenimpulse mit der Rcchteckschwingung verknüpft und die Signale am Ausgang des UND-Glieds anstelle der Datenimpulse für die Regelung verwendet.

Im folgenden wird, der digitale Phasenregelkreis gemäß der Erfindung anhand eines in den Figuren 1 bis 6 dargestellten Ausführungsbeispiels näher erläutert. In den Figuren sind gleiche Teile und gleiche Signale mit gleichen Bezugszeichen versehen.
Es zeigen:

Fig. 1 ein Signalbild bei einer Aufzeichnung von Binärsinai en auf ein Magnetband,

Fig. 2 ein Blockschaltbild eines digitalen Phasenregelkreises,

Fig. 3 ein Signalbild eines digitalen Phasenregelkreises, Fig. 4 ein Schaltbild eines Frequenzteilers, Fig. 5 ein Schaltbild eines Lesefenstergenerators, Fig. 6 ein Schaltbild einer Regelschaltung.

Das in Fig. 1 dargestellte Signalbild zeigt eine Folge von auf einem Magnetband aufgezeichneten Binärsignalen BS. Den Binärsignalen BS ist bei einer Aufzeichnung mit Hilfe der

VPA 9/210/3045 - 8 -

509814/0952

Richtungstaktschrift ein Verlauf des Magnetflusses MF in Längsrichtung des Magnetbandes zugeordnet, der ebenfalls in Fig. 1 dargestellt ist. In Abszissenrichtung ist die Längeneinheit s aufgetragen. Man sieht, daß sich der Abstand der Flußwechsel auf dem Magnetband in Abhängigkeit von den aufgezeichneten Binärsignalen BS um den Faktor 2 ändert und daß zwischen zwei benachbarte Bitflußwechsel ein .Hilfsflußwechsel eingeschoben wird, wenn gleiche Binärsignale aufeinanderfolgen. Weiterhin sind in Fig. 1 Lesesignale LS dargestellt, wie sie beim Lesen eines in obengenannter Weise beschriebenen Magnetbands in einem Magnetkopf induziert v/erden. In Abszissenrichtung ist die Zeiteinheit t aufgetragen. Eine Digitalisierungsschaltung erzeugt zu den Zeitpunkten, an denen die Lesesignale LS Spitzen aufweisen, rechteckförmige Datenimpulse DI. Die Datenimpulse DI, die den Bitflußwechseln zugeordnet sind, und als Bitimpulse bezeichnet werden, sind in Fig. 1 durch breite Impulse dargestellt. Die Datenimpulse DI, die den Hilfsflußwecbseln zugeordnet sind und als Hilfsimpulse bezeichnet werden, sind in Fig. 1 durch schmale Impulse dargestellt.

Mit Hilfe des Lesefensters LF, das ebenfalls in Fig. 1 dargestellt ist, werden die Bitimpulse von den Hilfsimpulsen getrennt. Immer wenn ein Datenimpuls DI eintrifft, während das Lesefenster geöffnet (binär 1) ist, wird dieser als Bitimpuls erkannt und immer wenn ein Datenimpuls DI eintrifft, während das Lesefenster geschlossen (binär 0) ist, wird dieser als Hilfsimpuls erkannt. Wenn das Lesesignal LS während des Auftretens eines Bitimpulses positiv bzw. negativ ist, wird als gelesenes Binärsignal BL das Binärsignal 1 bzw. erkannt.

Die den aufgezeichneten Binärsignalen vor-und nachgeschalteten Synchronisationssignale bestehend beispielsweise aus einer festgelegten Anzahl von regelmäßig wechselnden Binärsignalen

VPA 9/210/3045 - 9 -

509814/0952

1 und O. Diese Synchronisationssignale erzeugen beim Lesen eine Folge von Synchronisationsimpulsen, die nur aus Bitimpulsen besteht und keine Hilfsimpulse enthält. In Fig. 1 können die ersten fünf Binärsignale der Folge von Binärsignalen BS als Synchronisationssignale aufgefaßt v/erden.

Das in Fig. 2dargestellte Blockschaltbild des digitalen Phasenregelkreises zeigt einen impulsgenerator IG, eine Regelschaltung RS, einen Frequenzteiler FT und einen Lesefenstergnerator LG.

Der Frequenzteiler FT stellt zusammen mit dem Lesefenstergenerator LG die Regelstrecke des Phasenregelkreises dar. Dem Frequenzteiler FT v/erden an einem ersten Eingang Zähltakt ZT zugeführt, die vom Impulsgenerator IG erzeugt werden. Der Frequenzteiler FT teilt die Frequenz der Zähltakte ZT nach einem veränderbaren Teilungsverhältnis. Er enthält einen Zähler, der mit Hilfe der Zähltakts ZT ständig von einem Anfsngswert 0 bis zu einem einstellbaren Endwert E hochgezählt wird. Nach Erreichen des Endwertes E wird der Zähler jeweils wieder bis zum Anfangswert 0 heruntergezählt. Der Endwert E wird an einem zweiten Eingang des Frequenzteilers FT angelegt. An einem dritten Eingang des Frequenzteilers FT wird ein Phasensignal PS zugeführt, das den Zähler zwangsweise auf 0 zurücksetzen kann. Am Ausgang des Frequenzteilers FT werden ein Signal ZR, das die Zählrichtung des Zählers angibt und der Zählerstand Z abgegeben, der als eine digital dargestellte Dreieckschwingung aufgefaßt werden kann. Die Frequenz dieser Dreieckschwingung kann mit Hilfe des Endwertes E verstellt v/erden und die Phase kann durch Rücksetzen des Zählers mit Hilfe des Phasensignals PS verändert v/erden.

Der Lesefenstergenerator LG erzeugt mit Hilfe des Zählerstands Z und des Endwertes E das Lesefenster LF. Er enthält einen Vergleicher, der den Zählerstand Z mit dem hal-

VPA 9/210/3045 - 10 -

509814/0952

ben Endwert vergleicht. Wenn der Zählerstand Z gleich dem halben Endwert ist und der Zähler abwärts bzw. aufwärts zählt, wird eine bistabile Kippstufe gesetzt bzw. rückgesetzt. Das Ausgangssignal der bistabilen Kippstufe stellt das Lesefenster LF dar. Es besitzt die gleiche Frequenz wie die Dreieckschwingung und seine Phase ist gegen die Umkehrpunkte der Dreieckschwingung um 90° verschoben.

Das Lesefenster LF vrird der Regelschaltung RS und einer nicht dargestellten Decoriierschaltung zugeführt, die mit Hilfe des Lesefensters LF aus den Datenimpulsen DI die aufgezeichneten Binärsignale BS wiedergewinnt. Die Regelschaltung RS erzeugt in Abhängigkeit von den Zeitpunkten,- an denen die Datenimpulse DI eintreffen, den Enüwert E und das Phasensignal PS. Mit Hilfe des Endwertes E und des Phasensignals PS werden die Phase und die Frequenz des Lesefensters so verändert, daß ein Bitirapuls möglichst in der Mitte eines geöffneten Lesefensters LF und ein Hilfsinpuls möglichst in der Hitte eines geschlossenen Lesefensters LF eintrifft.

Falls ein Bitimpuls eintrifft, während der Zähler aufwärts zählt, bedeutet das, daß die Frequenz der Dreieckschwingung zu groß ist. In diesem Fall erhöht die Regelschaltung RS den Endwert E und verursacht damit eine Verkleinerung der Frequenz der Dreieckschwingung. Entsprechend wird der Endwert E vermindert, wenn ein Bitimpuls eintrifft, während der Zähler abwärts zählt.

In'der Regelschaltung RS wird außerdem ein Erwartungsbereich EB für die Bitimpulse erzeugt. Der Erwartungsbereich EB dient dazu, den Regelvorgang zu beschleunigen, die Stabilität des Phasenre^elkreises zv. gewährleisten und den Phasenregelkreis unempfindlich gegen kleine Schwankungen der Bitimpulse um ihre Sollagen zu machen. Trifft ein Bitimpuls im Erwartungsbereich EB ein, so wird

VPA 9/210/3045 - 11 -

509814/0952

der Endwert E nicht verändert sondern nur das Phasensignal PS erzeugt. Zur Erhöhung der Stabilität wird außerdem eine vorangegangene Veränderung des Endwertes E rückgängig gemacht, wenn ein Bitiinpuls im Erwartungsbereich EB eintrifft.

Um zu verhindern, daß auch die in unregelmäßigen Abständen auftretenden Hilfsimpulse für die Regelung wirksam werden_} werden diese in der Regelschaltung RS mit Hilfe des Lesefensters LF ausgeblendet.

Die Fig. 3 zeigt einige Signale, die beim Betrieb des Phasenregelkreises nach Fig. 2 anfallen. In Abszissenrichtung sind die Einheiten der Zeit t und in Ordinatenrichtung sind die Amplituden der Signale dargestellt. Der Zählerstand Z ist durch eine Dreieckfunktion in analoger Form dargestellt. Weiterhin zeigt die Fig. 3 die Datenimpulse DI, die in der Digitalisierungsschaltung aus den Spitzen der Lesesignale LS erzeugt werden. Die Bitimpulse sind durch breite und die Hilfsimpulse durch schmale Rechteckimpulse dargestellt. Für die Darstellung wurde angenommen, daß zwischen den Zeitpunkten ti und t6 die Frequenz der Datenimpuls DI konstant und gleich der Nennfrequenz ist, daß zum Zeitpunkt t4 ein Phasensprung auftritt und daß zwischen den Zeitpunkten t6 und t7 die Frequenz ebenfalls konstant aber größer ist als die Nennfrequenz. Die Fig. 3 zeigt außerdem das Lesefenster LF und den Erwartungsbereich EB für die Bitimpulse. Weitere Einzelheiten der Fig. 3 werden zusammen mit den in den Figuren 4 bis 6 dargestellten Schaltbildern von Teilen des digitalen Phasenregelkreises beschrieben.

Das in Fig. 4 dargestellte Ausführungsbeispiel des Frequenzteilers FT enthält einen achtstelligen Dualzähler ZA, der aufwärts gezählt wird, wenn Zähltakte ZT an seinem Eingang U1 anliegen und der abwärts gezählt wird, wenn Zähltakte ZT an seinem Eingang D1 anliegen. Weiterhin enthält der Frequenz-

VPA 9/210/3045 - 12 -

509814/0952

teiler FT einen achtstelligen Vergleicher V1, der den Zählerstand Z am Ausgang des Zählers ZA mit dem Endwert E vergleicht, eine bistabile Kippstufe UD, die festlegt, ob der Zähler ZA aufwärts oder abwärts zählen soll und zwei NAND-Glieder N1 und N2. Dem Frequenzteiler FT werden die Zähltakte ZT zugeführt, deren Frequenz konstant und gleich der 256-fachen Nennfrequenz der Bitimpulse ist. Falls die bistabile Kippstufe UD gesetzt ist, werden die Zähltakte ZT über das NAND-Glied N1 dem Zähleingang U1 zugeführt und der Zähler ZA wird hochgezählt. Der Vergleicher vergleicht den Endwert E, der als Dualzahl am Frequenzteiler FT anliegt, mit dem Zählerstand Z. Bei Gleichheit gibt der Vergleicher V1 einen Impuls an die bistabile Kippstufe UD ab. Mit dem nächsten Zähltakt ZT wird die bistabile Kippstufe UD zurückgesetzt und die ZähltakteZT werden jetzt über das NAND-Glied N2 an den Zähleingang D1 durchgeschaltet und der Zähler ZA wird abwärts gezählt. Wenn der Zähler ZA den Anfangswert 0 erreicht, wird an seinem Ausgang B1 ein negativer Übertrag BO abgegeben, der die bistabile Kippstufe UD wieder setzt und der Zähler ZA wird wieder bis zum Endwert E aufwärts gezählt usw.

Bei dem in Fig. 3 in analoger Form als Dreieckschwingung dargestellten Zählerstand Z erkennt man, daß die Frequenz der Dreieckschwingung umgekehrt proportional der Höhe des Endwertes E ist. Die Phase der Dreieckschwingung wird mit Hilfe des Phasensignals PS am Rücksetzeingang R des Zählers ZA festgelegt, das den Zähler ZA auf den Anfangswert 0 setzt.

Der in Fig. 5 dargestellte Lesefenstergenerator LG enthält eine bistabile Kippstufe FE und einen Vergleicher V2, der den Zählerstand Z mit dem halben Endwert vergleicht. Da der Endwert E als Dualzahl vorliegt, kann der halbe Endwert ohne Schaltungsaufwand durch ein Verschieben um eine Dualstelle nach rechts erzeugt werden. Bei Gleichheit zwischen dem Zählerstand Z und dem halben Endwert gibt der Vergleicher V2

VPA 9/210/3045 - 13 -

5098U/0952

einen Impuls an zwei UND-Gatter A1 und A2 ab. Falls die Gleichheit eintritt, während der Zähler ZA abwärts zählt, gibt das Signal AB das UTiD-GIied A1 frei und der Impuls setzt mit dem nächsten Zähltakt ZT die bistabile Kippstufe FE. Falls die Gleichheit eintritt, während der Zähler ZA aufwärts zählt, gibt das Signal AUF das UND-Glied A2 frei und der Impuls setzt mit dem nächsten Zähltakt ZT die bistabile Kippstufe FE zurück. Die Signale AUF und AB entsprechen dem Signal ZR für die Zählrichtung in Fig. 2. Am Ausgang der bistabilen Kippstufe FE ward das Lesefenster LF abgegeben. In Fig. 3 ist als strichpunktierte Linie der hs.lba Endwert eingezeichnet. Wie man sieht, ist das Lesefenster binär 1, solange der Zählerstand Z kleiner ist als der halbe Endwert und binär 0, solange der Zählerstand Z gröi'3er ist als der halbe Endwert.

Das in Fir·. 6 dargestellte Ausführungsbeispiel der Regelschaltung RS enthält binäre Schaltelemente zur Erzeugung des Er-w'artimgsbereichs EB und zur Veränderung des Endwertes E und einen Endwortzähler EZ, in dem der Endwert E gespeichert wird.

Der Endvrertzähler EZ wird während der Folge von Synchronisationsiinpulsen auf die Frequenz der Synchronisations.impulse eingestellt. Die Frequenz der Synchronisationsinipulse kann gemessen v/erden, indem mit Hilfe des Endwertzählers EZ die Anzahl der Zähltakte ZT zwischen zwei Synchronisationnimpulsen abgezählt wird. Da der Zähler ZA im Frequenzteiler FT zwischen zwei Bitimpulsen aufwärts und abwärts gezählt wird, muß der Endwertzähler ET nur die halbe Anzahl der Zähltakte ZT speichern. In Fig. 3 wurde angenommen, daß zu den Zeitpunkten ti bis t4 Synchronisationsimpulse eintreffen. Zum Zeitpunkt ti wird : daher dem Endwertzähler EZ ein Einphastakt ET zugeführt, der aus den Zähltakten ZT durch Halbieren der Frequenz erzeugt wird.

VPA 9/210/3045 - 14 -

509814/0952

Über ein UND-Glied A3 der Regelschaltung RS wird der Einphastakt ET an den Zähleingang U2 des Endwertzählers EZ angelegt. Der Endwertzähler EZ ist ebenso wie der Zähler ZA ein achtstelliger Dualzähler, der aufwärts bzw. abwärts gezählt wird, wenn Impulse am Zähleingang U2 bzw. D2 anliegen. Der Endwertzähler EZ zählt solange hoch, bis zum Zeitpunkt t2 der nächste Synchronisationsimpuls'eintrifft. Gleichzeitig wird mit dem zum Zeitpunkt t2 eintreffenden Synchronisationsimpuls der Zähler ZA über den Rücksetzeingang R auf den Anfangswert 0 eingestellt. Die Zeitpunkte ti und t2 können zv/ei beliebige Zeitpunkte sein, an denen Synchronisationsiropulce eintreffen. Aus Gründen der Störsicherheit v/erden vorteilhaft zwei Synchronisationsimpulse in der Mitte der Folge von SynchronisationsiiDpulsen gewählt.

Da die Frequenz des Zähltaktes ZT gleich der 256-fachen Nennfrequens der Bitimpulse ist, wird der Endwertzähler EZ durch die Einphastakte ET bis zum Endv/ert 128 hochgezählt.

Nach dem Zeitpunkt t2 wird der Zähler ZA ebenfalls hochgezählt. \Ienn sein Zählerstand Z gleich dem halben Endwert vy· = 64 ist, wird die bistabile Kippstufe FE im Lesefenstergenerator LG zurückgesetzt und das Lesefenster LF nimmt den Binärwert 0 an. Der Zähler ZA zählt bin zum Endwert E = 128 hoch und anschließend wieder abwärts. Wenn der Zählerstand Z beim Abwärtszählen wieder gleich dem halben Endwert w = 64 ist, wird die bistabile Kippstufe FE wieder gesetzt und das Lesefenster LF nimmt den Binärwert 1 an.

Wenn dar nächste Synchronisationsimpuls zum Zeitpunkt t3 eintrifft, wenn dc-r Zählerstand Z = O ist, trifft er innerhalb des Erwartungsbereichs EB ein und über ein NAND-Glied N3 wird das Phasensignal PS an den Zähler ZA abgegeben. Da der Zähler ZA bereits den Zählex-stand Z=O hat, bleibt das Phasensignal PS ohne Einfluß

VPA 9/210/3045 - 15 -

S0981 4/0952

Zur Erzeugung des Endwertbereichs EB enthält die Regelschaltung einen Vergleicher V3, eine bistabile Kippstufe F5 und zwei UND-Gatter A5 und A6. Die Erzeugung des Endwertbereichs EB erfolgt in ähnlicher Weise wie die des Lesefensters LF. Anstelle des halben Endwerts wird dem Vergleicher VJ jedoch 1/32 des Endwerts E zugeführt. Der Endwert E wird zu diesem Zweck dem Vergleicher V3 um fünf Dualstellen nach rechts verschoben zugeführt. Der Erwartungsbereich EB ist binär 1 bzw. wenn der Zähler ZA kleiner bzw. größer ist als 1/32 des Endwerts. Wenn der Zähler ZA den Anfangswert 0 erreicht hat, spei chert der negative Übertrag BO in den Differenzzähler DZ, der ebenfalls ein Dualzähler ist, 1/64 des Endwerts ein.

Wenn der Zählerstand Z wieder gleich 1/32 des Endwerts ist, wird der Erwartungsbereich. EB binär 0 und wenn er wieder gleich dem halben Endwert w ist, wird das Lesefenster LF ebenfalls binär 0. Der Zähler ZA zählt bis zum Endwert E hoch und wieder bis zum Anfangswert 0 herunter usw.

Zum Zeitpunkt t4 wird angenommen, daß ein Bitimpuls infolge einer Phasenverschiebung so früh eintrifft, daß er zwar innerhalb des geöffneten Lesefensters LF, aber vor dem Erwartungsbereich EB eintrifft. Über ein UND-Glied A7 setzt der Bitimpuls eine bistabile Kippstufe F2 und eine bistabile Kippstufe F3. Die bistabile Kippstufe F3 gibt an, daß der Endwert E vermindert werden muß, da der Bitimpuls eintraf, während der Zähler TA abv/ärts zählte und die bistabile Kippstufe F2 speichert, daß der Bitimpuls nicht im Erwartungsbereiche EB eintraf. Nach dem Setzen der bistabilen Kippstufe F2 wird eine weitere bistabile Kippstufe F4 gesetzt, die bis zum Eint ■ .ffen des nächsten Bitimpulses speichert, daß der Endwertzäliler EZ vorher abwärts gezählt wurde.

Wenn der Zähler ZA wieder den Zählerstand Z=O erreicht hat, wird wieder 1/64 des Endwerts E in den Differenzzähler DZ ein-

VPA 9/210/3045 - 16 -

5098U/0 9S2

geschrieben. Nachdem der Zählerstand Z wieder größer ist als der halbe Endwert und das Lesefenster LF den Binärwert O einnimmt, v/erden über.ein UTJD-GIied A8 und ein NAND-Glied N4 Zähltakte ZT an den Zähleingang D2 des Endwertzählers DZ durchgeschaltet und der Endwertzähler EZ abwärts gezählt. Gleichzeitig werden auch über ein UND-Glied A9 an den Zähleingang D3 des Differenzzählers DZ Zähltakte abgegeben und dieser ebenfalls abwärts gezählt. Wenn der Inhalt des Differenzzählers O ist, entsteht am Ausgang B3 des Differenzzählers DZ ein negativer Übertrag, der die bistabile Kippstufe F3 wieder zurücksetzt und damit das Abwärtszählen des Differenzzählers DZ und des Endwertzählers EZ beendet.

Da der Inhalt des Differenzzählers DZ 1/64 des Endwerts E war, kann der Endwertzähler EZ um höchstens 1/64 seines Inhalts verkleinert werden. Es ist dabei ohne Bedeutung, bei welchem Zählerstand Z des Zählers ZA zwischen dem halben Endwert und 1/32 des Endwerts E der Bitimpuls eintraf. In der Darstellung der Fig. 3 \<mrde der Endwert E um zwei Zähleinheiten verringert.

Z v/i sehen den Bitiiripulsen zu den Zeitpunkten t4 und t5 trifft ein Hilfsimpuls ein. Um zu verhindern, daß dieser Hilfsimpuls für die Regelung wirksam wird, wird er in einem UND-Glied A4 von dem Lesefenster LF ausgesperrt.

Da sich die Frequenz der Bitimpulse nicht verändert hat, trifft der nächste Bitimpuls zu seinem Soll-Zeitpunkt t5 ein. Er trifft zwar innerhalb des Erv/artngsbereichs EB ein, jedoch nicht beim Zählerstand Z=O, da mit dem vorhergehenden Bitimpuls der Endwert E verkleinert wurde. Über das NAND-Glied N3 wird wieder das Phasensignal PS abgegeben, das den Zähler ZA auf 0 zurücksetzt. -Außerdem wird über ein NAND-Glied N5 eine bistabile Kippstufe F1 gesetzt und über ein UND-Glied A10 die bistabile Kippstufe F2 wieder zurückge-

VPA 9/210/3045 - 17 -

5098U/0952

setzt. Die bistabile Kippstufe F1 schaltet über ein NAND-Glied N6 und das UND-Glied A3 Zähltakte ZT an den Eingang U2 des Endwertzählers EZ durch, der damit aufwärts gezählt wird» Auf diese Weise wird die Verstellung des Endvrertzählers EZ infolge des Phasensprungs zum Zeitpunktt4 wieder rückgängig gemacht.

Zwischen den Zeitpunkten t6 und t7 der Fig. 3 wurde angenommen, daß die Frequenz der Bitimpulse konstant und größer ist als die Nennfrequenz. Der Endwert E muß folglich mit jedem Bitimpuls verkleinert werden, um die Frequenz des Lesefensters LF an die Frequenz der Bitimpulse anzupassen. Der Endwert E wird zu diesem Zweck mit jedem Bitimpuls auf die gleiche Weise verkleinert, wie beim Phasensprung zum Zeitpunkt t4.

Ganz entsprechend wird der Endvjert E erhöht, wenn, die Frequenz der Bitimpulse kleiner wird als die Nennfrequenz. In diesem Fall wird der Endwert E dadurch erhöht, daß anstelle der bistabilen Kippstufe F3 die bistabile Kippstufe FI gesetzt wird, die bistabile Kippstufe F4 zurückgesetzt wird und die Zähltakte ZT über das NAND-Glied N6 und das UND-Glied A3 an den Zähleingang U2 des Endwertzählers EZ angelegt werden.

12 Patentansprüche
6 Figuren

VPA 9/210/3045 - 18 -

509814/0952

Claims

Pat e η t a η s ρ r ü c he

Digitaler Phasenregelkreis zur Erzeugung einer Rechteckschwingung, bei dem zur Synchronisation der Rechteckschwingung mit Hilfe von Datenimpulsen ein Zähler vorgesehen ist, der mit Hilfe eines Zähltaktes konstanter Frequenz von einem konstanten Anfangswert bis zu einem einstellbaren Endwert hochgezählt wird, bei dem der Endwert die Frequenz der Recht-eckschwingung bestimmt und bei dem der Endwert in Abhängigkeit vom Inhalt des Zäh3.ers beim Eintreffen eines Dateniinpulses verstellt wird, dadurch gekennzeichnet, daß als Zähler (ZA) ein Auf-Ab--Zähler verwendet wirdj der nach Erreichen des Endwertes (E) bis zum Anfangswert abwärts gezählt wird, daß in einer Regeil schaltung (RS) eine Einrichtung vorgesehen ist, die den Endwert (E) nach dem Eintreffen eines Dateniinpulses (Dl) um einen Bruchteil des Endwerts (E) erhöht bzw. vermindert, wenn der Datenimpuls (Dl) eintrifft, während der Zähler (ZA) aufwärts bzw. abwärts zählt und der Inhalt (Z) des Zählers (ZA) nicht größer ist als der halbe Endwert und daß eine erste bistabile Kippstufe (FE) vorhanden ist, die gesetzt bzw. rückgesetzt wird, wenn der Inhalt (Z) des Zählers (ZA) kleiner bzw. größer wird als der halbe Endwert und die an ihrem Ausgang die Rechteckschwingung (LF) abgibt.

Digitaler Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung in der Regelschaltung (RS), die den Er±v'\/ert (E) erhöht bzw. vermindert, einen Endwertzähler (EZ), in dem der Endwert (E) gespeichert wird und einen Differenzzähler (DZ) enthält, daß als Endwertzähler (EZ) ein Auf-Ab-Zahler vorgesehen ist, daß der Endwert (E) durch eine Anzahl von Zählimpulsen erhöht bzw. vermindert wird, die an einem ersten Zähleingang (U2) bzw. einem zweiten Zähleingang (D2) des End-

VPA 9/210/3045 - 19 -

509814/0952

wertzählers (EZ) anliegen und daß der Differenzzähler (DZ) die Anzahl der Zählimpulse an einem der Zähleingänge (U2, D2) des Endwertzählers (EZ) abzählt.

3· Digitaler Phasenregelkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Anzahl der Zählimpulse an einem der Zähleingänge (U2, D2) des Endwertzähler (EZ) gleich einem Bruchteil, vorzugsweise 1/64 des Endwertes (E) ißt.

4. Digitaler Phasenregelkreis nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß der Differenzzähler (DZ) während jeder Rechteckschwingung (LF) auf einen Bruchteil, vorzugsweise 1/64 des Endwertes (E) eingestellt wird und mit jedem Zählimpuls an einem der Zähleingänge (U2, D2) des Endwert Zählers (EZ) bis zum Viert 0 heruntergezählt wird.

5- Digitaler Phasenregelkreis nach Anspruch 1, dadurch gekennze i cn η et, daß eine zweite bistabile Kippstufe (UD) vorgesehen ist, die gesetzt wird, wenn der Inhalt (Z) des Zählers (ZA) gleich dem Endwert (E) ist, und die zurückgesetzt w^r±vd, wenn der Inhalt (Z) des Zählers (ZA) gleich dem Anfangswert ist und die den Zähler (ZA) so umschaltet, daß er abwärts bzw. aufwärts zählt, wenn sie gesetzt bzw. rückgesetzt ist.

6. Digitaler Phasenregelkreis nach einem der vorhergehenden Ansprüche ,dadurch gekennzeichnet, daß der Endwert (E) verstellt wird, wenn ein Datenimpuls (DI) außerhalb eines Erwartungsbereichs (EB) eintrifft.

7· Digitaler Phasenregelkreis nach Anspruch 6, dadurch gekennzeichnet, daß zur Erzeugung des Erwar-

VPA 9/210/3045 - 20 -

509814/0952

tungsbereiches (EB) ein Vergleicher (V2) vorgesehen ist, der den Inhalt (Z) des Zählers (ZA) mit einem Bezugswert, vorzugsweise 1/32 des Endwertes (E) vergleicht und der eine dritte bistabile Kippstufe (F5) setzt bzw. rücksetzt, wenn der Inhalt des Zählers kleiner bzw. größer wird als der Be zug sv/er t.

8. Digitaler Phasenregelkreis nach den Ansprüchen 6 oder 7, dadurch gekennzeichnet, daß der Zähler (ZA) auf seinen Anfangswert zurückgesetzt wird, wenn ein Datenimpuls (DI) im Erwartungsbereich (EB) eintrifft.

9. Digitaler Phasenregelkreis nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß in der Regelschaltung (RS) eine v/eitere Einrichtung vorgesehen ist, die eine Veränderung des Endwertes (E) durch einen Datenimpuls (DI) rückgängig macht, wenn der nächste Datenimpuls (DI), der eintrifft, während der Inhalt (Z) des Zählers (ZA) kleiner ist als der halbe Endwert (E) im Erwartungsbereich (EB) eintrifft.

10. Digitaler Phasenregelkreis nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß der Endwertzähler (EZ) während einer Synchronisationsfolge nach dem Eintreffen eines Synchronisationsimpulses mit der halben Zähltaktfrequenz hochgezählt wird, bis der nächste Synchronisationsimpuls eintrifft und daß der Zähler (ZA) mit diesem Synchronisationsimpuls auf den Anfangswert eingestellt wird.

11. Anwendung des Phasenregelkreises nach einem der vorhergehenden Ansprüche in einem Magnetbandspeicher, bei dem Binärsignale mit Hilfe der Richtungstaktschrift aufgezeichnet werden und bei dem beim Lesen eines Magnetbandes die von Bit- bzw.

VPA 9/210/3045 -■ 21 -

5098U/0952

Hilfsflußwechseln erzeugten Bit- bzw. Hilfsimpulse voneinander getrennt werden, dadurch gekennzeichnet, daß die Frequenz der Zähltakte (ZT) so gewählt wird, daß bei einem vorgegebenen Endwert (E) die Frequenz der Recht eck schwingung (LF) gleich der Frequenz der. Bitinipulse ist.

12. Anwendung des Phasenregelkreises nach Anspruch 11, dadurch gekennzeichnet, daß in der Regelschaltung (RS) ein MD-Glied (A4) vorgesehen ist, das die Datenimpulse (Dl) mit der R.echteckschwingung (LF) verknüpft und daß die Signale am Ausgang des UND-Gliedes (A4) anstelle der Datenimpulse (DI) für die Regelung verwendet werden.

VPA 9/210/3045

509 814/0952