DE19940759A1

DE19940759A1 - Schaltungsanordnung und Verfahren zu deren Herstellung

Info

Publication number: DE19940759A1
Application number: DE1999140759
Authority: DE
Inventors: Holger Huebner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-08-27
Filing date: 1999-08-27
Publication date: 2001-03-22
Anticipated expiration: 2019-08-28
Also published as: WO2001016996A2; DE19940759B4; WO2001016996A3

Abstract

Die Schaltungsanordnung weist mindestens ein Hauptsubstrat (HA) auf, das zwischen einem ersten Schutzsubstrat (S1) und einem zweiten Schutzsubstrat (S2) angeordnet ist. Das Hauptsubstrat (HA) weist mindestens ein Halbleiterbauelement (H) auf. Auf Oberflächen der beiden Schutzsubstrate (S1, S2) sind jeweils eine Metallschicht (M1, M2) angeordnet, die die Abstrahlung elektromagnetischer Felder der Schaltungsanordnung nach außen verhindern.

Description

Die Erfindung betrifft eine Schaltungsanordnung, die minde stens ein in einem Substrat angeordnetes Halbleiterbauelement umfaßt.

Eine solche Schaltungsanordnung und ein Verfahren zu deren Herstellung sind zum Beispiel in US 5902118 beschrieben. Die Schaltungsanordnung ist dreidimensional und wird erzeugt, in dem zwei Substrate, die im Bereich ihrer aufeinandertreffen den Grenzflächen Bauelemente aufweisen, aufeinander gestapelt und fest miteinander verbunden werden. Eines der Substrate kann anschließend von der Rückseite her gedünnt und mit Rück seitenkontakten versehen werden, wobei das andere Substrat als stabilisierende Trägerplatte wirkt. Ein erstes der beiden Substrate kann eine Halbleiterscheibe sein während ein zwei tes der beiden Substrate ein vereinzeltes Bauelement sein kann. In diesem Fall kann aufgrund der größeren Oberfläche des ersten Substrats eine zwischen den Bauelementen der zwei Substrate angeordnete Metallisierungsebene seitlich unter dem zweiten Substrat herausgeführt werden und von der dem zweiten Substrat zugewandten Oberfläche des ersten Substrat her kon taktiert werden. Die mechanische Verbindung zwischen den Sub straten kann über Metallflächen realisiert werden, auf die Lotmetall aufgebracht wird. Durch Erhitzen werden die Metall flächen der Substrate miteinander verlötet. Bei der Verbin dung aufeinandertreffende Kontakte, die in den Substraten an geordnet sind, können dabei ebenfalls miteinander verlötet werden. Das Metall der Metallflächen und das Lotmetall können beim Löten eine Legierung bilden, deren Schmelzpunkt höher ist als der Schmelzpunkt des Lotmetalls. Damit kann ein Auf lösen der festen Verbindung bei weiteren Prozeßschritte ver mieden werden. Für die Metallflächen kann Wolfram oder Nickel und für das Lotmetall Gallium oder Indium verwendet werden.

Eine solche Schaltungsanordnung wird beispielsweise in einer Chipkarte eingesetzt. Ein wesentliches Qualitätskriterium ei ner Chipkarte ist ihr Schutz vor Mißbrauch. Vor allem bei Chipkarten im Bank- und Kommunikationsbereich ist der Schutz vor "Reverse Engineering" außerordentlich wichtig. Es soll verhindert werden, daß Unberechtigte die interne Verschlüsse lung der auf der Chipkarte gespeicherten Information dekodie ren können. Reverse Engineering kann erfolgen, indem mit Prüfspitzen auf die Metallisierung des Chips aufgesetzt wird. Eine andere Möglichkeit besteht darin, mit Hilfe optischer Einblicke durch ein Mikroskop mit Infrarotbeleuchtung den Aufbau der Schaltungsanordnung zu bestimmen. Eine weitere Möglichkeit besteht darin, elektromagnetische Signale der Schaltungsanordnung induktiv oder kapazitiv aufzunehmen, um deren Funktion zu entschlüsseln.

Der Erfindung liegt daher das Problem zugrunde, eine Schal tungsanordnung anzugeben, die einen großen Schutz vor Reverse Engineering bietet. Ferner soll ein Verfahren zur Herstellung einer solchen Schaltungsanordnung angegeben werden.

Das Problem wird gelöst durch eine Schaltungsanordnung mit mindestens einem Hauptsubstrat und mindestens einem Halblei terbauelement, das im Bereich einer ersten Oberfläche des Hauptsubstrats angeordnet ist. Für die Schaltungsanordnung ist ferner ein erstes Schutzsubstrat vorgesehen, das eine Oberfläche aufweist, über der eine erste Metallschicht ange ordnet ist. Es ist ein zweites Schutzsubstrat vorgesehen, das eine Oberfläche aufweist, über der eine zweite Metallschicht angeordnet ist. Das Hauptsubstrat ist derart zwischen den zwei Schutzsubstraten angeordnet, daß die Oberfläche des er sten Schutzsubstrats und die Oberfläche des zweiten Schutz substrats im wesentlichen parallel zur ersten Oberfläche des Hauptsubstrats liegen. Die erste Metallschicht und die zweite Metallschicht sind dabei so ausgestaltet, daß sie die Ab strahlung elektromagnetischer Felder der Schaltungsanordnung nach außen verhindern.

Das Problem wird ferner gelöst durch ein Verfahren zur Her stellung einer Schaltungsanordnung, bei dem im Bereich einer ersten Oberfläche mindestens eines Hauptsubstrats mindestens ein Halbleiterbauelement erzeugt wird. Über einer Oberfläche eines ersten Schutzsubstrats wird eine erste Metallschicht erzeugt. Über einer Oberfläche eines zweiten Schutzsubstrats wird eine zweite Metallschicht erzeugt. Mindestens aus dem Hauptsubstrat, dem ersten Schutzsubstrat und dem zweiten Schutzsubstrat wird ein Stapel derart gebildet, daß die Ober fläche des ersten Schutzsubstrats und die Oberfläche des zweiten Schutzsubstrats im wesentlichen parallel zur ersten Oberfläche des Hauptsubstrats liegen. Die erste Metallschicht und die zweite Metallschicht werden so erzeugt, daß sie die Abstrahlung elektromagnetischer Felder der Schaltungsanord nung nach außen verhindern.

Es sind also insbesondere keine Halbleiterbauelemente der Schaltungsanordnung zwischen der ersten Metallschicht und dem ersten Schutzsubstrat oder zwischen der zweiten Metallschicht und dem zweiten Schutzsubstrat angeordnet. Es sind auch keine Halbleiterbauelemente in den beiden Schutzsubstraten angeord net.

Sämtliche Halbleiterbauelemente der Schaltungsanordnung sind zwischen der ersten Metallschicht und der zweiten Metall schicht angeordnet. Die beiden Metallschichten schirmen durch die Schaltungsanordnung erzeugte elektromagnetische Felder nach außen hin ab, so daß Reverse Engineering durch induktive oder kapazitive Aufnahme der elektromagnetischen Felder nicht möglich ist. Ferner verhindern die Metallschichten einen op tischen Einblick auf die Halbleiterbauelemente, da die Me tallschichten für sichtbares Licht und für Infrarotstrahlung nicht durchlässig sind.

Vorzugsweise ist das Hauptsubstrat derart zwischen den zwei Schutzsubstraten angeordnet, daß die Oberfläche des ersten Schutzsubstrats und die Oberfläche des zweiten Schutzsub strats dem Hauptsubstrat zugewandt sind. Die Metallschichten werden dadurch durch die beiden Schutzsubstrate geschützt.

Zur Reduktion des Prozeßaufwands bei der Herstellung der Schaltungsanordnung sind die Metallschichten vorzugsweise durchgehend, das heißt, daß sie keine Aussparungen aufweisen. Solche Metallschichten können durch zum Beispiel Sputtern von Metall erzeugt werden.

Die beiden Schutzsubstrate verhindern einen mechanischen Zu griff auf die Halbleiterbauelemente, so daß Reverse Engi neering mit Hilfe von Prüfspitzen verhindert wird. Eine Tren nung der Schutzsubstrate vom Hauptsubstrat hätte die Zerstö rung der Halbleiterbauelemente zur Folge.

Ein Durchbohren der Schutzsubstrate mit der Prüfspitze hätte die Aufsplitterung der Schutzsubstrate zur Folge. Da die Schutzsubstrate fest mit dem Hauptsubstrat verbunden sind, würden folglich die Halbleiterbauelemente zerstört werden. Dazu sind die Schutzsubstrate vorzugsweise zwischen 10 µm und 1000 µm dick und bestehen aus einem spröden Material, wie z. B. Silizium, GaAs, Glas oder Keramik. Die Schutzsubstrate können auch aus einem metallischen Material bestehen.

Die Schaltungsanordnung kann mehrere miteinander verbundene Halbleiterbauelemente aufweisen. Die Verbindung der Halblei terbauelemente kann über eine Metallisierungsebene erfolgen, die zur Verhinderung von Reverse Engineering ebenfalls zwi schen den beiden Metallschichten angeordnet ist. Sind bei spielsweise das Hauptsubstrat und das erste Schutzsubstrat so miteinander verbunden, daß die Oberfläche des ersten Schutz substrats und die erste Oberfläche des Hauptsubstrats einan der zugewandt sind, so ist die Metallisierungsebene zwischen der ersten Metallschicht und dem Hauptsubstrat angeordnet. Die Metallisierungsebene wird durch eine erste isolierende Schicht von der ersten Metallschicht getrennt. Sind dagegen das Hauptsubstrat und das zweite Schutzsubstrat so miteinan der verbunden, daß die Oberfläche des zweiten Schutzsubstrats und die erste Oberfläche des Hauptsubstrats einander zuge wandt sind, so ist die Metallisierungsebene zwischen der zweiten Metallschicht und dem Hauptsubstrat angeordnet.

Eine solche Schaltungsanordnung läßt sich besonders schnell herstellen, wenn vor der Verbindung des Hauptsubstrats mit dem ersten Schutzsubstrat die Metallisierungsebene über dem ersten Schutzsubstrat erzeugt wird. In diesem Fall können die Metallisierungsebene und die Halbleiterbauelemente gleichzei tig hergestellt werden, da sie verschiedenen Substraten zuge ordnet sind. Dazu wird auf der ersten Metallschicht die erste isolierende Schicht aufgebracht. Auf der ersten isolierenden Schicht wird die Metallisierungsebene erzeugt. Anschließend werden das Hauptsubstrat und das erste Schutzsubstrat derart miteinander verbunden, daß die Metallisierungsebene die Halb leiterbauelemente miteinander verbindet. Um bekannte Prozeß schritte anwenden zu können, ist es in diesem Fall besonders vorteilhaft, wenn das erste Schutzsubstrat aus Silizium be steht.

Alternativ werden zunächst die Halbleiterbauelemente erzeugt und danach die Metallisierungsebene. Anschließend werden das Hauptsubstrat und das erste Schutzsubstrat miteinander ver bunden.

Es liegt im Rahmen der Erfindung, mehr als eine Metallisie rungsebene vorzusehen. Da die Schutzsubstrate keine Halblei terbauelemente umfassen, können sie aus einem billigen Mate rial bestehen. Auf diese Weise kann die Schaltungsanordnung besonders billig hergestellt werden. Das Hauptsubstrat, das die Halbleiterbauelemente umfaßt, kann dagegen aus einem hochwertigen Material bestehen. Beispielsweise enthalten das Hauptsubstrat, das erste Schutzsubstrat und das zweite Schutzsubstrat monokristallines Silizium. Das monokristalline Silizium des Hauptsubstrats enthält jedoch weniger Defekte als das monokristalline Silizium des ersten Schutzsubstrats und des zweiten Schutzsubstrats.

Zur Erhöhung der Packungsdichte der Schaltungsanordnung ist es vorteilhaft, wenn das Hauptsubstrat besonders dünn ist. Beispielsweise ist das Hauptsubstrat zwischen 5 µm und 100 µm dick.

Zur Herstellung einer solchen Schaltungsanordnung kann das Hauptsubstrat zunächst dicker sein. Beispielsweise weist sie, wie die Schutzsubstrate, eine Dicke zwischen 500 µm und 800 µm auf. Nach Erzeugung der Halbleiterbauelemente wird das Hauptsubstrat von einer zweiten, der ersten Oberfläche gegen überliegenden Oberfläche des Hauptsubstrats her gedünnt.

Um das riskante Entfernen eines Trägers, der beim Dünnen er forderlich ist, zu vermeiden, ist es vorteilhaft, das erste Schutzsubstrat oder das zweite Schutzsubstrat als das Träger substrat zu verwenden. Dadurch wird auch der Herstellungspro zeß beschleunigt, da das aufwendige Entfernen des Trägersub strats nach dem Dünnen entfällt.

Im folgenden wird eine weitere vorteilhafte Ausgestaltung der Schaltungsanordnung beschrieben: Das zweite Schutzsubstrat und das Hauptsubstrat sind so miteinander verbunden, daß die Oberfläche des zweiten Schutzsubstrats und die zweite Ober fläche des Hauptsubstrats einander zugewandt sind. Im Hauptsubstrat ist ein Rückseitenkontakt zum Halbleiterbauele ment vorgesehen, der bis zur zweiten Oberfläche des Hauptsub strats reicht. Die Oberfläche des zweiten Schutzsubstrats ist größer als die zweite Oberfläche des Hauptsubstrats. Auf der zweiten Metallschicht ist eine zweite isolierende Schicht an geordnet. Auf der zweiten isolierenden Schicht sind eine Kon taktstruktur, die vom Hauptsubstrat nicht bedeckt ist, und eine damit verbundene Leiterbahn angeordnet. Die Leiterbahn ist mit dem Rückseitenkontakt verbunden, indem beispielsweise die Leiterbahn an den Rückseitenkontakt angrenzt. Durch die Leiterbahn wird der Rückseitenkontakt seitlich unter dem Hauptsubstrat herausgeführt und kann folglich von außen kon taktiert werden, ohne daß die Schutzsubstrate ein Hindernis darstellen. Die zweite isolierende Schicht trennt die Leiter bahn von der zweiten Metallschicht.

Bei einer solchen Schaltungsanordnung kann an teuerem Materi al gespart werden, da das Hauptsubstrat kleiner als das zwei te Schutzsubstrat ist. Der Platzbedarf der Kontaktstruktur geht nicht zu Lasten des teueren Hauptsubstrats, da die Kon taktstruktur auf dem billigen Schutzsubstrat angeordnet ist und vom Hauptsubstrat nicht bedeckt wird.

Zur Erzeugung einer solchen Schaltungsanordnung wird nach dem Dünnen des Hauptsubstrats von der zweiten Oberfläche des Hauptsubstrats her ein Kontaktloch zum Halbleiterbauelement geöffnet und mit dem Rückseitenkontakt gefüllt. Auf der zwei ten Metallschicht wird die zweite isolierende Schicht aufge bracht. Auf der zweiten isolierenden Schicht werden die Kon taktstruktur und die damit verbundene Leiterbahn erzeugt. Das Hauptsubstrat und das zweite Schutzsubstrat werden anschlie ßend so miteinander verbunden, daß die Leiterbahn auf den Rückseitenkontakt trifft und die Kontaktstruktur vom Hauptsubstrat nicht bedeckt wird.

Die Schaltungsanordnung kann auch eine dreidimensionale Schaltungsanordnung sein. In diesem Fall ist mindestens ein weiteres Hauptsubstrat vorgesehen, das entsprechend dem Hauptsubstrat ausgestaltet ist. Das weitere Hauptsubstrat weist folglich auch mindestens ein Halbleiterbauelement auf. Die Hauptsubstrate, das erste Schutzsubstrat und das zweite Schutzsubstrat sind stapelförmig derart übereinander angeord net, daß die Hauptsubstrate zwischen dem ersten Schutzsub strat und dem zweiten Schutzsubstrat angeordnet sind. Dadurch schützen die Metallschichten der Schutzsubstrate sämtliche Halbleiterbauelemente der Schaltungsanordnung. Kontakte und Rückseitenkontakte verbinden die Halbleiterbauelemente der Hauptsubstrate miteinander.

Durch das Übereinanderanordnen der Halbleiterbauelemente in den verschiedenen Hauptsubstraten kann eine besonders hohe Packungsdichte der Schaltungsanordnung erzielt werden. Ferner können die Halbleiterbauelemente mit verschiedenen Technolo gien hergestellt werden. Die Hauptsubstrate können unter schiedliches Material enthalten.

Die Kontakte bzw. die Rückseitenkontakte können beim Zusam menfügen der Hauptsubstrate aufeinander treffen und dadurch die Verbindung der Halbleiterbauelemente der verschiedenen Hauptsubstrate realisieren. Alternativ sind Leiterbahnen vor gesehen, die die Kontakte bzw. die Rückseitenkontakte mitein ander verbinden. Kontakte kontaktieren die Halbleiterbauele mente von den ersten Oberflächen der Hauptsubstrate her, wäh rend die Rückseitenkontakte innerhalb der Hauptsubstrate an geordnet sind und die Halbleiterbauelemente von den zweiten Oberflächen der Hauptsubstrate her kontaktieren.

Zur Herstellung einer solchen dreidimensionalen Schaltungsan ordnung werden die Hauptsubstrate nach Erzeugung der Halblei terbauelemente in den Bereichen ihrer ersten Oberflächen von den zweiten Oberflächen her gedünnt, wobei jeweils ein noch nicht gedünntes Hauptsubstrat, das erste Schutzsubstrat oder das zweite Schutzsubstrat als Trägersubstrat wirkt.

Beispielsweise wird ein erstes Hauptsubstrat mit einem zwei ten Hauptsubstrat derart verbunden, daß die erste Oberfläche des ersten Hauptsubstrats und die erste Oberfläche des zwei ten Hauptsubstrats einander zugewandt sind. Mit Hilfe des zweiten Hauptsubstrats als Träger wird das erste Hauptsub strat gedünnt. Das erste Hauptsubstrat wird anschließend mit Rückseitenkontakten versehen. Die miteinander verbundenen Hauptsubstrate können anschließend mit einem dritten Hauptsubstrat derart verbunden werden, daß die erste Oberflä che des dritten Hauptsubstrats und die zweite Oberfläche des ersten Hauptsubstrats einander zugewandt sind. Nun kann ent weder das zweite Hauptsubstrat mit Hilfe des dritten Hauptsubstrats als Trägersubstrat oder das dritte Hauptsub strat mit Hilfe des ersten Hauptsubstrats als Trägersubstrat gedünnt und mit Rückseitenkontakten versehen werden. Auf die se Weise lassen sich beliebig viele Hauptsubstrate übereinan der stapeln. Zuletzt wird der Stapel aus Hauptsubstraten, von denen ein Hauptsubstrat nicht gedünnt ist, mit dem ersten Schutzsubstrat oder mit dem zweiten Schutzsubstrat verbinden. Mit Hilfe des betreffenden Schutzsubstrats als Trägersubstrat wird das noch nicht gedünnte Hauptsubstrat gedünnt. Anschlie ßend wird das noch fehlende Schutzsubstrat angebracht, so daß die Hauptsubstrate zwischen den beiden Schutzsubstraten ange ordnet sind.

Eine andere Alternative besteht darin, zunächst ein erstes Hauptsubstrat mit einem der Schutzsubstrate zu verbinden und mit Hilfe des Schutzsubstrats als Trägersubstrat zu dünnen und mit Rückseitenkontakten zu versehen. Anschließend kann ein zweites Hauptsubstrat mit dem gedünnten ersten Hauptsub strat derart verbunden werden, daß die erste Oberfläche des zweiten Hauptsubstrats dem ersten Hauptsubstrat zugewandt ist. Mit Hilfe des mit dem ersten Hauptsubstrat verbundenen Schutzsubstrats als Trägersubstrat wird nun das zweite Hauptsubstrat gedünnt und mit Rückseitenkontakten versehen. Auf diese Weise können beliebig viele Hauptsubstrate mitein ander verbunden werden. Zum Schluß wird das fehlende Schutz substrat noch angebracht.

Es sind beliebig viele Kombinationsmöglichkeiten denkbar, wie die Hauptsubstrate und die Schutzsubstrate miteinander ver bunden werden können und dabei die Hauptsubstrate gedünnt werden können, ohne daß beim Dünnen dienende Trägersubstrate je entfernt werden müssen.

Im folgenden wird ein Verfahren zur Erzeugung mehrerer erfin dungsgemäßer Schaltungsanordnungen angegeben.

In mindestens einem scheibenförmigen ersten Wafer werden die Halbleiterbauelemente der Schaltungsanordnungen erzeugt. Auf einem scheibenförmigen zweiten Wafer wird die erste Metall schicht erzeugt. Der erste Wafer wird mit dem zweiten Wafer fest verbunden. Anschließend wird der erste Wafer gedünnt, wobei der zweite Wafer als Träger wirkt. Nach dem Dünnen des ersten Wafers werden die Rückseitenkontakte zu den Halblei terelementen erzeugt. Der erste Wafer und der damit verbunde ne zweite Wafer werden so zersägt, daß vereinzelte Stapel ge bildet werden, die jeweils einen Teil des ersten Wafers und einen Teil des zweiten Wafers umfassen. Die Teile des ersten Wafers sind die Hauptsubstrate der Schaltungsanordnungen. Die Teile des zweiten Wafers sind die ersten Schutzsubstrate der Schaltungsanordnungen. Auf einem scheibenförmigen dritten Wa fer werden die zweite Metallschicht, die zweite isolierende Schicht, die Leitungsbahnen und die Kontaktstrukturen aufge bracht. Die Stapel werden anschließend so mit dem dritten Wa fer fest verbunden, daß die Kontaktstrukturen nicht durch die Stapel abgedeckt werden. Anschließend wird der dritte Wafer so zersägt, daß die Stapel wieder voneinander getrennt werden und jeweils durch einen Teil des dritten Wafers vergrößert werden. Die Teile des dritten Wafers sind die zweiten Schutz substrate der Schaltungsanordnungen.

Da die Stapel vor Verbindung mit dem dritten Wafer vereinzelt werden, beanspruchen die Kontaktstrukturen keine Fläche auf dem möglicherweise teueren ersten Wafer.

Zur Erzeugung von mehreren Schaltungsanordnungen, die drei dimensional sind, werden vor Zersägen des ersten Wafers wei tere Wafer, die gedünnt werden, auf dem ersten Wafer aufge bracht. Die weiteren Wafer enthalten ebenfalls Halbleiterbau elemente der Schaltungsanordnung und sind über Kontakte und/oder Rückseitenkontakte mit den Halbleiterbauelementen des ersten Wafers verbunden. Das Zusammenfügen der weiteren Wafer und das Dünnen der weiteren Wafer geschieht analog zum Zusammenfügen der Hauptsubstrate und zum Dünnen der Hauptsub strate.

Die Halbleiterbauelemente können beispielsweise CMOS- Transistoren, Kondensatoren, mikroelektronische Schaltungs strukturen, optoelektronische Komponenten, Sensorkomponenten oder ähnliches sein.

Das Hauptsubstrat kann beispielsweise auch aus einem III-V- Halbleiter bestehen.

Zwischen der ersten Metallschicht und dem ersten Schutzsub strat bzw. der zweiten Metallschicht und dem zweiten Schutz substrat kann eine weitere isolierende Schicht vorgesehen sein.

Zur Verbindung der Substrate miteinander können als oberste Schicht der Substrate Metallflächen vorgesehen sein, auf die Lotmetall aufgebracht wird. Durch Erhitzen werden die Metall flächen der verschiedenen Substrate miteinander verlötet. Vorzugsweise weist das Lotmetall einen niedrigeren Schmelz punkt auf als die durch die Metallflächen und das Lotmetall gebildete Legierung. Es liegt im Rahmen der Erfindung zwi schen den Metallschichten und dem Lotmetall Haftschichten und/oder Diffusionsbarriereschichten vorzusehen.

Die Verbindung zwischen den Substraten kann auch zum Beispiel über eine Polyimidschicht erfolgen.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren näher erläutert.

Fig. 1 zeigt einen ersten Wafer, nachdem Halbleiterbauele mente, ein erstes Zwischenoxid, erste Kontakte und erste Metallflächen erzeugt wurden.

Fig. 2 zeigt einen Querschnitt durch einen zweiten Wafer, nachdem eine erste Metallschicht, eine erste isolie rende Schicht, ein zweites Zwischenoxid, eine erste Metallisierungsebene, zweite Kontakte, zweite Metall flächen und eine erste Lotmetallschicht erzeugt wur den.

Fig. 3 zeigt einen Querschnitt durch einen Stapel aus einem Hauptsubstrat und einem ersten Schutzsubstrat. Der Stapel wurde durch Zersägen des ersten Wafers und des zweiten Wafers erzeugt, nachdem der erste Wafer mit dem zweiten Wafer fest verbunden wurde, gedünnt wurde und mit Rückseitenkontakten und mit dritten Metall flächen versehen wurde.

Fig. 4 zeigt einen Querschnitt durch einen dritten Wafer, nachdem eine zweite Metallschicht, eine zweite iso lierende Schicht, eine zweite Metallisierungsebene, ein drittes Zwischenoxid, dritte Kontakte, vierte Me tallflächen und eine zweite Lotmetallschicht erzeugt wurden.

Fig. 5 zeigt einen Querschnitt durch einen Stapel aus dem Hauptsubstrat, dem ersten Schutzsubstrat und dem zweiten Schutzsubstrat.

Fig. 6 zeigt einen Querschnitt durch einen Stapel, der aus mehreren ersten Wafern, einem zweiten Wafer und einem dritten Wafer erzeugt wurde.

Die Figuren sind nicht maßstabsgetreu.

In einem ersten Ausführungsbeispiel ist ein ca. 600 µm dicker scheibenförmiger erster Wafer W1 vorgesehen, der in einer an eine erste Oberfläche O1 des ersten Wafers W1 angrenzenden Schicht hochwertiges monokristallines Silizium enthält.

Mit aus dem Stand der Technik bekannten Prozeßschritten wer den im Bereich der ersten Oberfläche O1 Halbleiterbauelemente H erzeugt (siehe Fig. 1). Die Halbleiterbauelemente H sind beispielsweise CMOS-Transistoren, Kondensatoren, mikroelek tronische Schaltungsstrukturen, optoelektronische Komponenten und Sensorkomponenten.

Die Anordnung der Halbleiterbauelemente H im ersten Wafer W1 wiederholt sich periodisch, da auf dem ersten Wafer W1 mehre re gleiche Schaltungsanordnungen erzeugt werden sollen.

Über den Halbleiterbauelementen H wird ein ca. 1 µm dickes er stes Zwischenoxid Z1 aus SiO₂ erzeugt. Im ersten Zwischenoxid Z1 werden Kontaktlöcher zu den Halbleiterbauelementen H ge öffnet und mit ersten Kontakten K1 gefüllt (siehe Fig. 1).

Auf dem ersten Zwischenoxid Z1 werden ca. 2 µm dicke erste Me tallflächen F1 aus Kupfer aufgebracht, die jeweils entweder die ersten Kontakte K1 bedecken oder zwischen den ersten Kon takten K1 angeordnet sind ohne diese miteinander elektrisch zu verbinden (siehe Fig. 1).

Ein scheibenförmiger zweiter Wafer W2 besteht aus Silizium und ist ca. 600 µm dick. Auf dem zweiten Wafer W2 wird eine ca. 500 nm dicke erste Metallschicht M1 aus AlSiCu erzeugt. Über der ersten Metallschicht M1 wird eine ca. 1 µm dicke er ste isolierende Schicht I1 aus SiO₂ erzeugt. Auf der ersten isolierenden Schicht I1 wird aus AlSiCu eine erste Metalli sierungsebene ME1 erzeugt, die aus mehreren Leitungsbahnen besteht. Über der ersten Metallisierungsebene ME1 wird ein zweites Zwischenoxid Z2 erzeugt, indem SiO₂ in einer Dicke von ca. 1 µm aufgebracht wird. Im zweiten Zwischenoxid Z2 wer den Kontaktlöcher auf die erste Metallisierungsebene M1 ge öffnet und mit zweiten Kontakten K2 gefüllt (siehe Fig. 2).

Auf dem zweiten Zwischenoxid Z2 werden eine ca. 20 nm dicke Haftschicht aus Titan und eine ca. 30 nm dicke Diffusionsbar rierenschicht aus TiN aufgebracht (nicht dargestellt). Dar über werden ca. 500 nm dicke zweite Metallflächen F2 aus Kup fer aufgebracht, die jeweils entweder die zweiten Kontakte K2 bedecken oder zwischen den zweiten Kontakten K2 angeordnet sind ohne diese miteinander elektrisch zu verbinden (siehe Fig. 2). Auf den zweiten Metallflächen F2 wird eine ca. 1500 nm dicke erste Lotmetallschicht L1 aus Zinn aufgebracht (siehe Fig. 2).

Anschließend werden der erste Wafer W1 und der zweite Wafer W2 derart miteinander verbunden, daß die ersten Metallflächen F1 und die zweiten Metallflächen F2 aufeinandertreffen. Dabei werden die ersten Kontakte K1 mit den zweiten Kontakte K2 elektrisch verbunden.

Bei einem Temperschritt bei ca. 300°C werden die ersten Me tallflächen F1 und die zweiten Metallflächen F2 miteinander verlötet. Dadurch wird eine feste Verbindung zwischen dem er sten Wafer W1 und dem zweiten Wafer W2 erzeugt.

Mit Hilfe des zweiten Wafers W2 als Träger wird der erste Wa fer W1 von einer zweiten, der ersten Oberfläche O1 gegenüber liegenden Oberfläche O2 her gedünnt, bis der erste Wafer W1 nur noch 10 µm dick ist.

Von der zweiten Oberfläche O2 des ersten Wafers W1 her werden Kontaktlöcher zu den Halbleiterbauelementen H geöffnet. Seit liche Flächen der Kontaktlöcher und die zweite Oberfläche O2 werden mit einer Isolation (nicht dargestellt) versehen. Die Kontaktlöcher werden mit Rückseitenkontakten R gefüllt. Auf der mit der Isolation bedeckten zweiten Oberfläche O2 werden ca. 2 µm dicke dritte Metallflächen F3 aus Kupfer aufgebracht, die jeweils entweder die Rückseitenkontakte R bedecken oder zwischen den Rückseitenkontakten R angeordnet sind ohne diese miteinander elektrisch zu verbinden (siehe Fig. 3).

Die Isolation trennt die Rückseitenkontakte R und die dritten Metallflächen F3 vom Silizium des ersten Wafers W1.

Anschließend werden der erste Wafer W1 und der damit verbun dene zweite Wafer W2 zersägt, so daß vereinzelte Stapel ge bildet werden, die jeweils einen Teil des ersten Wafers W1 und einen Teil des zweiten Wafers W2 umfassen.

Der Teil des ersten Wafers W1 eines der Stapel wird im fol genden als Hauptsubstrat HA bezeichnet. Der Teil des zweiten Wafers W2 des Stapels wird im folgenden als erstes Schutzsub strat S1 bezeichnet. Jeder der Stapel umfaßt Halbleiterbau elemente H, die einer der Schaltungsanordnungen zugeordnet sind (siehe Fig. 3).

Ein ca 600 µm dicker scheibenförmiger dritter Wafer W3 besteht aus Silizium. Auf dem dritten Wafer W3 wird eine ca. 500 nm dicke zweite Metallschicht M2 aus AlSiCu erzeugt (siehe Fig. 4).

Auf der zweiten Metallschicht M2 wird eine ca. 1 µm dicke zweite isolierende Schicht I2 aus SiO₂ erzeugt (siehe Fig. 4).

Aus der zweiten isolierenden Schicht I2 wird aus AlSiCu eine zweite Metallisierungsebene ME2, die aus mehreren Leitungs bahnen besteht, erzeugt.

Es wird ein drittes Zwischenoxid Z3 erzeugt, indem SiO₂ in einer Dicke von ca. 1 µm abgeschieden wird. Im dritten Zwi schenoxid Z3 werden Kontaktlöcher zur zweiten Metallisie rungsebene ME2 geöffnet und mit dritten Kontakten K3 gefüllt (siehe Fig. 4).

Auf dem dritten Zwischenoxid Z3 werden eine ca. 20 nm dicke Haftschicht aus Titan und eine ca. 30 nm dicke Diffusionsbar rierenschicht aus TiN aufgebracht (nicht dargestellt). Dar über werden ca. 500 nm dicke vierte Metallflächen F4 aus Kup fer aufgebracht, die jeweils entweder die dritten Kontakte K3 bedecken oder zwischen den dritten Kontakten K3 angeordnet sind ohne diese miteinander elektrisch zu verbinden (siehe Fig. 4). Auf den vierten Metallflächen F4 wird eine ca. 1500 nm dicke zweite Lotmetallschicht L2 aus Zinn aufgebracht (siehe Fig. 4).

Anschließend werden die vereinzelten Stapel auf den dritten Wafer W3 derart aufgebracht, daß die dritten Metallflächen F3 und die vierten Metallflächen F4 aufeinandertreffen. Dadurch werden die Rückseitenkontakte R mit einem Teil der dritten Kontakte K3 elektrisch verbunden.

Durch einen Temperschritt bei ca. 300°C werden die dritten Metallflächen F3 und die vierten Metallflächen F4 miteinander verlötet.

Anschließend wird der dritte Wafer W3 so zersägt, daß die Stapel wieder voneinander getrennt werden und jeweils durch einen Teil des dritten Wafers W3 vergrößert werden. Der Teil des dritten Wafers W3 eines Stapels wird im folgenden als zweites Schutzsubstrat S2 bezeichnet.

Die Stapel bilden Schaltungsanordnungen, die jeweils aus ei nem der Hauptsubstrate HA bestehen, der zwischen einem der ersten Schutzsubstrate S1 und einem der zweiten Schutzsub strate S2 angeordnet ist. Dritte Kontakte K3, die von den Hauptsubstraten HA nicht bedeckt werden, wirken als Kontakt strukturen, über die die Schaltungsanordnung von außen ange schlossen werden kann.

In einem zweiten Ausführungsbeispiel werden mehrere erste Wa fer analog zum ersten Wafer W1 aus dem ersten Ausführungsbei spiel erzeugt. Es wird ein zweiter Wafer analog zum zweiten Wafer W2 aus dem ersten Ausführungsbeispiel erzeugt. Es wird ein dritter Wafer analog zum dritten Wafer W3 aus dem ersten Ausführungsbeispiel erzeugt.

Wie im ersten Ausführungsbeispiel wird einer der ersten Wafer mit dem zweiten Wafer verbunden, gedünnt und mit Rückseiten kontakten versehen. Anschließend wird ein weiterer der ersten Wafer mit dem gedünnten ersten Wafer verbunden. Die erste Oberfläche des weiteren Wafers ist dabei dem gedünnten ersten Wafer zugewandt. Anschließend wird der weitere erste Wafer von seiner zweiten Oberfläche her gedünnt und mit Rückseiten kontakten versehen. Diese Verfahrensschritte werden mit den übrigen ersten Wafern ebenfalls durchgeführt. Anschließend werden die ersten Wafer und der zweite Wafer zersägt, so daß Stapel erzeugt werden. Die Stapel werden wie im ersten Aus führungsbeispiel mit dem dritten Wafer verbunden. Der dritte Wafer wird zersägt, so daß die Stapel wieder vereinzelt wer den. Jeder der Stapel besteht aus einem Teil des zweiten Wa fers (erstes Schutzsubstrat S1'), einem Teil des dritten Wa fers (zweites Schutzsubstrat S2') und aus jeweils einem Teil von jedem ersten Wafer (Hauptsubstrat HA'). Ein solcher Sta pel ist schematisch in Fig. 6 dargestellt.

Es sind viele Variationen des Ausführungsbeispiels denkbar, die ebenfalls im Rahmen der Erfindung liegen. So können bei spielsweise Abmessungen der beschriebenen Schichten, Metalli sierungsebenen, Kontakte und Wafer an die jeweiligen Erfor dernisse angepaßt werden.

Claims

1. Schaltungsanordnung,

- mit mindestens einem Hauptsubstrat (HA),
- mit mindestens einem Halbleiterbauelement (H), das im Be reich einer ersten Oberfläche (O1) des Hauptsubstrats (HA) angeordnet ist,
- mit einem ersten Schutzsubstrat (S1), das eine Oberfläche aufweist, über der eine erste Metallschicht (M1) angeordnet ist,
- mit einem zweiten Schutzsubstrat (S2), das eine Oberfläche aufweist, über der eine zweite Metallschicht (M2) angeordnet ist,
- bei dem das Hauptsubstrat (HA) derart zwischen den zwei Schutzsubstraten (S1, S2) angeordnet ist, daß die Oberflä che des ersten Schutzsubstrats (S1) und die Oberfläche des zweiten Schutzsubstrats (S2) im wesentlichen parallel zur ersten Oberfläche (O1) des Hauptsubstrats (HA) liegen,
- bei der die erste Metallschicht (M1) und die zweite Metall schicht (M2) so ausgestaltet sind, daß sie die Abstrahlung elektromagnetischer Felder der Schaltungsanordnung nach au ßen verhindern.

2. Schaltungsanordnung nach Anspruch 1,

- bei dem das Hauptsubstrat (HA) derart zwischen den zwei Schutzsubstraten (S1, S2) angeordnet ist, daß die Oberflä che des ersten Schutzsubstrats (S1) und die Oberfläche des zweiten Schutzsubstrats (S2) dem Hauptsubstrat (HA) zuge wandt sind.

3. Schaltungsanordnung nach Anspruch 2,

- bei der das Hauptsubstrat (HA) und das erste Schutzsubstrat (S1) so miteinander verbunden sind, daß die Oberfläche des ersten Schutzsubstrats (S1) und die erste Oberfläche (O1) des Hauptsubstrats (HA) einander zugewandt sind,
- bei der zwischen der ersten Metallschicht (M1) und dem Hauptsubstrat (HA) mindestens eine Metallisierungsebene (ME1) angeordnet ist, die das Halbleiterbauelement (H) mit weiteren im Hauptsubstrat (HA) angeordneten Halbleiterbau elementen (H) verbindet und durch eine erste isolierende Schicht (I1) von der ersten Metallschicht (M1) getrennt ist.

4. Schaltungsanordnung nach Anspruch 2 oder 3,

- bei der das zweite Schutzsubstrat (S2) und das Hauptsub strat (HA) so miteinander verbunden sind, daß die Oberflä che des zweiten Schutzsubstrats (S2) und eine zweite, der ersten Oberfläche (O1) gegenüberliegende Oberfläche (O2) des Hauptsubstrats (HA) einander zugewandt sind,
- bei der ein Rückseitenkontakt (R) zum Halbleiterbauelement (H) vorgesehen ist, der bis zur zweiten Oberfläche (O2) des Hauptsubstrats (HA) reicht,
- bei der die Oberfläche des zweiten Schutzsubstrats (S2) größer als die zweite Oberfläche (O2) des Hauptsubstrats (HA) ist,
- bei der auf der zweiten Metallschicht (M2) eine zweite iso lierende Schicht (I2) angeordnet ist,
- bei der auf der zweiten isolierenden Schicht (I2) eine Kon taktstruktur, die nicht vom Hauptsubstrat (HA) bedeckt ist, und eine damit verbundene Leiterbahn angeordnet sind,
- bei der die Leiterbahn mit dem Rückseitenkontakt (R) ver bunden ist.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,

- bei der das Hauptsubstrat (HA) zwischen 5 µm und 100 µm dick ist,
- bei der das erste Schutzsubstrat (S1) und das zweite Schutzsubstrat (S2) zwischen 10 µm und 1000 µm dick sind.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5,

- bei der das Hauptsubstrat (HA), das erste Schutzsubstrat (S1) und das zweite Schutzsubstrat (S2) monokristallines Silizium enthalten,
- bei der das monokristalline Silizium des Hauptsubstrats (HA) weniger Defekte enthält, als das monokristalline Sili zium des ersten Schutzsubstrats (S1) und des zweiten Schutzsubstrats (S2).

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6,

- mit mindestens einem weiteren Hauptsubstrat (HA), der ent sprechend dem Hauptsubstrat (HA) ausgestaltet ist,
- bei der die Hauptsubstrate (HA), das erste Schutzsubstrat (S1) und das zweite Schutzsubstrat (S2) stapelförmig derart übereinander angeordnet sind, daß die Hauptsubstrate (HA) zwischen dem ersten Schutzsubstrat (S1) und dem zweiten Schutzsubstrat (S2) angeordnet sind,
- bei der Kontakte (K2) und Rückseitenkontakte (R) die Halb leiterbauelemente (H) der Hauptsubstrate (H) miteinander verbinden.

8. Verfahren zur Herstellung einer Schaltungsanordnung,

- bei dem im Bereich einer ersten Oberfläche (O1) mindestens eines Hauptsubstrats (HA) mindestens ein Halbleiterbauele ment (H) erzeugt wird,
- bei dem über einer Oberfläche eines ersten Schutzsubstrats (S1) eine erste Metallschicht (M1) erzeugt wird,
- bei dem über einer Oberfläche eines zweiten Schutzsubstrats (S2) eine zweite Metallschicht (M1) erzeugt wird,
- bei dem mindestens aus dem Hauptsubstrat (HA), dem ersten Schutzsubstrat (S2) und dem zweiten Schutzsubstrat (S2) ein Stapel derart gebildet wird, daß das Hauptsubstrat (HA) zwischen dem ersten Schutzsubstrat (S1) und dem zweiten Schutzsubstrat (S2) liegt und daß die Oberfläche des ersten Schutzsubstrats (S1) und die Oberfläche des zweiten Schutz substrats (S2) im wesentlichen parallel zur ersten Oberflä che (O1) des Hauptsubstrats (HA) liegen,
- bei dem die erste Metallschicht (M1) und die zweite Metall schicht (M2) so erzeugt werden, daß sie die Abstrahlung elektromagnetischer Felder der Schaltungsanordnung nach au ßen verhindern.

9. Verfahren nach Anspruch 8,

- bei dem der Stapel aus dem Hauptsubstrat (HA), dem ersten Schutzsubstrat (S2) und dem zweiten Schutzsubstrat (S2) derart gebildet wird, daß die Oberfläche des ersten Schutz substrats (S1) und die Oberfläche des zweiten Schutzsub strats (S2) dem Hauptsubstrat (HA) zugewandt sind.

10. Verfahren nach Anspruch 8 oder 9,

- bei dem das Hauptsubstrat (HA) von einer zweiten, der er sten Oberfläche (O1) gegenüberliegenden Oberfläche (O2) des Hauptsubstrats (HA) her gedünnt wird, wobei das erste Schutzsubstrat (S1) als Träge substrat wirkt.

11. Verfahren nach Anspruch 9 oder 10,

- bei dem im Hauptsubstrat (HA) weitere Halbleiterbauelemente (H) erzeugt werden,
- bei dem auf der ersten Metallschicht (M1) eine erste iso lierende Schicht (I1) aufgebracht wird,
- bei dem auf der ersten isolierenden Schicht (I1) mindestens eine Metallisierungsebene (ME1) erzeugt wird,
- bei dem das Hauptsubstrat (HA) mit dem ersten Schutzsub strat (S1) derart verbunden wird, daß die Metallisierungse bene (ME1) die Halbleiterbauelemente (H) miteinander ver bindet.

12. Verfahren nach einem der Ansprüche 8 bis 10,

- bei dem mindestens ein weiters Hauptsubstrat (HA') bereit gestellt wird,
- bei dem im Bereich einer ersten Oberfläche des weiteren Hauptsubstrats (HA') mindestens ein Halbleiterbauelement erzeugt wird,
- bei dem die Hauptsubstrate (HA') von zweiten, den ersten Oberflächen gegenüberliegenden Oberflächen der Hauptsub strate (HA') her gedünnt werden, wobei jeweils ein noch nicht gedünntes der Hauptsubstrate (HA'), das erste Schutz substrat (S1') oder das zweite Schutzsubstrat (S2') als Trägersubstrat wirkt,
- bei dem in den Hauptsubstraten (HA') jeweils mindestens ein Kontakt und/oder ein Rückseitenkontakt erzeugt werden, die die Halbleiterbauelemente der verschiedenen Hauptsubstrate (HA') miteinander verbinden,
- bei dem die Hauptsubstrate (HA'), das erste Schutzsubstrat (S1') und das zweite Schutzsubstrat (S2') derart aufeinan dergestapelt und fest miteinander verbunden werden, daß die Hauptsubstrate (HA') zwischen dem ersten Schutzsubstrat (S1') und dem zweiten Schutzsubstrat (S2') angeordnet sind.

13. Verfahren nach einem der Ansprüche 9 bis 12,

- bei dem nach dem Dünnen des Hauptsubstrats (HA) von der zweiten Oberfläche (O2) des Hauptsubstrats (HA) her ein Kontaktloch zum Halbleiterbauelement geöffnet wird und mit einem Rückseitenkontakt (R) gefüllt wird,
- bei dem auf der zweiten Metallschicht (M2) eine zweite iso lierende Schicht (I2) aufgebracht wird,
- bei dem auf der zweiten isolierenden Schicht (I2) eine Kon taktstruktur und eine damit verbundene Leiterbahn erzeugt werden,
- bei dem die Oberfläche des zweiten Schutzsubstrats (S2) größer als die zweite Oberfläche (O2) des Hauptsubstrats (HA) ist,
- bei dem das Hauptsubstrat (HA) und das zweite Schutzsub strat (S2) so miteinander verbunden werden, daß die Leiter bahn auf den Rückseitenkontakt (R) trifft, und die Kontakt struktur vom Hauptsubstrat (HA) nicht bedeckt wird.

14. Verfahren zur Erzeugung mehrerer Schaltungsanordnungen, die jeweils mit dem Verfahren gemäß Anspruch 13 erzeugt werden,

- bei dem in mindestens einem scheibenförmigen ersten Wafer (W1) die Halbleiterbauelemente (H) der Schaltungsanordnun gen erzeugt werden,
- bei dem auf einem scheibenförmigen zweiten Wafer (W2) die erste Metallschicht (M1) erzeugt wird,
- bei dem der erste Wafer (W1) mit dem zweite Wafer (W2) fest verbunden wird,
- bei dem der erste Wafer (W1) gedünnt wird, wobei der zweite Wafer (W2) als Träger wirkt,
- bei dem nach dem Dünnen die Rückseitenkontakte (R) zu den Halbleiterbauelementen (H) erzeugt werden,
- bei dem der erste Wafer (W1) und der damit verbundene zwei te Wafer (W2) so zersägt werden, daß vereinzelte Stapel ge bildet werden, die jeweils einen Teil des ersten Wafers (W1), der als Hauptsubstrat (HA) bezeichnet wird, und einen Teil des zweiten Wafers (W2), der als erstes Schutzsubstrat (S1) bezeichnet wird, umfassen,
- bei dem auf einem scheibenförmigen dritten Wafer (W3) die zweite Metallschicht (M2), die zweite isolierende Schicht (I2), die Leitungsbahnen und die Kontaktstrukturen aufge bracht werden,
- bei dem die Stapel so mit dem dritten Wafer (W3) fest ver bunden werden, daß die Kontaktstrukturen nicht durch die Stapel abgedeckt werden,
- bei dem der dritte Wafer (W3) so zersägt wird, daß die Sta pel wieder voneinander getrennt werden und jeweils durch einen Teil des dritten Wafers (W3), der als zweites Schutz substrat (S2) bezeichnet wird, vergrößert werden.