DE19904258A1

DE19904258A1 - Halbleitervorrichtung

Info

Publication number: DE19904258A1
Application number: DE19904258A
Authority: DE
Inventors: Tatsuya Kunikiyo
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-06-02
Filing date: 1999-02-03
Publication date: 1999-12-16
Also published as: CN1237791A; CN1162904C; US6285079B1; KR20000005583A; JPH11345905A; KR100319495B1; TW486765B

Abstract

Es ist ein Kunststofformhalbleitergehäuse beschrieben, das ein Gitterfeld (BGA) und ein kompaktes Chipgrößengehäuse (CSP) in Kombination verwendet, wodurch die auf die Elektrodenkontakthügel ausgeübte Spannung verringert werden kann, das Rauschen und das Übersprechen zwischen Signalelektroden (9) verringert werden kann, ein Wärmeausdehnungskoeffizient erhöht werden und verhindert werden kann, das Neutronen hindurchgehen. Ein Halbleiterchip (2) ist mittels eines Spannungsverringerungsfilmes (3) auf einem isolierenden Substrat (8) gestapelt. Der Spannungsverringerungsfilm (3) ist mit einem Bereich des Halbleiterchips (2), der die maximale Spannungsverteilungsdichte aufweist, die von einem Unterschied des Wärmeausdehnungskoeffizienten zwischen dem Halbleiterchip (2) und dem isolierenden Substrat (3) stammt, verbunden, und es sind Abschirmungselektroden (10) in dem Randbereich des isolierenden Substrates (8) vorgesehen. Als Ergebnis wird die auf den Halbleiterchip (2) und die Signalelektroden (9) ausgeübte Spannung verringert. Der Spannungsverringerungsfilm (3) mit einer Abschirmungsschicht (4) ist mit dem Randbereich des Halbleiterchips (2) verbunden. Jede von den Signalelektroden (9), die auf dem isolierenden Substrat (8) vorgesehen sind, kann koaxial mit einem zylindrischen Abschirmungsfeld verbunden sein. Ein Gehäuse mit einer Wärmesenke (23) kann zum Aufnehmen der Halbleitervorrichtung verwendet werden. Jede von dem isolierenden Substrat (8), einem ...

Description

Die vorliegende Erfindung betrifft eine auf einer Leiterplatte zu montierende Halbleitervorrichtung.

Spezieller betrifft sie eine harzverkapselte Kugel-Gitterfeld-Halbleitervorrich tung, deren Gehäusegröße in der Größe im wesentlichen gleich zu einem Halb leiterchip (im folgenden manchmal zur Vereinfachung als Chip bezeichnet) ist.

Ein Kugel-Gitterfeld (im folgenden manchmal als BGA bezeichnet) von Elek troden ist zum Bilden eines kompakten Chipgrößengehäuses (im folgenden manchmal als CSP abgekürzt) geeignet, in dem Lötkontakthügel der Elektroden in einer Matrix auf der Hauptfläche eines isolierenden Substrates mit einem auf der entgegengesetzten Seite montierten Halbleiterchip angeordnet sind. Ein Gehäuse, das ein Kugel-Gitterfeld (BGA) und ein kompaktes Chipgrößenge häuse (CSP) in Kombination verwendet, wird im folgenden einfach als BGA/CSP-Struktur bezeichnet. In letzter Zeit wurde diese BGA/CSP-Struktur für sehr dichtes Verkapseln der LSI zur Verwendung in einem tragbaren Mobil telefon oder für sehr dichtes Verkapseln von DRAM zur Verwendung in einem Personal-Computer häufig verwendet.

Eine Leiterplatte ist normalerweise aus einem Glasepoxidbasismaterial gebildet und dient zum elektrischen Verbinden eines Chips mit anderen Halbleiterele menten oder Halbleitervorrichtungen oder mit anderen elektronischen Kompo nenten, wie z. B. Kondensatoren und Widerstände, um dadurch eine Schaltungs anordnung auf der Leiterplatte zu bilden. Ein Chip weist einen Volumen- bzw. Wärmeausdehnungskoeffizienten von ungefähr 3-4 × 10^-6/°C auf. Im Gegen satz weist eine Leiterplatte einen Wärmeausdehnungskoeffizienten von 20-60 × 10^-6/°C auf.

Da, wie oben beschrieben wurde, ein signifikanter Unterschied der Wärmeaus dehungskoeffizienten zwischen dem Chip und der Leiterplatte besteht, wird die BGA/CSP-Struktur zum Übernehmen der Aufgabe des Verringerns der mecha nischen Beanspruchung bzw. der Spannung, die an verbundenen Abschnitten der Elektrodenkontakthügel, die als externe Elektroden für Montierzwecke verwendet werden, ausgeübt wird, benötigt. Diese Spannungsverringerungs schwierigkeit ist z. B. in (1) der japanischen Patentanmeldung JP S-129366, (2) der japanischen Patentanmeldung JP 7-321157 und (3) der japanischen Patentanmeldung JP 8-102473 beschrieben.

In der Beschreibung der Veröffentlichung (1) sind eine Mehrzahl von ersten Kontakthügeln auf der Seite eines Polyimid-TAB-Bandes (TAB = bandautoma tisiertes Bonden), die zu einem Chip weist, angeordnet und sind eine Mehrzahl von zweiten Kontakthügeln, die als externe Elektroden für Montierzwecke zu verwenden sind, in einem BGA auf der Seite des Polyimid-TAB-Bandes, die zu der Leiterplatte weist, angeordnet. Die ersten und zweiten Kontakthügel sind miteinander mittels einer Kupferfolienverdrahtungsschicht, die an doppelseiti gen Bändern beschichtet bzw. vorgesehen ist, verbunden. Die Elektroden des Chips, die nach unten weisend auf den ersten Kontakthügeln montiert sind, sind elektrisch mit Elektrodenkontaktierungsflecken der Leiterplatte mittels der Kupferfolienverdrahtungsschicht und der zweiten Kontakthügel des TAB-Ban des verbunden. In diesem Beispiel sind die Elektrodenkontaktierungsflecken der Leiterplatte derart kompakt gebildet, daß sie im wesentlichen in eine vor stehende Fläche des Chips hineinpassen. Die auf jeden der Kontakthügel, die zwischen dem Chip und der Leiterplatte vorgesehen sind, ausgeübte Spannung wird mittels der Flexibilität des TAB-Bandes, der Reduzierung der Temperatur, die zum Löten der Kontakthügeln benötigt wird, und der Beseitigung einer Kunststoffverkapselung eines Chips verringert. Da jedoch der Chip nicht kunststoffverkapselt oder harzverkapselt ist, weist der Chip den Nachteil der verschlechterten Stärke oder der verschlechterten Witterungsbeständigkeit auf.

In der Beschreibung der Veröffentlichung (2) sind Elektroden eines Chips direkt mit einer Verdrahtungsschicht eines Isolierfilmes, der zu dem Chip weist, verbunden. Die Elektroden und die Verdrahtungsschicht, die zueinander weisen, sind miteinander mittels eines Klebebandes und einer Verkapselung verbunden. Die Chipelektroden sind elektrisch mit Elektrodenkontaktierungs flecken der Leiterplatte mittels externer Elektroden für Montierzwecke, die an der Seite des Isolierfilmes, der zu der Leiterplatte weist, vorgesehen sind, ver bunden. Die auf die Elektrodenkontakthügel ausgeübte Spannung wird durch Erhöhen der Flexibilität des Isolierfilmes verringert. Sogar wenn der Chip kunststoffverkapselt ist, ist die resultierende Gehäusegröße im wesentlichen gleich zu dem Chip.

Die Veröffentlichung (2) beschreibt weiterhin ein anderes Beispiel, bei dem die zweiten Kontakthügel und Verdrahtungsschicht in einem peripheren Bereich, der in der Fläche größer ist als der Chip und der an der Seite des Isolierfilmes, der zu der Leiterplatte weist, vorgesehen ist, vorgesehen sind. In einem noch anderen Beispiel, das in der Veröffentlichung (2) beschrieben ist, ist die rück seitige Oberfläche des Chips nicht mit Harz versiegelt, so daß ein direktes Anbringen einer Wärmesenke ermöglicht wird. Ein solches Gehäuse weicht je doch von der CSP ab und wird sperrig.

In der Beschreibung der Veröffentlichung (3) sind eine Rauschabschirmungs schicht und Masse-/Stromkontakthügel in einem Bereich vorgesehen, der größer ist als die Chipgröße, wie in der Veröffentlichung (2) beschrieben ist, so daß die Chipelektroden und Signalelektrodenkontakthügel eines Isolier filmes umgeben sind. Die Rauschabschirmungsschicht und die Masse-/Strom kontakthügel sind mit Masse-/Stromelektroden der Chipelektroden ver bunden, wodurch ein Rauschen reduziert wird. Sogar wenn die Rauschab schirmungsschicht in dem Bereich, der größer als die Chipgröße ist, vorgese hen ist, ist jedoch als natürliche Konsequenz ein Abschirmungseffekt schwach.

Wie oben erwähnt wurde, gibt es verschiedene andere Schwierigkeiten zusätz lich zu dem Verringern der auf die Elektrodenanschlußhügel ausgeübten Span nung, wenn eine Halbleitervorrichtung durch Anordnen der Elektrodenkontakt hügel für Montierzwecke in einer BGA kompakt gebildet wird.

Erstens wird ein Verdrahtungsmuster, das Elektrodenkontakthügel, die in der Nähe eines Feldgittermusters vorgesehen sind, mit entsprechenden Chipelek troden verbindet, zwangsläufig länger. Wenn die Anzahl der Elektrodenkon takthügel als Ergebnis eines Anstieges der Anzahl der Anschlußstifte ansteigt, wird der Abstand zwischen den Elektrodenkontakthügeln kleiner, was wiederum das Verdrahtungsmuster dünner macht. In einem Fall, bei dem ein Versuch gemacht wird, sowohl einen Anstieg der Anzahl der Anschlußstifte als auch eine Verpackung einer Halbleitervorrichtung in einem kleinen Bereich zu erfüllen, wird das Verdrahtungsmuster länger und dünner. In jedem Fall wird das Verdrahtungsmuster mehr dazu neigen, Rauschen aufzunehmen.

In einem Chip zur Verwendung mit Mikrowellen einer Frequenz, die in dem Bereich von Hunderten von Megaherz bis zu Gigahertz liegen, sowie in einem Chip zur Verwendung in einem tragbaren Mobiltelefon oder einem Perso nalcomputer, muß nicht nur das externe Rauschen sondern ebenfalls ein Über sprechen zwischen Signalelektrodenkontakthügeln reduziert werden. Um so höher die Verkapselungsdichte ist, um so größer ist die Schwierigkeit des Rau schens oder des Übersprechens.

Im Weltraum oder in einer künstlichen Umgebung, in der der Durchgang von einkommenden α-Strahlen oder Neutronen nicht vernachlässigbar ist, gibt es einen Anstieg der Notwendigkeit des zuverlässigen Verhinderns von weichen Fehlern, die sonst vorübergehend einen fehlerhaften Betrieb des Chips verur sachen würden. Unter diesen Umständen ist, um so höher die Verkapselungs dichte ist, desto ernster das Verhindern von weichen Fehlern.

Da der Integrationsgrad eines Halbleiterchips höher wird, gibt es weiterhin eine ansteigende Notwendigkeit die während der Zeit des Betriebs des Chips erzeugte Wärme effizient nach außen zu geben.

Es ist Aufgabe der vorliegenden Erfindung, eine BGA/CSP-Halbleitervorrich tung für einen Verkapselungszweck vorzusehen, die eine auf Elektrodenkon takthügel ausgeübte Spannung verringert und davor geschützt ist, Rauschen aufzunehmen.

Weiterhin soll eine BGA/CSP-Halbleitervorrichtung vorgesehen werden, die die auf die Elektrodenkontakthügel ausgeübte Spannung verringert, die davor ge schützt ist, Rauschen aufzunehmen, und die ein Übersprechen zwischen der Halbleitervorrichtung und externen Signalen verhindert.

Weiterhin soll eine BGA/CSP-Halbleitervorrichtung vorgesehen werden, die die auf die Elektrodenkontakthügel ausgeübte Spannung verringert, die davor ge schützt ist, Rauschen aufzunehmen, die ein Übersprechen zwischen der Halb leitervorrichtung und externen Signalen verhindert und die ein Übersprechen zwischen Elektrodenkontakthügeln verringert.

Weiterhin soll eine BGA/CSP-Halbleitervorrichtung vorgesehen werden, die die auf die Elektrodenkontakthügel ausgeübte Spannung verringert, die davor ge schützt ist, Rauschen aufzunehmen, die ein Übersprechen zwischen der Halb leitervorrichtung und externen Signalen verhindert, die ein Übersprechen zwi schen Elektrodenkontakthügeln verhindert und die die Fähigkeit, Wärme zu verteilen, erhöht.

Weiterhin soll eine BGA/CSP-Halbleitervorrichtung vorgesehen werden, die die auf die Elektrodenkontakthügel ausgeübte Spannung verringert, die davor ge schützt ist, Rauschen aufzunehmen, die Übersprechen zwischen der Halbleiter vorrichtung und externen Signalen verhindert, die Übersprechen zwischen den Elektrodenkontakthügel verhindert und die verhindert, das einkommende Neu tronen hindurchgehen.

Die Aufgabe wird durch die Halbleitervorrichtung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Entsprechend einem Aspekt der vorliegenden Erfindung enthält eine Halbleiter vorrichtung einen Halbleiterchip, in dem Schaltungselemente gebildet sind und der auf seiner Hauptfläche vorgesehene Chipelektroden aufweist. Ein isolieren des Substrat ist vorgesehen, dessen Hauptfläche zu einer Leiterplatte weisen soll und dessen hintere Fläche den Halbleiterchip empfängt. Auf der Haupt fläche des isolierenden Substrates sind eine Mehrzahl von Signalelektroden in einem Stiftgitterfeld angeordnet und sind elektrisch mit den Chipelektroden des Halbleiterchips verbunden. Ebenfalls auf der Hauptfläche des isolierenden Substrates sind eine Mehrzahl von Abschirmungselektroden auf einem Randbe reich des isolierenden Substrates zum Umgeben der Signalelektroden angeord net. Ein Spannungsverringerungsfilm ist zwischen einem Randabschnitt der Hauptfläche des Halbleiterchips und einem Randabschnitt der hinteren Fläche des isolierenden Substrates vorgesehen. Versiegelungsmaterial versiegelt her metisch einen Spielraum zwischen der Hauptfläche des Halbleiterchips und der hinteren Fläche des isolierenden Substrates. Ein Gehäuse nimmt hermetisch den versiegelten Halbleiterchip, den Spannungsverringerungsfilm und das isolie rende Substrat auf. Die Signal- und Abschirmungselektroden, die auf der Hauptfläche des isolierenden Substrates vorgesehen sind, können mit Elektro den der Leiterplatte verbunden sein.

Bei der Halbleitervorrichtung kann der Spannungsverringerungsfilm eine in ihm vorgesehene Abschirmungsschicht aufweisen, die mit Abschirmungselektroden auf der Hauptfläche des isolierenden Substrates verbunden ist.

Bei der Halbleitervorrichtung kann das isolierende Substrat auf seiner hinteren Seite einen Trägerfilm aufweisen, der eine interne Schaltung enthält, die eine elektrische Verbindung zwischen den Chipelektroden des Halbleiterchips und den Signalelektroden oder den Abschirmungselektroden des isolierenden Substrates schalten kann.

Bei der Halbleitervorrichtung kann das isolierende Substrat darin ein Abschir mungselement aufweisen, das koaxial jede der Signalelekroden und der Ab schirmungselektroden, die auf der Hauptfläche des isolierenden Substrates vor gesehen sind, umgibt.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren, wobei in den Ausführungsbeispielen gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen. Von den Figuren zeigen:

Fig. 1A und 1B eine Halbleitervorrichtung entsprechend einem ersten Aus führungsbeispiel in Querschnittsansicht bzw. in einer Ansicht von unten,

Fig. 2A und 2B die Struktur und das Herstellungsverfahren für die Halbleiter vorrichtung entsprechend dem ersten Ausführungsbeispiel in perspek tivischen Ansichten,

Fig. 3A und 3B ebenfalls die Struktur und das Herstellungsverfahren für die Halbleitervorrichtung entsprechend dem ersten Ausführungsbeispiel in perspektivischen Ansichten,

Fig. 4A und 4B eine Halbleitervorrichtung entsprechend einem zweiten Aus führungsbeispiel in Querschnittsansicht bzw. in einer Ansicht von unten,

Fig. 5A-5C einen Spannungsverringerungsfilm, der eine Abschirmungsschicht enthält, der Halbleitervorrichtung entsprechend dem zweiten Aus führungsbeispiel in einer Ansicht von unten bzw. in Querschnittsan sicht,

Fig. 6A und 6B eine Halbleitervorrichtung entsprechend einem dritten Aus führungsbeispiel in einer Querschnittsansicht bzw. in einer Ansicht von unten,

Fig. 7A-7D den Herstellungsprozeß eines isolierenden Substrates, das ein zylindrisches Abschirmungsschichtfeld enthält, entsprechend dem dritten Ausführungsbeispiel in Querschnittsansichten,

Fig. 8A-8D das Verfahren des Bildens von rechteckigen Lötelektroden entsprechend dem dritten Ausführungsbeispiel in Querschnittsansichten,

Fig. 9 eine Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einem vierten Ausführungsbeispiel zeigt,

Fig. 10A und 10B chemische Formeln von Harzmaterialien, die Deuterium enthalten, die für die Halbleitervorrichtung entsprechend dem vierten Ausführungsbeispiel verwendet werden, und

Fig. 11A und 11B Diagramme zum Beschreiben des Streuens von Neutronen, das durch das Harzmaterial, das Deuterium enthält, in der Halbleiter vorrichtung entsprechend dem vierten Ausführungsbeispiel bedingt ist.

Erstes Ausführungsbeispiel

Fig. 1A und 1B zeigen eine Halbleitervorrichtung für Verkapselungszwecke entsprechend einem ersten Ausführungsbeispiel. Fig. 1A ist eine Quer schnittsansicht der Halbleitervorrichtung und Fig. 1B ist eine Bodenansicht derselben. Fig. 1A zeigt einen Querschnitt entlang der Strichpunktlinie A-A', die in Fig. 1B gezeigt ist.

Fig. 2A und 2B sind perspektivische Ansichten zum Beschreiben der Halb leitervorrichtung. Fig. 2A ist eine perspektivische Ansicht, die die Halbleiter vorrichtung zeigt, während ein Halbleiterchip von der Vorrichtung entfernt ist. Fig. 2B ist eine perspektivische Ansicht, die die Halbleitervorrichtung zeigt, während der Halbleiterchip in der Vorrichtung plaziert ist. Fig. 3A und 3B sind perspektivische Ansichten, die eine Halbleitervorrichtung zeigen, während sie für Erklärungszwecke umgedreht plaziert ist. Fig. 3A ist eine perspektivische Ansicht, die die Halbleitervorrichtung vor der Bildung von Kontakthügeln auf einem isolierenden Substrat zeigt, und Fig. 3B ist eine perspektivische Ansicht, die die Halbleitervorrichtung nach Bildung der Kontakthügeln zeigt.

Ein Montieren einer Halbleitervorrichtung 1 auf eine Leiterplatte 90 wird nun mit Bezug zu Fig. 1A beschrieben. In Fig. 1A bezeichnet 2 einen aus einem Siliziumsubstrat gebildeten Chip, bezeichnet 3 einen aus einem thermoplas tischen Elastomerharz gebildeten Spannungsverringerungsfilm, bezeichnet 6 einen aus einem Harz, das auf Polyimid basiert, gebildeten Trägerfilm, bezeich net 8 ein aus einem Polyimidharz gebildetes isolierendes Substrat, bezeichnet 11 ein Versiegelungsmaterial und bezeichnet 12 ein Gehäuse. Die Halbleiter vorrichtung ist aus diesen Elementen gebildet.

Die Bezugszeichen 5a, 5b bezeichnen einen aus einem epoxidbasierenden Harz gebildeten Kleber, 5c bezeichnet ein Teilklebeelement und 5d bezeichnet ein vorläufiges Klebeelement zum Verbinden des Trägerfilmes 6 mit dem isolieren den Substrat 8 im voraus.

Das Bezugszeichen 2a bezeichnet ein repräsentatives Beispiel einer Mehrzahl von Chipelektroden des Chips 2, 7a bezeichnet Elektroden auf dem Film, die auf der oberen Seite des Trägerfilmes 6 gebildet sind, 7b bezeichnet Elektroden unter dem Film, die an der Unterseite des Trägerfilmes 6 vorgesehen sind, 7d bezeichnet Elektroden auf der Leiterplatte, die an der oberen Oberfläche des isolierenden Substrates 8 vorgesehen sind, 9 bezeichnet Signallötkontakthügel, die an der Hauptoberfläche des isolierenden Substrates 8 vorgesehen sind, und 10 bezeichnet Abschirmungslötkontakthügel, die an der Hauptoberfläche des isolierenden Substrates 8 vorgesehen sind.

Das Bezugszeichen 90a bezeichnet Signalelektroden der Leiterplatte und 90b bezeichnet Abschirmungselektroden der Leiterplatte.

Fig. 1B ist eine Bodenansicht der Halbleitervorrichtung 1. Die Mehrzahl von Lötkontakthügeln 9, 10 sind an der Hauptoberfläche 8a des isolierenden Substrates 8 in einem Gitterfeldmuster vorgesehen und arbeiten bezüglich der Leiterplatte 90 als externe Elektroden. Das Bezugszeichen 7e bezeichnet eine Mehrzahl von inneren Leitungen, die in dem isolierenden Substrat 8 eingebettet sind und die durch die gestrichelten Linien dargestellt sind.

Fig. 2A ist eine perspektivische Ansicht, die die Halbleitervorrichtung 1 zeigt, während der Halbleiterchip 2 von der Vorrichtung entfernt ist. In Fig. 2A ist der Spannungsverringerungsfilm 3 in einem ringförmig umgebenden Muster gebildet und der Trägerfilm 6 ist durch ein Fenster des Spannungsverringe rungsfilmes 3 sichtbar. Das Bezugszeichen 5c bezeichnet Teilklebeelemente, die auf der oberen Oberfläche des Trägerfilmes 6 gebildet sind und in der Dicke gleich zu dem Trägerfilm 6 sind, d. h. sie weisen eine Dicke von ungefähr 1 mm auf (vier rechteckige dunkle Flächen in der Figur).

Das Bezugszeichen 7a bezeichnet Elektroden auf dem Film (rechteckige graue Flächen), die auf der oberen Seite des Trägerfilmes 6 gebildet sind, und 7b be zeichnet repräsentative Beispiele einer Mehrzahl von Elektroden unter dem Film, die an der Unterseite des Trägerfilmes 6 derart gebildet sind, daß sie sich in der Position von den Elektroden 7a auf dem Film unterscheiden (da die Elektroden unter dem Film nicht sichtbar sind, sind sie mit einer gestrichelten Linie dargestellt). Weiterhin bezeichnet das Bezugszeichen 7c eine Mehrzahl von Leitungen in dem Film, die in dem Trägerfilm 6 gebildet sind und elek trisch die Elektroden 7a auf dem Film mit den Elektroden 7b unter dem Film verbinden.

Fig. 2B zeigt den auf den in Fig. 2A gezeigten Spannungsverhinderungsfilm 3 mittels dem Kleber 5a aufgepreßten Halbleiterchip 2.

Wie in Fig. 1A bis 2B gezeigt ist, ist der Halbleiterchip 2 mit Kleber auf der oberen Oberfläche des ringförmigen oder rechteckigen umgebenden Span nungsverhinderungsfilm 3 mittels dem an dem Film 3 vorgesehenen Kleber 5a aufgepreßt bzw. aufgebracht, während die Hauptoberfläche des Chips 2 (in der Figur nach unten weisend) eine Mehrzahl von darauf gebildeten Chipelektroden 2a aufweist.

Der Spannungsverhinderungsfilm bzw. der Spannungsverringerungsfilm 3 weist eine Dicke von ungefähr 1 mm auf und ist in der Größe im wesentlichen gleich zu dem Chip 2. Der Halbleiterchip 2 weist einen Wärmeausdehnungskoeffizien ten von ungefähr 3,1 × 10^-6/°C auf und der Spannungsverringerungsfilm 3 ist aus einem thermoplastischen Elastomerharz gebildet, das einen im wesentlichen zu dem Halbleiterchip 2 gleichen Wärmeausdehnungskoeffizienten aufweist, d. h. es weist einen Wärmeausdehnungskoeffizienten von ungefähr 2,7 × 10^-6/°C auf. Der Spannungsverringerungsfilm 3 weist eine Gummielastizität bei Raum temperatur auf und weist die Eigenschaft auf, bei hohen Temperaturen plasti fiziert zu sein. Folglich kann der Spannungsverringerungsfilm 3 die thermische Spannung, die während eines Verkapselungsprozesses, der später beschrieben wird, oder in einem Wärmezyklus, der auf das Starten der Halbleitervorrich tung folgt, auf den Halbleiterchip 2 ausgeübt wird, im wesentlichen konstant absorbieren.

Weiterhin ist der Spannungsverringerungsfilm 3 in dem äußeren Durchmesser im wesentlichen gleich zu dem des Halbleiterchips 2 und nimmt eine recht eckige umgebende Form an. Die Verbindungsoberfläche des Spannungsver ringerungsfilmes 3 entspricht einem Randbereich entlang der äußeren Peri pherie des Halbleiterchips 2 mit der maximalen Spannungsverteilungsdichte pro Einheit, wodurch eine hohe Spannungsbelastung und eine gleichmäßige Verringerung der auf den Halbleiterchip 2 ausgeübten Spannung in sowohl der Richtung, die durch die Linie X-X' bezeichnet ist, als auch der Richtung, die durch die Linie Y-Y' bezeichnet ist, die in Fig. 2A gezeigt sind, ermöglicht werden.

Sowohl der Trägerfilm 6a als auch das isolierende Substrat 8 sind im wesent lichen gleich in der Größe zu dem Halbleiterchip 2. Die Unterseite des Trä gerfilmes 6 ist mit der oberen Oberfläche des isolierenden Substrates 8 im vor aus mittels des vorläufigen Klebers bzw. des Vorklebers 5d verbunden.

Der Trägerfilm 6 ist mit einer Dicke von ungefähr 1 mm aus einem polyimid basierenden Material analog zu dem Material des isolierenden Substrates 8 gebildet.

Wie in Fig. 2A gezeigt ist, sind die Teilklebeelemente 5c auf der oberen Ober fläche des Trägerfilmes 6 angeordnet, und der Halbleiterchip 2 ist mit Kleber auf die Klebeelemente 5c aufgedrückt. Weiterhin sind die Elektroden 7a auf dem Film direkt mit der Mehrzahl von Chipelektroden 2a entsprechend verbun den.

Die Elektroden 7b unter dem Film sind an der Unterseite des Trägerfilmes 6 derart vorgesehen, daß sie sich von den Elektroden 7a auf dem Film in der Position unterscheiden. Weiterhin sind die Mehrzahl von Leitungen 7c in dem Film in dem Trägerfilm 6 derart eingebettet, daß sie die Elektroden 7a auf dem Film mit den Elektroden 7b unter dem Film elektrisch verbinden.

Der Halbleiterchip 2 und die obere Oberfläche des Spannungsverringerungs filmes 3 sind klebend miteinander mittels der Klebeelemente 5a verbunden und die untere Fläche des Spannungsverringerungsfilmes 3 und die obere Seite des Trägerfilmes 6 sind klebend mittels dem Kleber 5b verbunden. Weiterhin sind der Halbleiterchip 2 und die obere Seite des Trägerfilmes 6 mittels der Klebe elemente 5c klebend miteinander verbunden. Die Mehrzahl der Chipelektroden 2a sind direkt mit den Elektroden 7a auf dem Film verbunden. Das mechanische Aufpressen, das Verbinden bzw. das Bonden und die elektrische Verbindung von dem Halbleiterchip, dem Film und den Klebern kann kollektiv und gleich zeitig ausgeführt werden.

Als nächstes werden die elektrischen Verbindungen zwischen den Chipelektro den 2 und dem isolierenden Substrat 8 kollektiv mit Bezug zu Fig. 1A bis 2A erläutert. Eine Mehrzahl von Elektrodenkontaktierungsflecken, die an der unte ren Oberfläche des Halbleiterchips 2 gebildet sind, sind als die Chipelektroden 2a direkt mit den Elektroden 7a auf dem Film, die auf der oberen Seite des Trägerfilmes 6 vorgesehen sind, verbunden. Die Chipelektroden 2a sind wei terhin elektrisch mit den Elektroden 7b unter dem Film, die auf der Unterseite des Trägerfilmes 6 vorgesehen sind, mittels der Leitungen 7c in dem Film, die in dem Trägerfilm 6 eingebettet sind, verbunden.

Die Elektroden 7b unter dem Film sind elektrisch mit den Signallötkontakt hügeln 9 und den Abschirmungslötkontakthügeln 10, die auf der Hauptober fläche des isolierenden Substrates 8 vorgesehen sind, mittels der Mehrzahl von Elektroden 7d auf der Leiterplatte, die auf der oberen Oberfläche des isolie renden Substrates 8 vorgesehen sind, und der Mehrzahl von inneren Leitungen 7e, die in dem isolierenden Substrat 8 eingebettet sind, verbunden.

Fig. 3A ist eine obere perspektivische Ansicht, die die Halbleitervorrichtung 1, die in Fig. 2B gezeigt ist, zeigt, wenn die Vorrichtung umgedreht ist. Mit Be zug zu Fig. 3 wird nun ein Verfahren des Bildens der Signallötkontakthügel 9 und der Abschirmungslötkontakthügel 10 sowie von elektrischen Verbindungen zwischen den Signallötkontakthügeln 9 und der Leiterplatte 90 beschrieben. Die Signallötkontakthügel 9 dienen als externe Elektroden der Halbleitervor richtung 1 bezüglich der Leiterplatte 90. Eine Mehrzahl von halbkugelförmigen Ausnehmungen 51, die zum Bilden der Lötkontakthügel 9 oder 10 verwendet werden, sind in einem Gitterfeldmuster in der Halbleitervorrichtung 1, die einem Bondzusammenbau und internen Verdrahtungsoperationen unterzogen wurde, gebildet. Lötkugeln werden unter Verwendung von Lotdrähten, die beispielsweise aus Pb-Sn gebildet sind, durch ein Draht-Bondverfahren gebil det. Nachdem die so gebildeten Löt- bzw. Lotkugeln in die entsprechenden halbkugelförmigen Ausnehmungen 51 gelötet sind, werden die Drähte abge schnitten, wodurch nur die Lötkugeln bzw. -perlen 9 oder 10 zurückgelassen werden.

Die inneren Leitungen 7e des isolierenden Substrates 8 sind schon zu der Oberfläche der halbkugelförmigen Ausnehmungen 50 ausgedehnt bzw. erstreckt und sind entsprechend mit der Mehrzahl von Chipelektroden 2a mittels der vorhergehenden elektrischen Verbindungen als Ergebnis der Bildung der Löt kontakthügeln 9 oder 10 verbunden. In Abhängigkeit von der Art, in der die inneren Leitungen 7e des isolierenden Substrates 8 und die Leitungen 7c in dem Film des Trägerfilmes 6 geführt sind, kann die Verbindung zwischen den Chipelektroden 2e und den Signallötkontakthügeln 9 derart geschaltet werden, daß es möglich ist, auf verschiedene Anforderungen von der Leiterplatte 90 zu reagieren.

Die Signallötkontakthügel 9, die in Fig. 3B durch nicht-ausgefüllte Kreise dar gestellt sind, sind in dem Mittelbereich des isolierenden Substrates 8 angeord net. Im Gegensatz dazu sind schraffierte Abschirmungslötkontakthügel 10 in dem peripheren Bereich des isolierenden Substrates 8 zum Umgeben der gesam ten Gruppe von Signallötkontakthügeln 9 angeordnet. Genauer sind die Ab schirmungslötkontakthügel 10 in dem Bereich des isolierenden Substrates 8, der dem peripheren Bereich des Halbleiterchips 2 entspricht, angeordnet, d. h. in dem Bereich des isolierenden Substrates 8, der dem äußeren peripheren Be reich des Halbleiterchips 2, der mit der Bondoberfläche des rechteckig umge benden Spannungsverringerungsfilmes 3 verbunden ist und der die maximale Spannungsverringerungsdichte pro Einheit aufweist, entspricht. Als Ergebnis wird die auf die Abschirmungslötkontakthügel 10 ausgeübte Spannung erhöht, wohingegen die auf die Signallötkontakthügel 9 ausgeübte Spannung entspre chend verringert wird.

Zurück zu Fig. 1A wird die Halbleitervorrichtung 1, die dem elektrischen Ver binden ausgesetzt war, in eine Versiegelungsform plaziert und das Versiege lungsmaterial 11, das aus einem Epoxidharz gebildet ist, wird in die Form ge füllt, wodurch die Halbleitervorrichtung 1 eingeformt wird. Das Versiege lungsmaterial 11 fixiert klebend und hermetisch die untere Oberfläche des Halbleiterchips 2 auf die obere Oberfläche des Spannungsverringerungsfilmes 3, genauer versiegelt das Versiegelungsmaterial die Lücke von den bildenden Elementen eines gestapelten Aufbaus in dem Fenster des Spannungsverringe rungsfilmes 3 (siehe Fig. 2A), wodurch der Halbleiterchip 2 von der externen Umgebung abgeschirmt wird. Als Ergebnis der Halbleitervorrichtung 1, die durch das Versiegelungsmaterial 11 versiegelt ist und mit dem Gehäuse 12, das aus Epoxidharz gebildet ist, bedeckt ist, ist die Halbleitervorrichtung 1 fertig gestellt, deren Gehäuse 12 im wesentlichen gleich in der Größe zu dem Halb leiterchip 2 ist und die ein Spannungsverringerungsmittel enthält, das aus dem Spannungsverringerungsfilm 3, der zwischen dem Halbleiterchip 2 und den Halbleiterkontakthügeln 9, 10 vorgesehen ist, gebildet ist.

Die Signallötkontakthügel 9 dienen als externe Elektroden der Halbleitervor richtung 1, die einen Fluß von Eingabe- und Ausgabesignalen zwischen dem Halbleiterchip 2 und der Leiterplatte 90 ermöglichen. Das Montieren der Halbleitervorrichtung 1 auf der Leiterplatte 90 ist durch Löten der Signallöt kontakthügel 9 an die Elektroden 90a der Leiterplatte 90 und durch Löten der Abschirmungslötkontakthügel 10 an die Elektroden 90b mit Massepotential der Leiterplatte 90 beendet.

Da die Mehrzahl von Lötkontakthügeln 9, 10 mechanisch mit der Mehrzahl von Elektroden 90a, 90b der Leiterplatte 90 verlötet werden, kann die auf das iso lierende Substrat 8 ausgeübte Spannung zu der Leiterplatte 90 verteilt werden. Da speziell die Mehrzahl von Abschirmungslötkontakthügeln 10 derart vorge sehen sind, daß sie dem Randbereich des Halbleiterchips 2, der die maximale Spannungsverteilungsdichte aufweist, entsprechen, ist die auf jeden Signalkon takthügel 9 ausgeübte Spannung deutlich reduziert. Folglich ist die Zuverläs sigkeit der elektrischen Verbindung der Halbleitervorrichtung gegenüber einer Biegungsbeanspruchung, die von der Leiterplatte 90 auf die Halbleitervorrich tung ausgeübt wird, oder gegenüber von Wärmezyklen verbessert.

Die Signallötkontakthügel 9, die durch die Abschirmungslötkontakthügel 10 mit Massepotential umgeben sind, sind elektrisch mittels der Abschirmungslöt kontakthügel 10 von externen Signalen, die andere sind als die Signale, die zwischen dem Halbleiterchip 2 und der Leiterplatte 90 ausgetauscht werden, abgeschirmt. Folglich kann die CSP-Halbleitervorrichtung 1 erzielt werden, die externes Rauschen verringert und Übersprechen zwischen externen Signalen und den Signallötkontakthügeln 9 verhindert.

Einige Modifikationen des ersten Ausführungsbeispieles werden nun beschrie ben.

A) Obwohl die obige Beschreibung den Fall erklärt hat, bei dem der Span nungsverringerungsfilm 3 eine rechteckige umgebende Form annimmt, ist der vorhergehende Fall nur einer von den Beispielen des Spannungsverringerungs filmes. Solange der Spannungsverringerungsfilm eine ringförmige Form an nimmt, die ein Erhöhen des Bereiches, der mit dem Randbereich des Halbleiter chips 2, der die maximale Spannungsdichteverteilung pro Einheit aufweist, zu verbinden ist, ermöglicht, kann der Spannungsverringerungsfilm eine polygo nale Form, wie z. B. ein Viereck, ein Achteck oder ein Polygon mit mehr Sei ten, oder eine ovale Form annehmen.
B) Weiterhin kann solange der Bereich des Spannungsverringerungsfilmes 3, der mit dem Randbereich des Halbleiterchips 2 zu verbinden ist, breiter ist als ein vorbestimmter Wert und eine symmetrische Form aufweist, der Spannungs verringerungsfilm 3 eine nicht-ringförmige Form annehmen. Beispielsweise kann der Spannungsverringerungsfilm in einem kreuzförmigen oder X-förmigen Muster, das im wesentlichen in der externen Breite gleich zu dem Halbleiter chip 2 ist, oder in einer Form symmetrisch bezüglich den vier Ecken oder Sei ten des Halbleiterchips 2 gebildet sein. In diesem Fall sind die Chipelektroden 2a beispielsweise derart angeordnet, daß sie von dem kreuzförmigen Pfad derart beabstandet sind, daß die einfließende Leitfähigkeit des Versiegelungs materiales 11 in die Lücke zwischen dem nicht-ringförmigen Spannungsverrin gerungsfilm 3 und dem Halbleiterchip 2 erhöht wird, wodurch eine Koniagura tion der Halbleitervorrichtung 1 mit einer überragenden Versiegelungszuver lässigkeit ermöglicht wird.
C) Obwohl das Verfahren des Bildens der Lötkontakthügel mit Bezug zu dem Fall beschrieben wurde, bei dem die Lötkontakthügel mittels dem Löt drahtbondverfahren gebildet werden, ist das Verfahren auf ein solches Verfah ren nicht beschränkt. Die Lötkontakthügel können durch das elektrolytische Platierungsverfahren bzw. das Galvanisierungsverfahren gebildet werden.
D) Obwohl alle der Lötkontakthügel, die dem Randbereich des isolierenden Substrates 8 entsprechen, als Abschirmungslötkontakthügel 10 beschrieben sind, ist die vorliegende Erfindung nicht auf dieses Ausführungsbeispiel be schränkt. Die Mehrzahl der Abschirmungslötkontakthügel 10 kann derart an geordnet werden, daß die Mehrzahl von Signallötkontakthügeln 9 umgeben werden. In anderen Worten können in einem Fall, bei dem die Chipelektroden 2a in beispielsweise vier Blöcke in der Form eines Fensters mit vier Untertei lungen in Segmente aufgeteilt sind, bei dem der Spannungsverringerungsfilm 3 in einem kreuzförmigen Muster gebildet ist und bei dem die Lötkontakthügel in vier unterteilten Blöcken gebildet sind, die Signallötkontakthügel 9 durch die Abschirmungslötkontakthügel 10 innerhalb jedes Blockes umgeben sein.
E) Entsprechend den Anforderungen einer Schaltung, bei der die vorlie gende Erfindung angewendet wird, können mit einem Strompotential zu verbin dende Abschirmungslötkontakthügel anstatt der Abschirmungslötkontakthügel 10, die mit einem Massepotential verbunden sind, vorgesehen werden.

Wie oben beschrieben wurde, ist bei dem Halbleiterchip 1 entsprechend dem ersten Ausführungsbeispiel der Trägerfilm 6 vorher zu der hinteren Seite 8b (entspricht der oberen Seite, die in Fig. 1A gezeigt ist) des isolierenden Substrates 8, das in der Größe im wesentlichen gleich zu dem Halbleiterchip 2 ist, verbunden. Mittels den Klebeelementen 5c, die an der oberen Seite des Trägerfilmes 6 vorgesehen sind, sowie der Klebeelemente 5a, 5b, die auf den entsprechenden Seiten des Spannungsverringerungsfilmes 3, der zumindest zwi schen dem Halbleiterchip 2 und dem Randbereich des isolierenden Substrates 8 verbunden ist, vorgesehen sind, sind der Halbleiterchip 2, der Spannungsverrin gerungsfilm 3 und das isolierende Substrat 8 aufeinandergepreßt. Gleichzeitig sind die Chipelektroden 2a und die Elektroden 7a auf dem Film direkt mitein ander verbunden, wodurch die Schichten gestapelt sind.

Die Mehrzahl der Signallötkontakthügel 9 sind in einem Gitterfeldmuster auf der Hauptoberfläche 8a des isolierenden Substrates 8 angeordnet und erlauben einen Fluß von Eingabe- und Ausgabesignalen zwischen dem Halbleiterchip 2 und der Leiterplatte 90. Weiterhin sind die Mehrzahl von Abschirmungslötkon takthügeln 10 zumindest in dem Randbereich der Hauptoberfläche 8a des iso lierenden Substrates 8 angeordnet und umgeben die Signallötkontakthügel 9 und sind mit einem Massepotential oder einem Strompotential verbunden, so daß die Signallötkontakthügel 9 abgeschirmt sind. Danach wird der Halbleiter chip 2 dann hermetisch versiegelt und in das Gehäuse 12 eingebracht, das im wesentlichen in der Größe gleich zu dem Halbleiterchip 2 ist.

Zweites Ausführungsbeispiel

Fig. 4A ist eine Querschnittsansicht, die eine Halbleitervorrichtung für Verkap selungszwecke entsprechend einem zweiten Ausführungsbeispiel zeigt, und Fig. 4B ist eine Bodenansicht, die die Halbleitervorrichtung zeigt. Fig. 5A ist eine Draufsicht, die einen Spannungsverringerungsfilm, der eine Abschirmungs schicht enthält, zeigt, und Fig. 5B und 5C sind Querschnittsansichten, die den Spannungsverringerungsfilm zeigen. Erklärungen für die Bezugszeichen, die identisch oder entsprechend denen sind, die für das erste Ausführungsbeispiel, das in Fig. 1A-3B gezeigt ist, verwendet werden, werden hier ausgelassen und Erklärungen werden nur in Verbindungen mit Elementen, die relevant für das zweite Ausführungsbeispiel sind, angegeben.

Die gestapelte Struktur einer Halbleitervorrichtung 1a wird nun im folgenden mit Bezug zu Fig. 4A beschrieben. Der erste Unterschied zwischen dem ersten Ausführungsbeispiel, das in Fig. 1A-3B gezeigt ist, und dem in Fig. 4A-6B gezeigten zweiten Ausführungsbeispiel liegt darin, daß ein Spannungsverringe rungsfilm 13 zwischen dem Halbleiterchip 2 und dem Trägerfilm 6 verbunden ist. Der Spannungsverringerungsfilm 13 ist aus einem Compositefilm bzw. Mehrlagenfilm gebildet, der darin eingebettet die Abschirmungsschicht 4 und Abschirmungsschichtelektroden 4a aufweist.

Die Struktur des Compositespannungsverringerungsfilmes 13, der die Abschir mungsschicht 4 enthält, wird im folgenden beschrieben. Fig. 5B ist eine Quer schnittsansicht entlang der Strichpunktlinie B-B' in der Draufsicht von Fig. 5A, und Fig. 5C ist eine Querschnittsansicht entlang der Strichpunktlinie C-C' in Fig. 5A. Die Abschirmungsschicht 4 ist ein leitender Film, der aus beispiels weise Aluminium, Kupfer oder Gold mit einer Dicke von 0,1 bis 0,5 mm gebil det ist. Die Abschirmungsschicht 4 ist in dem Spannungsverringerungsfilm 3, der aus einem thermoplastischen Elastomerharz gebildet ist, derart eingebettet, daß sie außerhalb des Spannungsverringerungsfilmes nicht freigelegt ist. In dem in Fig. 5C gezeigten Beispiel sind die vier Abschirmungsschichtelektroden 4a aus dem gleichen leitenden Material wie das der Abschirmungsschicht 4 gebildet. Diese Abschirmungselektroden 4a sind an vier Ecken des Spannungs verringerungsfilmes 3 vorgesehen und sind elektrisch mit der Abschirmungs schicht 4 verbunden. Weiterhin sind die Abschirmungselektroden 4a elektrisch mit den Abschirmungslötkontakthügeln 10, die mit dem Massepotential verbun den sind, mittels der Elektroden 7a auf dem Film verbunden, was später be schrieben wird.

Wenn der Compositespannungsverringerungsfilm 13, der die Abschirmungs schicht 4 enthält, für den in Fig. 2A gezeigten Prozeß verwendet wird, wird die Abschirmungsschicht 4 derart angeordnet, daß sie komplett und nahe die Chipelektroden 2a, die die Leitungen 7c in dem Film, die in dem Trägerfilm 6 eingebettet sind, und die Leitungen 7e, die in dem isolierenden Substrat 8 ein gebettet sind (nicht in Fig. 4A und 4B dargestellt, siehe Fig. 1A und 1B), um gibt. Obwohl der Spannungsverringerungsfilm 13 in der Fläche gleich zu dem Spannungsverringerungsfilm 3 ist, weist der Film 13 überragende Rauschredu zierungsfähigkeiten auf.

Wie in Fig. 4B gezeigt ist, ist die zweite Eigenschaft der Halbleitervorrichtung 1a, daß die Signallötkontakthügel 9 und die Abschirmungslötkontakthügel 10 abwechselnd auf der Hauptoberfläche 8a des isolierenden Substrates 8 in einer solchen Art angeordnet sind, daß jeder Signallötkontakthügel 9 durch vier Ab schirmungslötkontakthügel 10 umgeben ist. Weiterhin sind, wie in Fig. 4A und 4B gezeigt ist, die vier Abschirmungslötkontakthügel 10, die an den vier Ecken des isolierenden Substrates 8 vorgesehen sind, mit den vier Abschirmungs schichteelektroden 4a, die an den vier Ecken vorgesehen sind, mittels inneren Durchgangslöcherleitungen 7f des isolierenden Substrates 8 verbunden.

In der Halbleitervorrichtung 1 entsprechend dem ersten Ausführungsbeispiel kann ein Übersprechen zwischen externen Signalen und den Signallötkontakt hügeln 9 verhindert werden. In der Halbleitervorrichtung 1a entsprechend dem zweiten Ausführungsbeispiel kann zusätzlich ein Übersprechen zwischen den Signallötkontakthügeln 9 durch Verbinden der vier Abschirmungslötkontakt hügel 10, die den Signallötkontakthügel 9 umgeben, mit den Abschirmungslöt kontakthügeln 10, die im Potential gleich zu der Abschirmungsschicht 4 sind, mittels der Chipelektroden 2a mit Massepotential oder der inneren Leitung 7e mit Massepotential verhindert werden.

Sogar wenn die Abschirmungslötkontakthügel 10, die im Potential gleich zu der Abschirmungsschicht 4 sind, mit dem Massepotential mittels der Elektroden 90a der Leiterplatte 90 verbunden sind, sind die Signallötkontakthügel 9 elek trisch abgeschirmt, wodurch ein Übersprechen zwischen den Signallötkontakt hügeln 9 verhindert wird.

Einige Modifikationen des zweiten Ausführungsbeispieles werden nun be schrieben.

A) Obwohl die vorhergehende Beschreibung die Abschirmungsschicht 4, die eine rechteckige umgebende Platte ist, beschrieben hat, zeigt das vorliegende Ausführungsbeispiel nur ein Beispiel der Abschirmungsschicht. Beispielsweise kann die Abschirmungsschicht 4 in einer Platte gebildet sein, in der eine Mehr zahl von Löchern in einem Gitterfeldmuster gebildet sind. In diesem Fall kann ein Übersprechen zwischen Signallötkontakthügeln 9 effizienter verhindert werden.
B) Obwohl die Abschirmungsschichtelektroden 4a an den vier Ecken des Spannungsverringerungsfilmes 13 vorgesehen sind, ist die vorliegende Erfin dung auf ein solches Beispiel nicht beschränkt. Beispielsweise kann die Ab schirmungsschichtelektrode in einer flachen zylindrischen Form derart gebildet sein, daß sie in Kontakt mit dem gesamten Umfang der Abschirmungsschicht 4 kommt. Kurz gesagt, können die Abschirmungsschicht 4 und die Abschir mungsschichtelektrode 4a in einer kontinuierlichen Schicht in der Form eines hohlen rechteckigen Blattes gebildet sein.
C) Obwohl die vorhergehende Beschreibung den Fall erklärt, bei dem die Abschirmungsschicht 4 und die Abschirmungsschichtelektroden 4a aus einem Metallfilm gebildet sind, können sie aus einem leitenden Harzfilm gebildet sein. In diesem Fall ist der leitende Harzfilm bezüglich des Wärmeausdehnungskoef fizientens ähnlich zu dem Spannungsverringerungsfilm 3, der aus einem thermoplastischen Elastomerharz gebildet ist, und somit ist die ursprüngliche Funktion des Spannungsverringerungsfilmes 3 nicht verschlechtert.
D) Obwohl jeder Signallötkontakthügel 9 durch vier Abschirmungslötkon takthügel 10 umgeben ist, ist die vorliegende Erfindung nicht auf dieses Bei spiel beschränkt. Beispielsweise können zwei benachbarte Lötkontakthügel 9, die ein komplementäres Eingabesignal empfangen oder ein komplementäres Ausgabesignal erzeugen, durch sechs Abschirmungslötkontakthügel 10 umge ben sein. In diesem Fall können, obwohl das isolierende Substrat 8 identisch in der Fläche zu dem in Fig. 4B gezeigten isolierenden Substrat ist, die Signallöt kontakthügel 9 in einer größeren Anzahl als die der Signalkontakthügeln, die in Fig. 4B gezeigt sind, vorgesehen sein.
E) Obwohl die vorhergehende Beschreibung den Fall beschrieben hat, bei dem die Abschirmungslötkontakthügel 10 mit einem Massepotential verbunden sind, ist die vorliegende Erfindung nicht nur auf dieses Beispiel beschränkt. Zu mindest einer der Abschirmungslötkontakthügel 10 kann mit dem Stromversor gungspotential verbunden sein.

Wie oben beschrieben wurde, enthält die Halbleitervorrichtung 1a entsprechend dem zweiten Ausführungsbeispiel den Compositespannungsverringerungsfilm 13, der die darin eingebettete Abschirmungsschicht 4 und die darin eingebette ten Abschirmungsschichtelektroden 4a aufweist und der zwischen dem Halb leiterchip 2 und dem Ladungsträgerfilm 6 verbunden ist. Die Abschirmungs schicht 4 umgibt vollständig und nahe die Chipelektroden 2a, die Leitungen 7e bzw. 7c in dem Film und die inneren Leitungen 7e, die in dem isolierenden Substrat 8 eingebettet sind. Obwohl der Spannungsverringerungsfilm 13 in der Fläche gleich zu dem Spannungsverringerungsfilm 3 ist, weist folglich der Spannungsverringerungsfilm 13 eine überragende Rauschreduzierungsfähigkeit auf.

Die Mehrzahl der Abschirmungslötkontakthügel 10, die die Signallötkontakt hügel 9 umgeben und im Potential gleich zu der Abschirmungsschicht 4 sind, sind mit den Massepotentialchipelektroden 2a, den inneren Massepotentiallei tungen 7e oder den Elektroden 90a der Leiterplatte 90 verbunden, wodurch die Signallötkontakthügel 9 mittels der Abschirmungslötkontakthügel 10 des Massepotentials abgeschirmt sind. Folglich kann zusätzlich zu dem Verhindern des Übersprechens zwischen externen Signalen und den Signallötkontakthügeln 9 ein Übersprechen zwischen Signallötkontakthügeln 9 ebenfalls verhindert werden.

Drittes Ausführungsbeispiel

Fig. 6A und 6B zeigen eine Halbleitervorrichtung für Verkapselungszwecke in Querschnittsansicht bzw. in einer Ansicht von unten. Fig. 7A-7D zeigen das Herstellungsverfahren eines isolierenden Substrates, das eine zylindrische Ab schirmungsschicht enthält, in Querschnittsansichten, und Fig. 8A-8D zeigen das Herstellungsverfahren eines isolierenden Substrates mit rechteckigen Löt elektroden in Querschnittsansichten. Erläuterungen für Bezugszeichen, die identisch oder entsprechend zu denen in Fig. 1A-5C verwendeten sind, wer den hier ausgelassen und nur die Elemente, die relevant für das dritte Ausfüh rungsbeispiel sind, werden beschrieben.

Wie in Fig. 6A und 6B gezeigt ist, liegt der erste Unterschied zwischen einer Halbleitervorrichtung 1b entsprechend dem dritten Ausführungsbeispiel und den Halbleitervorrichtungen entsprechend dem ersten und zweiten Ausfüh rungsbeispiel darin, daß ein Abschirmungsschichtfeld 14 in einem isolierenden Substrat 18 enthalten ist. Fig. 7A-7D und Fig. 8A-8D zeigen das Bildungs verfahren des isolierenden Substrates 18, das das Abschirmungsschichtfeld 14 enthält.

Der zweite Unterschied liegt darin, daß eckige Signalelektroden 19, die als externe Elektroden der Halbleitervorrichtung 1b zu verwenden sind, in einem Gitterfeldmuster auf der Hauptoberfläche 18a des isolierenden Substrates 18 derart angeordnet sind, daß sie nicht von der Hauptoberfläche 18a vorstehen. Fig. 8A-8D zeigt das Bildungsverfahren der eckigen Signalelektroden 19 und der eckigen Abschirmungselektroden 20.

Der dritte Unterschied liegt darin, daß eine zylindrische Abschirmungsschicht in dem isolierenden Substrat 18 derart gebildet ist, daß der gesamte Umfang von jeder eckigen Signalelektrode 19 koaxial umgeben ist. Das zylindrische Abschirmungsschichtfeld 14 ist in dem isolierenden Substrat 18 in einem Matrixmuster eingebettet. Fig. 7A-7D zeigen die Prozesse des Bildens des zylindrischen Abschirmungsschichtfeldes 14.

Der vierte Unterschied liegt darin, daß ein Ende des zylindrischen Abschir mungsschichtfeldes 14 elektrisch mit den Leitungen 7c in dem Film des Trägerfilmes 6 (nicht in Fig. 6A-8D gezeigt, siehe Fig. 2A) verbunden ist, daß die Abschirmungselektroden 20, die mit dem Massepotential verbunden sind, elektrisch mit den Leitungen 7c in dem Film mittels den inneren Leitun gen 7f der Substratdurchgangslöcher 63 des isolierenden Substrates 18 verbun den sind und daß die inneren Filmleitungen 7c mit den Chipelektroden 2a mit tels der Elektroden 7a auf dem Film (siehe Fig. 1A) verbunden sind. In Fig. 6A und 6B entsprechen die vier Elektroden an den Ecken der Abschirmungselek trode 20 und die anderen Elektroden entsprechen den Signalelektroden 19.

Der fünfte Unterschied liegt darin, daß ein Gehäuse 23 mit einer Wärmesenke verwendet wird.

Die Prozesse des Bildens des isolierenden Substrates 18, der das zylindrische Abschirmungsschichtfeld 14 enthält, wird nun mit Bezug zu Fig. 7A-7D be schrieben. Fig. 7A ist eine Querschnittsansicht, die ein geformtes bzw. gegos senes Element 60 des isolierenden Substrates 18 zeigt, das durch Eingießen von Polyimidharz in eine Form gebildet ist. In der Figur ist ein zylindrisches Loch 61 in einem rechteckigen Schlitz bzw. als ein rechteckiger Schlitz mit einer Breite von ungefähr 1 mm gebildet. Die Breite des rechteckigen Schlitzes bildet die Dicke des zylindrischen Abschirmungsschichtfeldes 14. Das leitende Material 14a des zylindrischen Abschirmungsschichtfeldes 14 kann das gleiche wie das der Abschirmungsschicht 4 sein, die in dem vorhergehenden Span nungsverringerungsfilm 13 enthalten ist, der in dem zweiten Ausführungsbei spiel erläutert ist. Beispielsweise wird, wie in Fig. 7B gezeigt ist, Gold auf beiden Seiten des isolierenden Substrates 18 abgeschieden. Danach wird das Gold, das an beiden Seiten des geformten Elementes 60 anhaftet, mittels che mischen und mechanischem Polieren entfernt, während das Polyimidharz als Stopper verwendet wird, wodurch das zylindrische Abschirmungsschichtfeld 14, das in dem geformten Körper 60 eingebettet ist, wie in Fig. 7C gezeigt ist, gebildet wird.

Die Verfahren des Herstellens des isolierenden Substrates 18, das die recht eckigen Signalelektroden 19 und die rechteckigen Abschirmungselektroden 20 enthält, wird nun mit Bezug zu Fig. 7C, 7D und 8A-8D beschrieben.

Wie in Fig. 7D gezeigt ist, wird nach dem Bilden des zylindrischen Abschir mungsschichtfeldes 14 das isolierende Substrat von dem in Fig. 7C gezeigten Zustand umgedreht. In diesem Zustand wird der geformte Körper 60 unter Verwendung einer bemusterten Maske 64 geätzt, wodurch eckige Fenster 62 und Durchgangslöcher 63 derart gebildet werden, daß sie durch den Substrat bodenabschnitt hindurchgehen. Die eckigen Fenster 62 und die Substratdurch gangslöcher 63 werden zum Bilden der eckigen Elektroden verwendet.

Dann werden, wie in Fig. 8A gezeigt ist, das in Fig. 7D gezeigte isolierende Substrat 18, der Trägerfilm 6, der Spannungsverringerungsfilm 3 und der Halbleiterchip 2 entsprechend einem Verfahren, das sich von dem entsprechend dem obigen ersten Ausführungsbeispiel (in Fig. 3B gezeigt) unterscheidet, zusammengebaut.

Lötmaterial zur Verwendung mit einer eckigen Elektrode, z. B. Lötzinn, das Pb-Sn enthält, wird in die eckigen Fenster 62 durch ein Galvanisierungsver fahren eingefüllt, bis das Lötmaterial von dem isolierenden Substrat 18 vor steht, wie in Fig. 8B gezeigt ist. Zu dieser Zeit gibt es keine Möglichkeit eines Kurzschlusses, der zwischen den eckigen Signalelektroden 19a und dem zylindrischen Abschirmungsschichtfeld 14 auftritt, da das zylindrische Ab schirmungsschichtfeld 14 nicht an der Oberfläche des isolierenden Substrates 18 freigelegt ist.

In dem in Fig. 8C gezeigten Schritt werden die eckigen Signalelektroden 19a und das isolierende Substrat 18 unter Verwendung einer Schleifscheibe 65 gleichmäßig abgeschliffen. Während aufgepaßt wird, daß das isolierende Substrat 18 während dem Schleifverfahren nicht übermäßig abgeschliffen wird, bis die zylindrische Abschirmungsschicht 14 freigelegt wird, wird die Dicke der Oberfläche des isolierenden Substrates 18, d. h. eine Restoberflächendicke 66, derart gesteuert, daß sie einen Wert von mehr als 1 µm annimmt, wie in Fig. 8D gezeigt ist. Weiterhin ist das Schleifen des isolierenden Substrates 18 in einem Zustand beendet, bei dem das Lötmetall der eckigen Elektroden 19a nicht von der Hauptfläche 18a des isolierenden Substrates 18 vorsteht. Genauer sind die Elektroden 19 in nicht vorstehende Anschlußflecken fertiggestellt anstatt von vorstehenden Kontakthügeln.

Nachdem die eckigen Signallötelektroden 19 und das isolierende Substrat 18 gleichmäßig abgeschliffen sind, wird das Versiegelungsmaterial 11, das aus einem Epoxidharz gebildet ist, in die Struktur eingefüllt, wie in Fig. 6A gezeigt ist, und die Struktur wird mittels einem Wärmeformen geformt. Schließlich wird die Struktur in das Gehäuse 23 mit der Wärmesenke verpackt, wodurch die in Fig. 6 gezeigte Halbleitervorrichtung 1b fertiggestellt wird.

Das Abschirmungsschichtfeld 14 schirmt koaxial jede der eckigen Signalelek troden 19 ab. Übersprechen zwischen den eckigen Signalelektroden 19 kann durch Verbinden des Abschirmungsschichtfeldes 14 mit den Abschirmungs elektroden 20 mit Massepotential und dem Massepotential mittels der Chip elektroden 2a oder der Elektroden 90a der Leiterplatte 90 verhindert werden, wie in dem Fall der vorhergehenden Halbleitervorrichung 1a in dem zweiten Ausführungsbeispiel.

Einige Modifikationen des dritten Ausführungsbeispieles werden nun beschrie ben.

A) In einem Fall, bei dem der Spannungsverringerungsfilm 13, der eine Ab schirmungsschicht enthält, anstatt des Spannungsverringerungsfilmes 3, der in dem in Fig. 3B gezeigten Beispiel verwendet wird, verwendet wird, kann ein Übersprechen zwischen Signalelektroden 19 in einem sehr viel größeren Um fang reduziert werden.
B) Obwohl das zylindrische Abschirmungsschichtfeld 14 als ein rechteckiger Schlitz gebildet ist, kann das Feld beispielsweise als ein sechseckiger oder achteckiger Schlitz oder als ein zylindrischer Schlitz gebildet sein. In diesem Fall weist das Feld keine raffinierten eckigen Abschnitte auf, die sonst einen Schatten werfen würden, was ebenfalls zum Verbessern der Gleichmäßigkeit eines durch das Galvanisierungsverfahren gebildeten Filmes dient.
C) Obwohl die vorhergehende Beschreibung den Fall erläutert hat, bei dem die als externe Elektroden zu verwendende eckige Signalelektroden 19 derart gebildet sind, daß sie nicht von der Hauptfläche 18a des isolierenden Substra tes 18 vorstehen, können die vorher erwähnten Signallötkontakthügel 9 eben falls in einem Fall verwendet werden, bei dem die Signalelektroden derart an gepaßt sind, daß sie die Anforderungen für die Kombination mit den Elektro den 90a auf der Leiterplatte 90 erfüllen.
D) Anstatt der eckigen Signalelektroden 19 können säulenförmige Signal elektroden durch Einfüllen von sphärischen Lötkontakthügeln in säulenförmige Fenster, deren Böden halbkugelförmig sind, anstatt in die eckigen Fenster 62 unter dem Drahtbondverfahren und unter Verwendung des in Fig. 3B gezeigten Lötdrahtes und durch Abschleifen der Kontakthügel gebildet werden.
E) Da das Gehäuse 23 mit einer Wärmesenke 23 (in Fig. 6A gezeigt) größer ist als der Halbleiterchip 2, können an beiden Seiten des Gehäuses vorgesehene Rippen, das in Fig. 6A gezeigt ist, in einem Fall, in dem die Miniaturisierung des Gehäuses Priorität hat, entfernt sein.

Wie oben beschrieben wurde, enthält die Halbleitervorrichtung 1b entsprechend dem dritten Ausführungsbeispiel die eckigen externen Elektroden 19, 20, die einen überragenden Flächennutzungsfaktor aufweisen, und das Gehäuse 23, das eine Wärmesenke aufweist und effizient die durch den Halbleiterchip 2 erzeugte Wärme verteilt. Die Halbleitervorrichtung 1b ist für eine hohe Inte gration und Miniatursierung geeigneter als die vorhergehenden Halbleitervor richtungen 1, 1a. Weiterhin weist die Halbleitervorrichtung das isolierende Substrat 18, das das Abschirmungsschichtfeld 14 enthält, auf, und jede eckige Signalelektrode 19 ist koaxial durch die zylindrische Abschirmungsschicht 14 abgeschirmt. Weiterhin sind die Signalelektroden 19 als Elektrodenanschluß flecken gebildet, die nicht von der Hauptfläche 18a des isolierenden Substrates vorstehen. Sogar in einem Fall, bei dem die Halbleitervorrichtung in einem Mikrowellenbereich von 30 GHz verwendet wird, kann folglich ein Überspre chen von Signalelektroden 19 zuverlässig verhindert werden, während die Halbleitervorrichtung auf einer Chipgröße gehalten wird.

Viertes Ausführungsbeispiel

Fig. 9 ist eine Querschnittsansicht, die eine Halbleitervorrichtung 1c für einen Verkapselungszweck entsprechend einem vierten Ausführungsbeispiel zeigt.

Fig. 10A und 10B zeigen ein Harzmaterial, das Deuterium enthält, in erläutern den Ansichten. Fig. 11A und 11B sind Diagramme, die das Streuen von Neu tronen mittels dem Harzmaterial, das Deuterium enthält, zeigen. Erklärungen für die Bezugszeichen, die identisch zu denen sind, die in Fig. 1A bis 8D vor gesehen sind, oder diesen entsprechen, werden hier ausgelassen, und eine Er läuterung wird nur von den Elementen angegeben, die für das vierte Ausfüh rungsbeispiel relevant sind.

Bor B11, das eine Massenzahl von 11 aufweist und allgemein zum Herstellen einer Halbleitervorrichtung verwendet wird, enthält im allgemeinen ein Isotop B10 mit einer Massenzahl von 10. Wenn Neutronen in ein Borsilikatglas (BPSG) fliegen, reagieren die Neutronen mit B10 derart, daß α-Strahlen er zeugt werden. Es ist bekannt, daß die so erzeugten α-Strahlen in das Silizium substrat des Halbleiterchips 2 derart eintreten, daß eine große Menge von elektrischen Ladungen erzeugt wird und das Störungen durch weiche Fehler bedingt werden.

Sogar in einem Fall, in dem kein BPSG für eine Halbleitervorrichtung verwen det wird, treten Elektronen-Loch-Paare in dem Siliziumsubstrat auf und die elektrischen Ladungen ändern stark das elektrische Feld oder Potentiale des Siliziumsubstrates, so daß vorübergehend Fehlfunktionen des Halbleiterchips 2 bedingt werden, wenn beispielsweise Höhenstrahlung, die α-Strahlen enthält, durch den Halbleiterchip 2 hindurchgeht.

Die Halbleitervorrichtung 1c entsprechend dem vierten Ausführungsbeispiel ist darauf gerichtet, eine Halbleitervorrichtung vorzusehen, die ein Durchgehen von Neutronen verhindern kann, sogar wenn sie im Weltraum oder in einer Umgebung, in der einkommende Neutronen nicht vernachlässigbar sind, ver wendet wird.

Wie in Fig. 9 gezeigt ist, die eine Querschnittsansicht der Halbleitervorrichtung 1c ist, liegt der erste Unterschied zwischen dem vierten Ausführungsbeispiel und dem ersten bis dritten Ausführungsbeispiel, die vorher erwähnt wurden, darin, daß das isolierende Substrat und/oder der Trägerfilm 36 aus einem Polyimidharz, das Deuterium enthält, gebildet sind. Der zweite Unterschied liegt darin, daß das Versiegelungsmaterial 31 und/oder das Harzgehäuse 32 aus einem Polyimidharz, das Deuterium enthält, gebildet sind. Der dritte Unter schied liegt darin, daß ein Harzfilm 35, der Deuterium enthält, auf der Rück seite 2c des Halbleiterchips 2 vorgesehen bzw. aufgebracht ist. Die vorliegende Erfindung kann durch eine beliebige Kombination dieser drei Merkmale oder durch die Verwendung von nur einem davon durchgeführt werden. In anderen Aspekten ist das vierte Ausführungsbeispiel in der Anordnung gleich zu dem ersten bis dritten Ausführungsbeispiel.

Es wird das Harzmaterial, das Deuterium enthält und das für die Halbleiter vorrichtung 1c entsprechend dem vierten Ausführungsbeispiel, die in Fig. 9 ge zeigt ist, verwendet wird, mit Bezug zu Fig. 10A und 10B beschrieben. Fig. 10A zeigt eine chemische Formel von C₂D₅ bei der der Wasserstoff H durch Deuterium D ersetzt ist und die anstatt von C₂H₅ für eine Alkylgruppe ver wendet wird, die in dem Polyimidharz enthalten ist, das das isolierende Substrat 8 und den Trägerfilm 6 bildet. Fig. 10B zeigt eine chemische Formel von CD₃, bei der der Wasserstoff H mit Deuterium D ersetzt ist und die anstatt von CH₃ des Bisphenol A verwendet wird, das in dem Epoxidharz enthalten ist, das das Versiegelungsmaterial 11 und das Gehäuse 12 bildet.

Wie oben erwähnt wurde, enthalten nicht nur das Polyimidharz oder das Epoxidharz sondern ebenfalls allgemein verwendete Harze eine Menge von Wasserstoffatomen. Sogar wenn die Wasserstoffatome H mit Deuterium D er setzt sind, das ein Isotrop des Wasserstoffatomes ist, sind das Harz, das die Wasserstoffatome enthält, und das Harz, das Deuterium enthält, bezüglich der chemischen Eigenschaften vollständig gleich und reagieren vollständig in der gleichen Art. Der Erfinder hat auf solche Merkmale Wert gelegt und hat bestä tigt, daß das Polyimid, das Deuterium enthält, oder das Epoxidharz, das Deu terium enthält, mittels dem im wesentlichen gleichen Verfahren hergestellt werden können.

Das Streuen der Neutronen durch das Harzmaterial, das Deuterium enthält und das für die Halbleitervorrichtung lc entsprechend dem vierten Ausführungsbei spiel, das in Fig. 9 gezeigt ist, verwendet wird, wird nun mit Bezug zu Fig. 11A und 11B beschrieben. Die Neutronen werden durch den Streuprozeß ab gebremst. Deuterium, das einen großen Streuquerschnitt und einen beträchtlich kleinen Absorbtionsquerschnitt ausweist, ist ein überragender Neutronenmode rator. Wie in Fig. 11B gezeigt ist, erhöht sich der Streuquerschnitt der Neutro nen, die gerade durch das Deuterium hindurchgehen, abrupt, wenn sich die Neutronenenergie verringert. Fig. 11A zeigt ein Simmultationsergebnis, das die Neutronenabschirmungsfähigkeit des Deuteriums betrifft und das auf der Basis einer solchen Beziehung berechnet ist.

Wie oben beschrieben wurde, ist die Halbleitervorrichtung 1c entsprechend dem vierten Ausführungsbeispiel durch eines von dem isolierenden Substrat 38, dem Trägerfilm 36, dem Versiegelungsmaterial 31, dem Harzgehäuse 32 und dem Harzfilm 35, der auf der Rückseite des Halbleiterchips 2 aufzubringen ist, die von dem Polyimid, das Deuterium enthält, oder dem Epoxidharz, das Deu terium enthält, gebildet sind, die dadurch das Durchgehen der Neutronen ver hindern, gekennzeichnet.

Die Effekte und Vorteile können wie folgt zusammengefaßt werden.

Entsprechend einem ersten Aspekt ist ein Spannungsverringerungsfilm mit einem Randabschnitt eines Halbleiterchips, der die maximale Spannungsvertei lungsdichte aufweist, verbunden und daher wird die Spannung, die auf den Halbleiterchip ausgeübt wird, verringert. Weiterhin sind Abschirmungselektro den in einem Randbereich eines isolierenden Substrates mit der maximalen Spannungsverteilungsdichte vorgesehen und daher wird die Spannung, die auf die Signalelektroden ausgeübt wird, die in dem Mittelbereich des isolierenden Substrates vorgesehen sind, verringert. Als Ergebnis kann die Zuverlässigkeit der elektrischen Verbindung zwischen dem Halbleiterchip und einer Leiter platte deutlich verbessert werden.

Da entsprechend einem zweiten Aspekt eine Abschirmungsschicht, die in dem Spannungsverringerungsfilm eingebettet ist, die Chipelektroden von einem nahen Bereich aus abschirmt, schirmen die Abschirmungselektroden die Signalelektroden ab. Folglich kann eine Rauschreduzierung und ein Verhindern des Übersprechens zwischen externen Signalen und den Signalelektroden er zielt werden.

Entsprechend einem dritten Aspekt kann eine gegenseitige Verbindung, die die Anforderung von sowohl der Leiterplatte als auch des Halbleiterchips erfüllt, durch Schalten interner Schaltungen in dem Zusammenbau erzielt werden.

Entsprechend einem vierten Aspekt ist jede der Signal- und Abschirmungselek troden koaxial abgeschirmt und daher kann ein Übersprechen zwischen den Signalelektroden sowie ein Übersprechen zwischen externen Signalen und den Signalelektroden verhindert werden. Speziell die Struktur, bei der jede der eckigen Signalelektroden und jede der Abschirmungselektroden koaxial mittels einem rechteckigen Abschirmungsschichtfeld abgeschirmt sind, stellt einen hohen Flächennutzungsfaktor bereit und führt dazu, daß ein Halbleiterchip und ein Halbleitergehäuse kompakt werden.

Entsprechend einem fünften Aspekt sind externe Elektroden als Lötkontakt hügel gebildet, die von der Hauptfläche des isolierenden Substrates vorstehen. Folglich weisen die externen Elektroden einen hohen Flexibilitätsgrad auf und erleichtern die Verbindung des Halbleiterchips mit der Leiterplatte.

Entsprechend einem sechsten Aspekt sind die externen Elektroden als Elektro denkontaktierungsflecken gebildet, die nicht von der Hauptfläche des isolieren den Substrates vorstehen. Folglich weisen die externen Elektroden eine hohe Signalübertragungszuverlässigkeit auf und können effizienter ein Übersprechen zwischen den Signalelektroden verhindern.

Entsprechend einem siebten Aspekt kann die durch den Halbleiterchip erzeugte Wärme effizient verteilt bzw. abgeleitet werden, obwohl das Gehäuse in der Größe gleich zu dem Halbleiterchip ist, und daher kann die Zuverlässigkeit des Ausdauerbetriebes der Halbleitervorrichtung verbessert werden.

Entsprechend einem achten Aspekt kann die Halbleitervorrichtung in einer Um gebung verwendet werden, in der die Vorrichtung einkommenden Neutronen ausgesetzt ist, und kann weiche Fehler verhindern, die sonst durch das Durch gehen der Neutronen verursacht werden würden.

Entsprechend einem neunten Aspekt kann ein rechteckiger, umgebender oder ringförmiger Spannungsverringerungsfilm eine darin eingebettete Abschir mungsschicht aufweisen. Daher kann ein Übersprechen verhindert werden. Weiterhin verbessert ein kreuzförmiger Spannungsverringerungsfilm den Fluß von Versiegelungsmaterial in eine Lücke zwischen dem Halbleiterchip und dem Spannungsverringerungsfilm, wodurch die Versiegelungszuverlässigkeit verbes sert wird.

Claims

1. Halbleitervorrichtung mit
einem Halbleiterchip (2), bei dem Schaltungselemente an seiner Hauptfläche (2b) gebildet sind, wobei der Halbleiterchip (2) mit Chipelektroden (2a) an seiner Hauptfläche (2b) vorgesehen ist,
einem isolierenden Substrat (8) mit einer Hauptfläche (8a) zum Hinweisen zu einer Leiterplatte (90) und einer hinteren Fläche (8b) zum Empfangen des Halbleiterchips (2),
Signalelektroden (9), die in einem Stiftgitterfeld an der Hauptfläche (8a) des isolierenden Substrates (8) angeordnet sind, wobei die Signalelektroden (9) mit den Chipelektroden (2a) des Halbleiterchips (2) elektrisch verbunden sind,
Abschirmungselektroden (10), die an einem Randbereich der Hauptfläche (8a) des isolierenden Substrates (8) angeordnet sind, zum Umgeben der Signalelek troden (9),
einem Spannungsverringerungsfilm (3), der zwischen einem Randabschnitt der Hauptfläche (2b) des Halbleiterchips (2) und einem Randabschnitt der hinteren Fläche (8b) des isolierenden Substrates (8) vorgesehen ist,
einem Versiegelungsmaterial (11), das hermetisch einen Zwischenraum zwi schen der Hauptfläche (2b) des Halbleiterchips (2) und der hinteren Fläche (8b) des isolierenden Substrates (8) versiegelt, und
einem Gehäuse (12), das den versiegelten Halbleiterchip (2), den Spannungs verringerungsfilm (3) und das isolierende Substrat (8) hermetisch aufnimmt, wobei die Signal- und Abschirmungselektroden (9, 10), die an der Hauptfläche (8a) des isolierenden Substrates (8) vorgesehen sind, mit Elektroden der Lei terplatte (90) verbunden sein können.

2. Halbleitervorrichtung nach Anspruch 1, bei der der Spannungsverringerungsfilm (3) darin eine Abschirmungsschicht (4) ent hält, die mit einer der Abschirmungselektroden (10) an der Hauptfläche (8a) des isolierenden Substrates (8) verbunden ist.

3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der das isolierende Substrat (8) auf seiner hinteren Seite einen Trägerfilm (6) auf weist, der eine interne Schaltung (7e) enthält, die die elektrische Verbindung zwischen den Chipelektroden (2a) des Halbleiterchips (2) und den Signalelek troden (9) oder den Abschirmungselektroden (10) des isolierenden Substrates (8) schalten kann.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der das isolierende Substrat (8) darin ein Abschirmungselement (14) aufweist, das koaxial jede der Signalelektroden (9) und der Abschirmungselektroden (10), die an der Hauptfläche (8a) des isolierenden Substrates (8) vorgesehen sind, umgibt.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die Signalelektroden (9) und die Abschirmungselektroden (10), die an der Hauptfläche (8a) des isolierenden Substrates (8) gebildet sind, aus Lötkontakt hügeln gebildet sind, die von der Hauptfläche (8a) des isolierenden Substrates (8) vorstehen.

6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die Signalelektroden (9) und die Abschirmungselektroden (10), die an der Hauptfläche (8a) des isolierenden Substrates (8) vorgesehen sind, aus Elektro denkontaktierungsflecken gebildet sind, die nicht von der Hauptfläche (8a) des isolierenden Substrates (8) vorstehen.

7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der das Gehäuse mit einer Wärmesenke (23) vorgesehen ist.

8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der zumin dest eines von dem isolierenden Substrat (8), dem Trägerfilm (6), dem Versie gelungsmaterial (11), dem Gehäuse (12) und einem Film, der auf die hintere Seite des Halbleiterchips (2) aufzubringen ist, aus einem Harzmaterial gebildet ist, das Deuterium enthält.

9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der der Spannungsverringerungsfilm (3) eine umgebende rechteckige Form, eine ringförmige Form oder eine Kreuzform annimmt.