[go: up one dir, main page]

JPH01286448A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01286448A
JPH01286448A JP63114651A JP11465188A JPH01286448A JP H01286448 A JPH01286448 A JP H01286448A JP 63114651 A JP63114651 A JP 63114651A JP 11465188 A JP11465188 A JP 11465188A JP H01286448 A JPH01286448 A JP H01286448A
Authority
JP
Japan
Prior art keywords
solder
film
integrated circuit
electrode
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63114651A
Other languages
English (en)
Inventor
Tamotsu Tanaka
扶 田中
Yoshiaki Emoto
江本　義明
Toshihiko Sato
俊彦 佐藤
Shigeo Kuroda
黒田　重雄
Takayuki Uda
宇田　隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63114651A priority Critical patent/JPH01286448A/ja
Publication of JPH01286448A publication Critical patent/JPH01286448A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特に半田バン
プを有する半導体装置のソフトエラー防止に適用して有
効な技術に関するものである。
〔従来の技術〕
近年、半導体装置の高密度実装方式として、集積回路を
形成した半導体ウェハ（以下、ウェハという）の電極上
に半田バンプ（突起電極）を形成し、この半田バンプを
介して半導体ペレットを実装基板に搭載する、いわゆる
フリップチップが活用されている。
ウェハの電極上に半田バンプを形成するには、例えばＩ
ＢＭ社発行、ｒｌＢＭジャーナル・オブ・リサーチ・ア
ンド・ディベロップメント（１８ＭＪｏｕｒｎａｌ　　
ｏｆ　　Ｒｅ５ｅａｃｈ　　ａｎｄ　　Ｄｅｖｅｌｏｐ
Ｉｌｅｎｔ）、　　ｌ　　３　　巻。
漱３ＪＰ２３９〜Ｐ２５０に記載があるように、Ａｌ電
極パッドの表面にクロム（Ｃｒ）／１４（Ｃ電極（ＢＬ
Ｍ）を蒸着法で形成し、その表面にスズ（Ｓｎ）−鉛（
Ｐｂ）合金からなる半田膜を選択的に蒸着した後、この
半田膜をリフロー炉内でウェットバックして半球状の半
田バンプを得る方法が用いられている。
一方、半導体装置の高集積化に伴い、特に半導体メモリ
においてソフトエラーの対策が重要な課題となっている
。
すなわち、半導体集積回路が微細化され、メモリセルあ
たりの蓄積電荷量が微小になって（ると、集積回路を構
成する材料やパッケージ材料中に含まれた微量の放射性
同位元素から放射されるα線が基板に入射する際に発生
する電子正孔対によってメモリセルの蓄積電荷が失われ
、回路の誤動作が生じ易くなる。
従来、パッケージ材料中に含まれている放射性同位元素
から放射されるα線を遮蔽するには、例えば、特公昭５
５−６８６５９号公報や特公昭６０−１５１５２号公報
などに記載があるように、集積回路の表面を保護するパ
ッシベーション膜上にポリイミド樹脂からなるαｓＢ蔽
用薄膜をコーティングする方法が用いられている。
〔発明が解決しようとする課題〕
ところが、本発明者の検討によれば、上記従来技術は、
α線遮蔽用ポリイミド樹脂のエツチングレートが低いた
めにＡｌ電極パッド上に前記半田バンプを形成する工程
のスループットが低下するという欠点を有している。
上記α線遮蔽用ポリイミド樹脂は、集積回路が微細化す
る程厚膜化する必要があるため、半導体装置の高集積化
とともに半田バンプ形成工程のスルーブツト低下が深刻
になる。
また一方で、ポリイミド樹脂は、その耐湿性が乏シいた
め、パッシベーション膜上にコーティングされたα線遮
蔽用ポリイミド樹脂の吸湿が原因となって半導体装置の
信頼性が低下してしまうという間頚も生じている。
本発明の目的は、半田バンプを介して半導体ベレットを
実装基板に搭載する方式の半導体装置において、半田バ
ンプ形成工程のスループットを低下させることなくソフ
トエラーを有効に防止することのできる技術を提供する
ことにある。
また、本発明の他の目的は、α線遮蔽用薄膜の吸湿に起
因する半導体装置の信頼性低下を有効に防止することの
できる技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ウェハの電極上に半田バンプを形成する際、
パッシベーション膜上に被着した半田下地電極用金属膜
の一部を集積回路形成領域の上方に残し、これをα線遮
蔽用薄膜として用いるものである。
〔作用〕
上記した手段によれば、パッシベーション膜上に別途α
線遮蔽用薄膜を被着する工程が不要となるので、半田バ
ンプ形成工程のスルーブツトを低下させることなくソフ
トエラーを防止することが可能となる。
また、α線ｆｌ蔽用Ｍ膜が吸湿性のない金属で構成され
るので、半導体装置の信頼性低下を有効に防止すること
ができる。
〔実施例〕
第１図（ａ）〜（Ｃ）は、本発明の一実施例である半導
体装置の製造方法を示すウェハの要部断面図である。
まず、ウェハプロセスの常法に従い、シリコン単結晶か
らなるウェハ１の集積回路形成領域に所定の集積回路（
図示せず）を形成し、石英スパッタ法などを用いてウェ
ハ１の表面にガラス保護膜（パッシベーション膜）２を
被着する。
次いで、レジストマスクを用いたエツチングでガラス保
護膜２の所定箇所の孔開けを行い、シリコン酸化膜３の
表面にパターン形成されたＡβ配線の一部を露出して、
Ａｌ電極バッド４を形成する（第１図（ａ））。
次に、スパッタ法などを用いてウェハ１の表面に、例え
ばクロム（Ｃｒ）、銅（Ｃｕ）および金（Ａｕ）の薄膜
を順次被着し、レジストマスクを用いてこれらの薄膜の
エツチングを行い、Ａ　１　ｉｔ。
極パッド４の゛表面に半田下地電極５を形成するととも
に、併せて集積回路形成領域の上方にα線遮蔽層６を形
成する（第１図（ｂ））。
上記半田下地電極５およびα線遮蔽層６に用いるＣｒ５
Ｃｕ％Ａｕなどの金属は、それ自体に放射性同位元素が
含まれていないことが要求されるため、少なくともウラ
ン（Ｕ）、）リウム（Ｔｈ）あるいはラジウム（Ｒａ）
などのようなα崩壊形放射性同位元素の含有率が０．５
　ｐ　ｐ　ｂ以下となるまで精製した高純度金属を用い
るのがよい。
次に、メタルまたはレジストからなるマスクを用いてス
ズ（Ｓｎ）−鉛（Ｐｂ）合金からなる半田膜を半田下地
電極５０表面に選択的に被着した後、この半田膜をリフ
ロー炉内でウェットバックして半球状の半田バンプ７を
形成する（第１図（Ｃ））。
このように、ウェハｌの表面に被着した金属薄膜で半田
下地電極５およびα線遮蔽層６を同時に形成する本実施
例によれば、別途α線遮蔽層を形成する工程が不要とな
るので、半田パンプ７を形成する工程のスループットを
低下させることなくソフトエラーを防止することが可能
となる。
また、α線遮蔽層６を吸湿性のない金属で構成したので
、半導体装置の信頼性低下を有効に防止することができ
る。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であること１さいうまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、ウェハの電極上に半田バンプを形成する際、
パフシベーシａン膜上に被着した半田下地電極用金属膜
の一部を集積回路形成領域の上方に残し、これをα線遮
蔽用薄膜として用いることにより、別途α線遮蔽用薄膜
を形成する工程が不要となるので、半田バンプ形成、工
程のスループットを低下させることなくソフトエラーを
防止することが可能となる。
また、α線遮蔽用薄膜が吸湿性のない金属で構成される
ので、半導体装置の信頼性低下をを効に防止することが
できる。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）は本発明の一実施例である半導体
装置の製造方法を示す半導体ウェハの要部断面図である
。 １・・・半導体ウェハ、２・・・ガラス保護膜（パッシ
ベーション膜）、３・・・シリコン酸化膜、４・・・Ａ
Ｉ電極パッド、５・・・半田下地電極、６・・・α線遮
蔽層、７・・・半田パンプ。 第１図

Claims (1)

    【特許請求の範囲】
  1. １、所定の集積回路が形成された半導体ウェハの電極上
    に半田下地電極を介して半田バンプを形成するに際し、
    前記半導体ウェハのパッシベーション膜上に被着した半
    田下地電極用金属膜の一部を集積回路形成領域の上方に
    残すことを特徴とする半導体装置の製造方法。
JP63114651A 1988-05-13 1988-05-13 半導体装置の製造方法 Pending JPH01286448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63114651A JPH01286448A (ja) 1988-05-13 1988-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63114651A JPH01286448A (ja) 1988-05-13 1988-05-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01286448A true JPH01286448A (ja) 1989-11-17

Family

ID=14643141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63114651A Pending JPH01286448A (ja) 1988-05-13 1988-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01286448A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136202A (ja) * 1991-05-11 1993-06-01 Goldstar Electron Co Ltd 半導体パツケージ及びその製造方法
JPH05235000A (ja) * 1991-12-17 1993-09-10 Internatl Business Mach Corp <Ibm> アルフア粒子低減装置及びアルフア粒子低減方法
US6285079B1 (en) 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
WO2004034450A1 (en) * 2002-10-11 2004-04-22 Tm Tech Co., Ltd. A sputtering apparatus having enhanced adhesivity of particles and a manufacturing method thereof
WO2004055873A1 (en) * 2002-12-14 2004-07-01 Tm Tech Co., Ltd. Thin film forming apparatus
EP1908105A2 (en) * 2005-07-18 2008-04-09 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
WO2011062666A1 (en) * 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US9444399B2 (en) 2014-07-25 2016-09-13 Seiko Epson Corporation Semiconductor circuit device, electronic apparatus, and moving object

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136202A (ja) * 1991-05-11 1993-06-01 Goldstar Electron Co Ltd 半導体パツケージ及びその製造方法
JPH05235000A (ja) * 1991-12-17 1993-09-10 Internatl Business Mach Corp <Ibm> アルフア粒子低減装置及びアルフア粒子低減方法
US6285079B1 (en) 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
WO2004034450A1 (en) * 2002-10-11 2004-04-22 Tm Tech Co., Ltd. A sputtering apparatus having enhanced adhesivity of particles and a manufacturing method thereof
WO2004055873A1 (en) * 2002-12-14 2004-07-01 Tm Tech Co., Ltd. Thin film forming apparatus
EP1908105A2 (en) * 2005-07-18 2008-04-09 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
EP1908105A4 (en) * 2005-07-18 2012-08-22 Ibm METHOD AND STRUCTURE FOR REDUCING SOFT ERROR RATES IN INTEGRATED CIRCUITS
WO2011062666A1 (en) * 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US8410605B2 (en) 2009-11-23 2013-04-02 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US9444399B2 (en) 2014-07-25 2016-09-13 Seiko Epson Corporation Semiconductor circuit device, electronic apparatus, and moving object

Similar Documents

Publication Publication Date Title
US8603861B2 (en) Alpha shielding techniques and configurations
JP3232042B2 (ja) メモリチップパッケージ
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US5834844A (en) Semiconductor device having an element with circuit pattern thereon
US5904859A (en) Flip chip metallization
KR100842976B1 (ko) 반도체장치
US6043429A (en) Method of making flip chip packages
US20020130412A1 (en) Semiconductor device and method of manufacture thereof
US20020076913A1 (en) Semiconductor device resistant to soft errors and a method for manufacturing the semiconductor device
US6396145B1 (en) Semiconductor device and method for manufacturing the same technical field
JP2002043352A (ja) 半導体素子とその製造方法および半導体装置
US20030166330A1 (en) Bump fabrication process
KR100608390B1 (ko) 로우 알파 방사성 솔더 범프들
WO2022214058A1 (zh) 金属凸块结构及制造方法
CA2301083A1 (en) Semiconductor device and method for manufacturing the same
JPH01286448A (ja) 半導体装置の製造方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3568676B2 (ja) 半導体装置、回路基板及び電子回路装置
US6846719B2 (en) Process for fabricating wafer bumps
JPH11111885A (ja) 半導体装置およびその製造方法
JPH01161850A (ja) 半導体装置の製造方法
JPH01286454A (ja) 半導体装置
JPH01120039A (ja) Ｉｃチップ接続法
TWI237860B (en) Integrated chip structure for wire bonding and flip chip assembly package and fabrication process thereof
JPS63229726A (ja) 混成集積回路装置