DE19801263A1 - Niederleistung-Gate-Ansteuerschaltung für Dünnfilmtransistor-Flüssigkristallanzeige unter Verwendung einer elektrischen Ladungs-Recyclingtechnik - Google Patents
Niederleistung-Gate-Ansteuerschaltung für Dünnfilmtransistor-Flüssigkristallanzeige unter Verwendung einer elektrischen Ladungs-RecyclingtechnikInfo
- Publication number
- DE19801263A1 DE19801263A1 DE1998101263 DE19801263A DE19801263A1 DE 19801263 A1 DE19801263 A1 DE 19801263A1 DE 1998101263 DE1998101263 DE 1998101263 DE 19801263 A DE19801263 A DE 19801263A DE 19801263 A1 DE19801263 A1 DE 19801263A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- control signal
- gate drive
- drive circuit
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000004064 recycling Methods 0.000 title claims description 24
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 21
- 239000010409 thin film Substances 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims description 22
- 239000000872 buffer Substances 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 4
- 238000007667 floating Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 101100522356 Kluyveromyces lactis (strain ATCC 8585 / CBS 2359 / DSM 70799 / NBRC 1267 / NRRL Y-1140 / WM37) PUL1 gene Proteins 0.000 description 5
- 101100522357 Kluyveromyces lactis (strain ATCC 8585 / CBS 2359 / DSM 70799 / NBRC 1267 / NRRL Y-1140 / WM37) PUL2 gene Proteins 0.000 description 5
- 238000007599 discharging Methods 0.000 description 3
- 101100068676 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) gln-1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100453289 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) JSN1 gene Proteins 0.000 description 1
- 241000158147 Sator Species 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Dünnfilmtran
sistor-Flüssigkristallanzeige (TFT-LCD) und insbesondere auf eine
verbesserte Niederleistung-Gate-Ansteuerschaltung einer TFT-LCD
unter Verwendung einer elektrischen Ladungs-Recyclingtechnik,
welche in der Lage ist, eine Leistungsaufnahme einer Gate-Ansteu
ereinheit durch Entladen einer elektrischen Ladung zu reduzieren,
die in einer Kapazität einer Gateleitung zu einer Kapazität einer
anderen Gateleitung geladen ist.
Wie in Fig. 1 gezeigt ist, umfaßt eine herkömmliche TFT-LCD eine
Flüssigkristalltafel 10 mit einer Vielzahl von Pixels 10', die an
jeder Schnittstelle von Gateleitungen GL und Datenleitungen DL
gebildet sind, eine Datenansteuereinheit 20 zum Ausgeben eines
Bildsignales zu der Flüssigkristalltafel 10 über die Datenlei
tungen DL und eine Gateansteuereinheit 30 zum Einschalten der
Pixels 10' durch Ansteuern der Gateleitungen GL.
Hier umfaßt jedes Pixel 10' einen Dünnfilmtransistor 1 sowie
einen Speicherkondensator Cs und einen Flüssigkristallkondensator
Clc, die jeweils mit dem Dünnfilmtransistor 1 parallel geschaltet
sind. Der Betrieb der herkömmlichen TFT-LCD wird nunmehr
beschrieben.
Zunächst empfängt ein (nicht gezeigter) Schiebewiderstand der
Datenansteuereinheit 20 sequentiell ein Bilddatum durch ein
Einzelpixel und speichert Bilddaten, die jeder der Datenleitungen
DL entsprechen.
Sodann gibt die Gateansteuereinheit 30 ein Signal mit einer in
Fig. 2 gezeigten Wellenform ab, um so sequentiell die Vielzahl
von Gateleitungen GL anzusteuern, wobei hier die Gateleitungen GL
jeweils als ein Widerstand und eine Kapazität angesehen werden
können.
Im vorliegenden Fall ändert sich die Größe des Widerstandes der
Kapazität abhängig von der Schirmabmessung und einem Aufbaumate
rial der Gateleitung, und im allgemeinen mißt der Widerstand ei
nige bis zu einer Menge bzw. größeren Anzahl von kΩ, und die Kapa
zität hat eine größere Anzahl bzw. Menge bis Hunderte von pF.
Zusätzlich liefert in einer O/A-Anwendung für die Office-Automa
tion (O/A) die Gateansteuereinheit 30 ein Signal mit der in Fig.
2A gezeigten Wellenform, und in einer Audio/Video-(A/V)-Anwendung
gibt die Ansteuereinheit 30 ein Signal mit einer in Fig. 2B
angegebenen Wellenform für ein geradzahliges Halbbild und ein
Signal mit einer in Fig. 2C dargestellten Wellenform für ein
ungeradzahliges Halbbild ab, um so die Gateleitungen GL anzu
steuern.
Das heißt, in der sequentiellen Abtastmethode für die Gesamtan
wendung lädt die Gateansteuereinheit 30 (nicht gezeigte) Kapazi
täten der Gateleitungen GL gemäß einem Signal mit dem gleichen
Muster, wie dies in Fig. 2A gezeigt ist, und sie entlädt die
elektrische Ladung, die geladen ist, nach Masse (oder VSS), um so
die Vielzahl von Gateleitungen GL anzusteuern.
Bei einem geradzahligen Halbbild einer Doppelzeilen-Simultan-
Abtastmethode für die A/V-Anwendung steuert die Gateansteuerein
heit 30, wie in Fig. 2B gezeigt ist, die Vielzahl von Gatelei
tungen GL an, indem wiederholt das gleiche Signal an die ersten
und zweiten Gateleitungen GL1 und GL2 angelegt wird, und indem
dann das gleiche Signal an die dritten und vierten Gateleitungen
und GL4 abgegeben wird.
Bei einem ungeradzahligen Halbbild einer Doppelzeilen-Simultan-
Abtastmethode für die A/V-Anwendung lädt die Gateansteuereinheit
30, wie in Fig. 2C gezeigt ist, die (nicht gezeigten) Kapazi
täten der Gateleitungen GL durch wiederholte Anlegung eines
Signales an die erste Gateleitung GL1, durch Anlegen des gleichen
Signales an die zweiten und dritten Gateleitungen GL2 und GL3
sowie durch Anlegen des gleichen Signales an die vierten und
fünften Gateleitungen GL4 und GL5 auf, und sie entlädt die elek
trische Ladung nach Masse (oder VSS), um so die Gateleitungen GL
anzusteuern. Als ein Ergebnis wird die Vielzahl der Dünnfilmtran
sistoren, die mit den gewählten Gateleitungen GL verbunden sind,
eingeschaltet, und in den (nicht gezeigten) Schieberegistern der
Datenansteuereinheit 20 gespeicherte Bilddaten liegen an den
Dünnfilmtransistoren, um so die Bilddaten auf der Flüssigkristall
tafel 10 anzuzeigen. Der oben beschriebene Betrieb wird wieder
holt, und daher werden die Bilddaten auf der Flüssigkristalltafel
10 angezeigt.
Im allgemeinen schwingt jedoch das Ausgangssignal der Gateansteu
ereinheit 30 von VDD nach VSS (oder Masse) oder von VSS nach VDD.
Wenn hier die Gateansteuereinheit 30 die n-te Gateleitung GL an
steuert, ist die Energie E, die die Gateansteuereinheit 30 ver
braucht, durch die folgende Gleichung (1) gegeben:
E = Cn X VDD2 (1).
Hier bedeutet Cn einen Kondensator bzw. dessen Kapazität einer
n-ten Gateleitung GL.
Demgemäß liefert in der herkömmlichen TFT-LCD-Ansteuerschaltung
die Gateansteuereinheit 30 ein Signal, das von VDD nach VSS (oder
Masse) oder VSS nach VDD schwingt, um die Kapazität der Gatelei
tung GL zu laden/entladen, damit die Energie verbraucht wird, die
proportional zu einem Wert von VDD im Quadrat beim Prozeß des
Ladens/Entladens ist.
Es ist demgemäß eine Aufgabe der vorliegenden Erfindung, eine
Niederleistung-Gate-Ansteuerschaltung einer TFT-LCD unter
Verwendung einer elektrischen Ladungs-Recyclingtechnik anzugeben,
welche die Schaltvorrichtung, die zwischen Gateleitungen gelegen
ist, steuert und die elektrische Ladung durch Entladen der elek
trischen Ladung, die in einem Kondensator der Gateleitung geladen
ist, zu einem Kondensator einer anderen Gateleitung einem
Recycling unterwirft, um so die Energie zu vermindern, die eine
Gateansteuereinheit verbraucht.
Zur Lösung dieser Aufgabe schafft die vorliegende Erfindung eine
Niederleistung-Gate-Ansteuerschaltung einer Dünnfilmtransistor-
Flüssigkristallanzeige mit den Merkmalen des Patentanspruches 1.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den
Unteransprüchen.
Die Erfindung sieht also eine Niederleistung-Gate-Ansteuerschal
tung einer TFT-LCD unter Verwendung einer elektrischen Ladungs-
Recyclingtechnik vor, wobei eine Gateansteuereinheit ein einge
speistes Bildsignal steuert, das zu einem Flüssigkristallkonden
sator und einem Speicherkondensator zu übertragen ist, indem ein
TFT mit einem Pixel einer Einzelzeile gesteuert ist, und wobei
eine Flüssigkristalltafel das übertragene Bildsignal anzeigt,
umfassend: eine erste Schalteinheit, die nächst zu einem Ausgangs
anschluß der Gateansteuereinheit gelegen ist, um eine Gateleitung
einem potentialfreien Zustand gemäß einem Steuersignal zu
haben, das während einer Horizontalaustastzeit eines Horizontal
cyclus eingegeben ist, einen Steuersignalgenerator zum Ausgeben
Steuersignalen, die auf eine sequentielle Abtastmethode und
eine Doppelzeilen-Simultan-Abtastmethode einwirken, indem erste
und zweite Signale und eine Quellenspannung empfangen werden,
welche alternativ dort für zwei Horizontalcyclen eingegeben sind,
und eine zweite Schalteinheit, die zwischen jeder Gateleitung
liegt, um eine elektrische Ladung, die in jede der Gateleitungen
geladen ist, gemäß den Steuersignalen, die von dem Steuersignal
generator während der Horizontalaustastzeit ausgegeben sind,
einem Recycling zu unterwerfen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild einer herkömmlichen TFT-LCD,
Fig. 2 ein Wellenformdiagramm eines Ausgangssignales einer Gate
ansteuereinheit in Fig. 1,
Fig. 3 ein Blockdiagramm einer Niederleistung-Gate-Ansteuerschal
tung einer TFT-LCD unter Verwendung einer elektrischen Ladungs-
Recyclingtechnik gemäß der vorliegenden Erfindung,
Fig. 4 ein Detailschaltbild eines Steuersignalgenerators von
Fig. 3,
Fig. 5 ein Wellenformdiagramm eines Eingangs/Ausgangssignales
eines Steuersignalgenerators in Fig. 4,
Fig. 6 ein Wellenformdiagramm eines Ausgangssignales einer Gate
ansteuereinheit für einen Ausgang eines Steuersignalgenerators
und eines elektrischen Ladungsrecyclings in einer sequentiellen
Abtastmethode für eine O/A-Anwendung,
Fig. 7 ein Diagramm, das veranschaulicht, daß ein elektrischer
Recyclingteil in Fig. 6 vergrößert ist,
Fig. 8 ein Wellenformdiagramm einer Gateansteuereinheit für ein
Ausgangssignal eines Steuersignalgenerators und eines elektri
schen Ladungsrecyclings in einem geradzahligen Halbbild einer
Doppelzeilen-Simultan-Abtastmethode für eine A/V-Anwendung,
Fig. 9 ein Wellenformdiagramm einer Gateansteuereinheit für ein
Ausgangssignal eines Steuersignalgenerators und eines elektri
schen Ladungsrecyclings in einem ungeradzahligen Halbbild einer
Doppelzeilen-Simultan-Abtastmethode für eine A/V-Anwendung,
Fig. 10 ein Diagramm, das eine Schaltung jeder Gateleitung sowie
erste und zweite Schalteinheit veranschaulicht,
Fig. 11 ein Diagramm, das den Betrieb einer Schalteinheit in
Fig. 3 veranschaulicht, und
Fig. 12 ein Schaltungsdiagramm eines Dreizustand-Puffers, der
für eine Vielzahl von Schaltern der ersten Schalteinheit einge
setzt werden kann und die Gateansteuereinheit in Fig. 3 puffert.
Wie in Fig. 3 gezeigt ist, umfaßt eine Niederleistung-Gate-
Ansteuerschaltung einer TFT-LCD unter Verwendung einer elektri
schen Ladungs-Recyclingtechnik gemäß der vorliegenden Erfindung
eine erste Schalteinheit 40, die zwischen einer Gateansteuerein
heit 30 und einer Flüssigkristalltafel 10 angeordnet ist, um eine
Vielzahl von Gateleitungen GL in einem potentialfreien Zustand
gemäß einem Steuersignal CRO während einer Horizontalaustastzeit
zu haben, einen Steuersignalgenerator 50 zum Empfangen einer
Quellenspannung VDD und von Impulssignalen PUL1 und PUL2 und zum
Ausgeben einer Vielzahl von Steuersignalen CR1, . . . CRn sowie
eine zweite Schalteinheit 60 für ein Recycling einer elektrischen
Ladung, die in die Gateleitungen GL geladen sind, gemäß den
Steuersignalen CR1, . . . CRn.
Die zweite Schalteinheit 60 ist zwischen jeder der Gateleitung
GL angeordnet und mit einer Vielzahl von Schaltern SW1 bis SWn
versehen, die die Gateleitungen GL miteinander gemäß den Steuer
signalen CR1, . . . CRn verbinden, die von dem Steuersignalgenera
tor 50 ausgegeben sind. Hier können die Schalter SW1 bis SWn für
eine Vielzahl von Übertragungsgattern oder Leittransistoren ein
gesetzt werden.
Auch können eine Vielzahl von Puffern BF1 bis BFn in der Gatean
steuereinheit 30 und die erste Schalteinheit 40 für einen Drei
zustand-Puffer vorgesehen werden.
Wie in Fig. 4 gezeigt ist, umfaßt der Steuersignalgenerator 50
Multiplexer 51 und 52 zum selektiven Ausgeben eines Impulssigna
les PUL2 und einer Quellenspannung VDD gemäß einem Eingangssignal
INT, Multiplexer 53 und 54 zum selektiven Ausgeben eines Impuls
signales PUL1 und der Quellenspannung VDD gemäß dem Eingangssi
gnal INT, einen Multiplexer 55 zum Ausgeben eines Signales, das
zwischen einem Ausgangssignal von dem Multiplexer 51 und dem
Impulssignal PUL2 als ein Steuersignal CR4 gemäß einem Eingangs
signal FLD gewählt ist, einen Multiplexer 56 zum Ausgeben eines
Signales, das zwischen einem Ausgangssignal von dem Multiplexer
52 und dem Impulssignal PUL1 als ein Steuersignal CR3 gemäß dem
Eingangssignal FLD gewählt ist, einen Multiplexer 57 zum Ausgeben
eines Signales, das zwischen einem Ausgangssignal von dem Multi
plexer 53 und dem Impulssignal PUL2 als ein Steuersignal CR2
gemäß dem Eingangssignal FLD gewählt ist, und einen Multiplexer
58 zum Ausgeben eines Signales, das zwischen einem Ausgangssignal
von dem Multiplexer 54 und dem Impulssignal PUL1 als ein Steuer
signal gemäß dem Eingangssignal FLD gewählt ist.
Der Betrieb der oben beschriebenen Niederleistung-Gate-Ansteuer
schaltung einer TFT-LCD unter Verwendung elektrischer Ladungs-
Recyclingtechnik gemäß der vorliegenden Erfindung wird nunmehr
beschrieben.
Jede Austastzeit besteht zwischen Vollbildern, in denen das Bild
signal dort extern eingegeben ist, und zwischen den Gateleitungen
GL, an denen das Bildsignal dort nicht eingegeben ist.
Hier ist die Austastzeit zwischen den Gateleitungen GL eine Hori
zontalaustastzeit, und zwischen den Vollbildern liegt eine Verti
kalaustastzeit vor, wobei im allgemeinen die Horizontalaustast
zeit den Wert 5,72 µs hat und die Vertikalaustastzeit etwa 10
µs beträgt. Um demgemäß die sequentielle Abtastmethode für die
Allgemeinanwendung und die Doppelzeilen-Simultan-Abtastmethode
für die A/V-Anwendung zu stützen, liefert die Niederleistung-
Gate-Ansteuerschaltung der TFT-LCD unter Verwendung der elektri
schen Ladungs-Recyclingtechnik gemäß der vorliegenden Erfindung
die Steuersignale CR1, . . . CRn, die jeweils eine bestimmte Impuls
breite für einen gewissen Teil der Horizontalaustastzeit haben,
zu der zweiten Schalteinheit 60 mittels des Steuersignalgenera
tors 50, um so die elektrische Ladung, die in jede der Gatelei
tungen GL geladen ist, mittels der Schalter SW1, . . . SWn der
zweiten Schalteinheit 60, die eingeschaltet sind, einem Recycling
zu unterwerfen.
Das heißt, die Niederleistung-Gate-Ansteuereinheit gemäß der
vorliegenden Erfindung kann die Anzahl der Eingangsstifte durch
Verwenden des in Fig. 4 gezeigten Steuersignalgenerators 50
reduzieren, ohne alle Steuersignale CR1, . . . CRn von außen zu
empfangen.
Zunächst empfängt die Datenansteuereinheit 20 sequentiell ein
Bildsignal für jeweils ein Pixel und gibt ein Bildsignal ab, das
jeder der Vielzahl von Datenleitungen DL entspricht, und die
Gateansteuereinheit 30 liefert ein Gateleitungswählsignal, um so
sequentiell die Vielzahl von Gateleitungen GL nacheinander zu
wählen.
Hier können, wie in Fig. 10 gezeigt ist, die Gateleitungen GL in
einem Modell als jeweils Widerstand und Kondensator angegeben
werden, wobei gewöhnlich der Widerstand R von 3,5 kΩ bis 6,5 kΩ
reicht und der Kondensator C 100 pF beträgt.
Zusätzlich empfängt der Steuersignalgenerator 50 eine externe
Quellenspannung VDD und in Fig. 5A gezeigte Impulssignale PUL1
und PUL2 und erzeugt, wenn das Eingangssignal INT den Wert 1 hat,
ein Steuersignal, wie in Fig. 5B gezeigt ist, für die auf O/A-
Anwendung angewandte sequentielle Abtastmethode unabhängig von
dem Wert des Eingangssignales FLD. Wenn das Eingangssignal INT
den Wert 0 hat und das Eingangssignal FLD den Wert 0 aufweist,
erzeugt der Steuersignalgenerator 50 ein Steuersignal für ein
geradzahliges Halbbild der auf A/V angewandten Doppelzeilen-
Simultan-Abtastmethode, wie in Fig. 5C gezeigt ist, und er er
zeugt, wenn das Eingangssignal INT den Wert 0 hat und das Ein
gangssignal FLD den Wert 1 aufweist, ein Steuersignal für ein
ungeradzahliges Halbbild der auf A/V angewandten Doppelzeilen-
Simultan-Abtastmethode, wie dies in Fig. 5D gezeigt ist.
Hier bestimmt das Eingangssignal INT, ob die Flüssigkristalltafel
10 für A/V oder für O/A eingestellt ist, und wenn das Eingangs
signal INT den Wert 1 hat, so bedeutet dies, daß die Flüssigkri
stalltafel für A/V eingestellt ist, und wenn das Eingangssignal
INT bei dem Wert 0 ist, so ist die Flüssigkristalltafel 10 für
O/A eingestellt. Das Eingangssignal FLD ist ein Halbbildsignal,
und wenn das Eingangssignal FLD den Wert 0 hat, so bedeutet dies
das geradzahlige Halbbild der Doppelzeilen-Simultan-Abtastme
thode, und wenn das Eingangssignal FLD bei dem Wert 1 ist, so
bedeutet dies das ungeradzahlige Halbbild hiervon.
Der Betrieb zum Erzeugen des Steuersignales für die sequentielle
Abtastmethode für die O/A-Anwendung wird nunmehr beschrieben.
Wenn zunächst die mehreren Schalter SW1 bis SWn der ersten
Schalteinheit 40 gemäß einem Steuersignal CR0 bei einem in Fig.
6A gezeigten hohen Pegel eingeschaltet werden, liefert die
Gateansteuereinheit ein Signal bei einem VDD-Pegel über einen
Puffer PUF1 des letzten Ausgangsanschlusses, um so einen
Kondensator einer ersten Gateleitung GL1 anzusteuern bzw. zu
laden.
Wenn das Eingangssignal INT den Wert 1 hat, so gibt der Steuer
signalgenerator 50 ein in Fig. 5B gezeigtes Steuersignal CR1 für
eine sequentielle Abtastmethode während der Horizontalsaustast
zeit unabhängig von dem Wert des Eingangssignales FLD ab, um
dadurch einen Schalter SW1 der zweiten Schalteinheit 60 einzu
schalten.
Als Ergebnis wird, wie in den Fig. 6F und 6G sowie in Fig. 7
gezeigt ist, die in die erste Gateleitung GL geladene elektrische
Ladung zu einem Kondensator der zweiten Gateleitung GL2 entladen,
wodurch ein Pegel des Kondensators hiervon auf einen VDD/2-Pegel
durch Recycling elektrischer Ladung ohne Empfang von irgendeiner
elektrischen Ladung von einer externen Quelle (einem Puffer der
Gateansteuereinheit) angehoben wird. Wenn hier zwei Schalter SW1
und SW2 der zweiten Schalteinheit 60 gleichzeitig eingeschaltet
werden, nachdem die zweite Gateleitung GL angesteuert (geladen)
ist, wird die in den Kondensator der zweiten Gateleitung GL2
aufgeladene elektrische Ladung zu einem Kondensator einer dritten
Gateleitung GL3 sowie zu dem Kondensator der ersten Gateleitung
GL1 übertragen.
Um demgemäß eine derartige Situation zu vermeiden, werden, wie in
den Fig. 6B bis 6E gezeigt ist, Steuersignale CR1 und CR3 von
ungeradzahligen Schaltern SW1 und SW3 der zweiten Schalteinheit
60 und Steuersignale CR2 und CR4 von geradzahligen Schaltern SW1
und SW3 hiervon abwechselnd dorthin für alle 2H gespeist (H
bedeutet hier einen Horizontalabtastcyclus).
Zusätzlich sollten die Schalter SW1, . . . SWn der ersten Schalt
einheit 40 gemäß dem Steuersignal CR0 ausgeschaltet werden, wäh
rend die elektrische Ladung gerade zwischen den Gateleitungen GL
während der Horizontalaustastzeit übertragen wird.
Wenn die Schalter SW1, . . . SWn der ersten Schalteinheit 40 nicht
vorliegen oder die Schalter SW1, . . . SWn hiervon beispielsweise
in einem Einschaltzustand sind, wie dies in Fig. 11 gezeigt ist,
so wird die in einen Kondensator Cn-1 der Gateleitung GLn-1 gela
dene elektrische Ladung vollständig über einen Absenktransistor
entladen, der in einem Puffer BFn der Gateansteuereinheit 30 ein
geschaltet ist, so daß das elektrische Potential eines Kondensa
tors Cn in einer Gateleitung GLn nicht auf den VDD/2-Pegel auf
grund der elektrischen Ladung angehoben werden kann, die von der
Gateleitung GLn-1 übertragen ist.
Als Ergebnis kann der Kondensator Cn der Gateleitung GLn voll
ständig durch den Puffer BFn des letzten Anschlusses der Gatean
steuereinheit 30, d. h., eine von der externen Quelle VDD zuge
führte elektrische Ladung, aufgeladen werden.
Im folgenden wird der Betrieb zum Erzeugen des Steuersignales für
das geradzahlige Halbbild in der Doppelzeilen-Simultan-Abtast
methode für die A/V-Anwendung beschrieben.
Zunächst wiederholt, wie in Fig. 2C gezeigt ist, die Gatean
steuereinheit 30 den Betrieb des Anlegens eines Einschaltsignales
an die erste Gateleitung GL1, eines identischen Signales an die
zweite bzw. dritte Gateleitung GL2 und GL3 und eines identischen
Signales an die vierte bzw. fünfte Gateleitung GL4 und GL5.
Wenn hier, wie in den Fig. 8B bis 8E gezeigt ist, beide Ein
gangssignale INT und FLD bei 0 sind, liefert der Steuersignal
generator 50 Steuersignale CR1, . . . CR2n+1 bei dem VDD-Pegel für
die ungeradzahligen Schalter SW1, . . . SW2n+1 der zweiten Schalt
einheit 60 während der Horizontalaustastzeit und legt abwechselnd
bzw. alternativ Taktimpulstyp-Steuersignale CR2, . . . CR2n an die
geradzahligen Schalter SW2, . . . SW2n der zweiten Schalteinheit 60
für alle 2H. Als Ergebnis wird so ein Recycling der elektrischen
Ladungen zwischen den Gateleitungen GL ausgeführt, wie dies in
den Fig. 8F bis 8K gezeigt ist, wobei die ersten und die zwei
ten Gateleitungen GL1 und GL2, die dritten und die vierten Gate
leitungen GL3 und GL4 sowie die fünften und sechsten Gateleitun
gen GL5 und GL6 jeweils das identische Potential haben und das
elektrische Ladungsrecycling zwischen Gateleitungen GL2n und
Gateleitungen GL2n+1 ausgeführt wird.
Nunmehr wird der Betrieb zum Erzeugen des Steuersignales für das
ungeradzahlige Halbbild in der Doppelzeilen-Simultan-Abtastme
thode für die A/V-Anwendung näher beschrieben.
Wie in Fig. 2 gezeigt ist, wiederholt die Gateansteuereinheit 30
die Operation des Anlegens eines Einschaltsignales an die erste
Gateleitung GL1, eines identischen Signales an die zweite bzw.
dritte Gateleitung GL2 bzw. GL3 sowie eines identischen Signales
an die vierte bzw. fünfte Gateleitung GL4 und GL5.
Wenn hier, wie in den Fig. 9B bis 9E gezeigt ist, das Eingangs
signal INT den Wert 0 hat, und das Eingangssignal FLD bei dem
Wert 1 ist, so schaltet der Steuersignalgenerator 50 geradzahlige
Schalter SW2, . . . SW2n der zweiten Schalteinheit 60 durch Anlegen
von Steuersignalen CR1, . . . CR2n bei dem VDD-Pegel ein und legt
abwechselnd bzw. alternativ Taktimpulstyp-Steuersignale CR1, . . .
CR2n+1 an ungeradzahlige Schalter SW1, . . . SW2n+1 der zweiten
Schalteinheit 60 für alle 2H während der Horizontalaustastzeit,
so daß, wie in den Fig. 9F bis 9K gezeigt ist, die zweiten und
dritten Gateleitungen GL2 und GL3, sowie die vierten und fünften
Gateleitungen GL4 und GL5 jeweils das identische elektrische
Potential haben, und das elektrische Ladungsrecycling wird zwi
schen Gateleitungen GL2n-1 und Gateleitungen GL2n ausgeführt.
Während demgemäß das Ausgangssignal von der Gateansteuereinheit
30 von VDD nach VSS in der herkömmlichen Ansteuerschaltung der
TFT-LCD schwingt, schwingt das Ausgangssignal von der
erfindungsgemäßen Gateansteuereinheit 30 von VSS nach VDD/2, und
es schwingt wieder von VDD/2 nach VDD. Hier ist die Energie E,
die die Gateansteuereinheit 30 verbraucht, durch die folgende
Gleichung (2) gegeben:
E = Cn X (VDD/2)2 = Cn X VDD2/4 = E/4 (2).
Cn bedeutet hier einen Kondensator bzw. eine Kapazität einer
n-ten Gateleitung GL.
Demgemäß ist die Energie E, die die Gateansteuereinheit 30 gemäß
der vorliegenden Erfindung verbraucht, auf 1/4 der Energie E der
herkömmlichen Gateansteuereinheit vermindert.
Weiterhin kann jeder der Schalter SW1 bis SWn der ersten Schalt
einheit 40 und der Puffer BFn in der Gateansteuereinheit 30 durch
einen in Fig. 12 gezeigten Dreizustand-Puffer ersetzt werden,
und die zweite Schalteinheit 60 kann durch mehrere Übertragungs
gatter oder Leittransistoren ersetzt werden.
Wie oben beschrieben ist, werden in der erfindungsgemäßen
TFT-LCD-Ansteuerschaltung die elektrischen Ladungen zwischen den
Gateleitungen einem Recycling durch Steuern der Schalter, die
jeweils zwischen den Gateleitungen angeschlossen sind, während
der Horizontalaustastzeit unterworfen, um so für eine sequen
tielle Abtastmethode und eine Doppelzeilen-Simultan-Abtastmethode
anwendbar zu sein.
Die erfindungsgemäße Schaltung kann die Energie, die die Gatean
steuereinheit verbraucht, auf 1/4 von der Energie vermindern, die
die herkömmliche Gateansteuereinheit braucht, indem das Übertra
gungsgatter, das zwischen den Gateleitungen angeschlossen ist,
während der Horizontalaustastzeit gesteuert wird.
Zusätzlich vermag die erfindungsgemäße Gateansteuereinheit ihre
Energieaufnahme zu verringern und damit weniger Wärme zu erzeu
gen, so daß, wenn die Flüssigkristallanzeige LCD aus einem
Polysilicium-Dünnfilmtransistor bzw. Poly-Si-TFT hergestellt ist,
eine Verschlechterung der Eigenschaften des Flüssigkristalles und
des TFT aufgrund der Wärme vermieden werden.
Die Erfindung schafft also eine Niederleistung-Gate-Ansteuer
schaltung für eine Dünnfilmtransistor-Flüssigkristallanzeige mit
Recycling elektrischer Ladung, welche eine zwischen den jeweili
gen Gateleitungen angeordnete Schaltvorrichtung steuert und die
elektrische Ladung durch Entladen der elektrischen Ladung, die in
einen Kondensator einer Gateleitung geladen ist, zu einem Konden
sator einer anderen Gateleitung einem Recycling unterwirft, um so
die Energie zu vermindern, die eine Gateansteuereinheit
verbraucht.
Claims (15)
1. Niederleistung-Gate-Ansteuerschaltung für Dünnfilmtransi
stor-Flüssigkristallanzeige (TFT-LCD) unter Verwendung einer
elektrischen Ladungs-Recyclingtechnik, bei der eine Gateansteuer
einheit (30) ein zu einem Flüssigkristallkondensator und zu einem
Speicherkondensator zu übertragendes eingespeistes Bildsignal
durch Steuern des TFT mit einem Pixel einer Einzelzeile steuert
und eine Flüssigkristalltafel das übertragene Bildsignal anzeigt,
gekennzeichnet durch:
eine erste Schalteinheit (40), die nächst einem Ausgangsanschluß der Gateansteuereinheit (30) gelegen ist, um eine Gateleitung in einem potentialfreien Zustand gemäß einem Steuersignal zu haben, das während einer Horizontalaustastzeit von einem Horizontal zyklus eingespeist ist,
einen Steuersignalgenerator (50) zum Ausgeben von Steuersignalen, die in einer sequentiellen Abtastmethode und einer Doppelzeilen- Simultan-Abtastmethode angelegt sind, durch Empfangen von ersten und zweiten Signalen einer Quellenspannung, die dort abwechselnd für zwei Horizontalzyklen eingespeist sind, und
eine zweite Schalteinheit (60), die zwischen jeder Gateleitung gelegen ist, um die elektrische Ladung, die in jeder der Gatelei tungen gemäß den Steuersignalen geladen ist, die von dem Steuer signalgenerator (50) während der Horizontalabtastzeit ausgegeben sind, einem Recycling zu unterwerfen.
eine erste Schalteinheit (40), die nächst einem Ausgangsanschluß der Gateansteuereinheit (30) gelegen ist, um eine Gateleitung in einem potentialfreien Zustand gemäß einem Steuersignal zu haben, das während einer Horizontalaustastzeit von einem Horizontal zyklus eingespeist ist,
einen Steuersignalgenerator (50) zum Ausgeben von Steuersignalen, die in einer sequentiellen Abtastmethode und einer Doppelzeilen- Simultan-Abtastmethode angelegt sind, durch Empfangen von ersten und zweiten Signalen einer Quellenspannung, die dort abwechselnd für zwei Horizontalzyklen eingespeist sind, und
eine zweite Schalteinheit (60), die zwischen jeder Gateleitung gelegen ist, um die elektrische Ladung, die in jeder der Gatelei tungen gemäß den Steuersignalen geladen ist, die von dem Steuer signalgenerator (50) während der Horizontalabtastzeit ausgegeben sind, einem Recycling zu unterwerfen.
2. Niederleistung-Gate-Ansteuerschaltung nach Anspruch 1, da
durch gekennzeichnet, daß die zweite Schalteinheit (60) zwischen
jeder der Gateleitungen (GLn) gelegen ist und eine Vielzahl von
Übertragungsgattern aufweist, um die Gateleitungen (GLn) mitein
ander zu verbinden.
3. Niederleistung-Gate-Ansteuerschaltung nach Anspruch 1, da
durch gekennzeichnet, daß die zweite Schalteinheit (60) zwischen
jeder der Gateleitungen gelegen ist und eine Vielzahl von Leit
transistoren aufweist, um die Gateleitungen (Gln) miteinander zu
verbinden.
4. Niederleistung-Gate-Ansteuerschaltung nach einem der An
sprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Schalt
einheit (40) eine Vielzahl von Übertragungsgattern aufweist.
5. Niederleistung-Gate-Ansteuerschaltung nach einem der An
sprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Schalt
einheit (40) und Puffer (BFn) in der Gateansteuereinheit (30)
durch eine Vielzahl von Dreizustand-Puffern gebildet sind.
6. Niederleistung-Gate-Ansteuerschaltung nach einem der An
sprüche 1 bis 5, dadurch gekennzeichnet, daß bei einem ungerad
zahligen Halbbild in der Doppelzeilen-Simultan-Abtastmethode der
Steuersignalgenerator (50) ein Steuersignal bei einem VDD-Pegel
zu ungeradzahligen Schaltern (SW1, SW3, . . .) während der Horizon
talaustastzeit ausgibt und abwechselnd Taktimpulstyp-Steuersi
gnale an geradzahlige Schalter (SW2, SW4, . . .) für alle zwei
Horizontalzyklen abgibt.
7. Niederleistungs-Gate-Ansteuerschaltung nach einem der An
sprüche 1 bis 6, dadurch gekennzeichnet, daß in einem geradzah
ligen Halbbild bei der Doppelzeilen-Simultan-Abtastmethode der
Steuersignalgenerator (50) ein Steuersignal bei einem VDD-Pegel
für geradzahlige Schalter (SW2, SW4, . . .) während der Horizontal
austastzeit abgibt und abwechselnd Taktimpuls-Steuersignale an
ungeradzahlige Schalter (SW1, SW3, . . .) für alle zwei Horizontal
zyklen anliegt.
8. Niederleistungs-Gate-Ansteuerschaltung nach einem der An
sprüche 1 bis 7, dadurch gekennzeichnet, daß die erste Schaltein
heit (40) während der Horizontalaustastzeit ausgeschaltet ist.
9. Niederleistungs-Gate-Ansteuerschaltung nach einem der An
sprüche 1 bis 8, dadurch gekennzeichnet, daß die elektrische
Ladung während der Horizontalaustastzeit einem Recycling unter
worfen ist.
10. Niederleistungs-Gate-Ansteuerschaltung nach einem der An
sprüche 1 bis 9, dadurch gekennzeichnet, daß der Steuersignal
generator (50) aufweist:
erste und zweite Multiplexer (51, 52) zum selektiven Ausgeben eines zweiten Impulssignales und einer Quellenspannung gemäß einem ersten Eingangssignal,
dritte und vierte Multiplexer (53, 54) zum selektiven Ausgeben eines ersten Impulssignales und der Quellenspannung gemäß dem ersten Eingangssignal,
einen fünften Multiplexer (55) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem ersten Multiplexer (51) und dem zweiten Impulssignal gewählt ist, als ein viertes Steuer signal gemäß einem zweiten Eingangssignal,
einen sechsten Multiplexer (56) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem zweiten Multiplexer (52) und dem ersten Impulssignal gewählt ist, als ein drittes Steuer signal gemäß dem zweiten Eingangssignal,
einen siebenten Multiplexer (57) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem dritten Multiplexer (53) und dem zweiten Impulssignal gewählt ist, als ein zweites Steuer signal gemäß dem zweiten Eingangssignal, und
einen achten Multiplexer (58) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem vierten Multiplexer (54) und dem ersten Impulssignal gewählt ist, als ein erstes Steuer signal gemäß dem zweiten Eingangssignal.
erste und zweite Multiplexer (51, 52) zum selektiven Ausgeben eines zweiten Impulssignales und einer Quellenspannung gemäß einem ersten Eingangssignal,
dritte und vierte Multiplexer (53, 54) zum selektiven Ausgeben eines ersten Impulssignales und der Quellenspannung gemäß dem ersten Eingangssignal,
einen fünften Multiplexer (55) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem ersten Multiplexer (51) und dem zweiten Impulssignal gewählt ist, als ein viertes Steuer signal gemäß einem zweiten Eingangssignal,
einen sechsten Multiplexer (56) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem zweiten Multiplexer (52) und dem ersten Impulssignal gewählt ist, als ein drittes Steuer signal gemäß dem zweiten Eingangssignal,
einen siebenten Multiplexer (57) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem dritten Multiplexer (53) und dem zweiten Impulssignal gewählt ist, als ein zweites Steuer signal gemäß dem zweiten Eingangssignal, und
einen achten Multiplexer (58) zum Ausgeben eines Signales, das zwischen einem Ausgangssignal von dem vierten Multiplexer (54) und dem ersten Impulssignal gewählt ist, als ein erstes Steuer signal gemäß dem zweiten Eingangssignal.
11. Niederleistung-Gate-Ansteuerschaltung nach Anspruch 10, da
durch gekennzeichnet, daß das erste Eingangssignal ein Steuer
signal ist, um zu bestimmen, ob die Flüssigkristalltafel in einem
A/V- oder O/A-Betrieb ist, und einen O/A- bzw. einen A/V-Betrieb
festzulegen, wenn das Signal bei 1 bzw. 0 ist.
12. Niederleistung-Gate-Ansteuerschaltung nach Anspruch 10 oder
11, dadurch gekennzeichnet, daß das zweite Eingangssignal ein
Halbbildsteuersignal ist und ein geradzahliges Halbbild bei einem
Wert 0 sowie ein ungeradzahliges Halbbild bei einem Wert 1
anzeigt.
13. Niederleistung-Gate-Ansteuerschaltung nach einem der An
sprüche 10 bis 12, dadurch gekennzeichnet, daß bei einem Wert 1
für das erste Eingangssignal der Steuersignalgenerator (50) ein
Steuersignal für die sequentielle Abtastmethode, das für den
O/A-Betrieb anliegt, unabhängig von einem Wert des zweiten Ein
gangssignales erzeugt.
14. Niederleistung-Gate-Ansteuerschaltung nach einem der An
sprüche 10 bis 13, dadurch gekennzeichnet, daß bei einem Wert 0
für das erste und das zweite Eingangssignal der Steuersignal
generator (50) ein Steuersignal für das geradzahlige Halbbild der
Doppelzeilen-Simultan-Abtastmethode, das für den A/V-Betrieb
angelegt ist, erzeugt.
15. Niederleistungs-Gate-Ansteuerschaltung nach einem der An
sprüche 10 bis 14, dadurch gekennzeichnet, daß bei einem Wert 0
für das erste Signal und einem Wert 1 für das zweite Signal der
Steuersignalgenerator (50) ein Steuersignal für das ungeradzah
lige Halbbild der Doppelzeilen-Simultan-Abtastmethode liefert,
das bei dem A/V-Betrieb angelegt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970022565A KR100218375B1 (ko) | 1997-05-31 | 1997-05-31 | 전하 재활용을 이용한 티에프티-엘씨디의 저전력 게이트드라이버회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19801263A1 true DE19801263A1 (de) | 1999-02-18 |
DE19801263C2 DE19801263C2 (de) | 2003-08-21 |
Family
ID=19508262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998101263 Expired - Lifetime DE19801263C2 (de) | 1997-05-31 | 1998-01-15 | Niederleistung-Gate-Ansteuerschaltung für Dünnfilmtransistor-Flüssigkristallanzeige unter Verwendung einer elektrischen Ladungs-Recyclingtechnik |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP2879681B2 (de) |
KR (1) | KR100218375B1 (de) |
DE (1) | DE19801263C2 (de) |
GB (1) | GB2326013B (de) |
TW (1) | TW374149B (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3150098B2 (ja) | 1998-01-05 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動装置 |
EP1250697A1 (de) * | 2000-01-21 | 2002-10-23 | Ultrachip, Inc. | Steuerverfahren für eine flüssigkristallanzeige mit energiesparen und verbesserten merkmalen |
KR20020017322A (ko) * | 2000-08-29 | 2002-03-07 | 윤종용 | 제어 신호부 구조 및 이를 포함하는 액정 표시 장치 |
JP2002215103A (ja) * | 2001-01-15 | 2002-07-31 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2002221939A (ja) * | 2001-01-24 | 2002-08-09 | Hitachi Ltd | 液晶表示装置 |
KR100465539B1 (ko) * | 2001-12-27 | 2005-01-13 | 매그나칩 반도체 유한회사 | 에스티엔 엘시디 패널 구동 회로 |
JP3659250B2 (ja) * | 2002-07-11 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動装置、電気光学装置の駆動方法及び電子機器 |
CN100412630C (zh) * | 2002-07-11 | 2008-08-20 | 精工爱普生株式会社 | 电光器件及其驱动装置、驱动方法和电子装置 |
KR100796298B1 (ko) | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
AU2003271999A1 (en) | 2002-10-25 | 2004-05-13 | Koninklijke Philips Electronics N.V. | Display device with charge sharing |
KR100537545B1 (ko) * | 2003-05-31 | 2005-12-16 | 매그나칩 반도체 유한회사 | 유기전계 발광 디스플레이 패널의 구동방법 |
KR101133763B1 (ko) * | 2005-02-02 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 |
JP2008116917A (ja) * | 2006-10-10 | 2008-05-22 | Seiko Epson Corp | ゲートドライバ、電気光学装置、電子機器及び駆動方法 |
JP2008216349A (ja) * | 2007-02-28 | 2008-09-18 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
TWI336461B (en) | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
CN100460939C (zh) * | 2007-04-11 | 2009-02-11 | 友达光电股份有限公司 | 液晶显示器及其脉波调整电路 |
KR101475298B1 (ko) * | 2007-09-21 | 2014-12-23 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법 |
TWM402437U (en) | 2010-10-29 | 2011-04-21 | Chunghwa Picture Tubes Ltd | Transistor array substrate |
US9478180B2 (en) | 2012-06-20 | 2016-10-25 | Hisense Electric Co., Ltd. | Signal processing method |
KR102643465B1 (ko) | 2017-01-17 | 2024-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN106782287B (zh) * | 2017-03-09 | 2019-08-30 | 深圳市华星光电半导体显示技术有限公司 | 具有电荷共享的扫描驱动电路及显示面板 |
KR20240027944A (ko) | 2022-08-23 | 2024-03-05 | 삼성디스플레이 주식회사 | Dc-dc 컨버터 및 이를 포함하는 표시 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0776866B2 (ja) * | 1986-03-27 | 1995-08-16 | 株式会社東芝 | 液晶表示装置における駆動回路 |
DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
US5298913A (en) * | 1987-05-29 | 1994-03-29 | Sharp Kabushiki Kaisha | Ferroelectric liquid crystal display device and driving system thereof for driving the display by an integrated scanning method |
US5206634A (en) * | 1990-10-01 | 1993-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
JPH04194896A (ja) * | 1990-11-28 | 1992-07-14 | Internatl Business Mach Corp <Ibm> | 階調表示方法及び装置 |
JP2820336B2 (ja) * | 1991-10-22 | 1998-11-05 | シャープ株式会社 | アクティブマトリクス型液晶表示装置の駆動方法 |
EP0601869B1 (de) * | 1992-12-10 | 1999-09-15 | Sharp Kabushiki Kaisha | Flache Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
US5883609A (en) * | 1994-10-27 | 1999-03-16 | Nec Corporation | Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same |
-
1997
- 1997-05-31 KR KR1019970022565A patent/KR100218375B1/ko active IP Right Grant
- 1997-11-17 TW TW086117126A patent/TW374149B/zh not_active IP Right Cessation
-
1998
- 1998-01-15 DE DE1998101263 patent/DE19801263C2/de not_active Expired - Lifetime
- 1998-05-29 JP JP10149551A patent/JP2879681B2/ja not_active Expired - Fee Related
- 1998-05-29 GB GB9811665A patent/GB2326013B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10339863A (ja) | 1998-12-22 |
GB2326013B (en) | 1999-11-24 |
GB9811665D0 (en) | 1998-07-29 |
DE19801263C2 (de) | 2003-08-21 |
KR19980086264A (ko) | 1998-12-05 |
KR100218375B1 (ko) | 1999-09-01 |
JP2879681B2 (ja) | 1999-04-05 |
TW374149B (en) | 1999-11-11 |
GB2326013A (en) | 1998-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19801263C2 (de) | Niederleistung-Gate-Ansteuerschaltung für Dünnfilmtransistor-Flüssigkristallanzeige unter Verwendung einer elektrischen Ladungs-Recyclingtechnik | |
DE10257875B4 (de) | Schieberegister mit eingebautem Pegelschieber | |
DE69530060T2 (de) | Energiesparschaltung und steuerverfahren für flüssigkristallanzeige | |
DE69434493T2 (de) | Spannungserzeugungsschaltung, Steuerungsschaltung für gemeinsame Elektrode, Steuerungsschaltung für Signalleitung und Grauskala-Spannungserzeugungsschaltung für Anzeigevorrichtungen | |
DE69414742T2 (de) | Verfahren zur Ansteuerung einer Flüssigkristallanzeige mit aktiver Matrix | |
DE3346271C2 (de) | ||
DE3854163T2 (de) | Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen. | |
DE19801318C2 (de) | Ansteuerschaltung für eine Dünnfilmtransistor-Flüssigkeitskristallanzeige mit Recycling von elektrischer Ladung und diese verwendendes Verfahren | |
DE69124673T2 (de) | Adressierbares Matrixgerät | |
DE3879553T2 (de) | Symmetrische ansteuerung mit umkehrung der abtastung fuer eine duennschicht-el-anzeigetafel. | |
DE19950860B4 (de) | Schieberegister | |
DE69325666T2 (de) | Treiberauswahlschaltung für eine flüssigkristallanzeigeeinheit | |
DE3347345C2 (de) | ||
DE19944724B4 (de) | Aktivmatrix-Flüssigkristallanzeigevorrichtung | |
DE60121650T2 (de) | Verfahren und Einrichtung zur Graustufensteuerung von Anzeigetafeln | |
DE2810478C2 (de) | ||
DE69115414T2 (de) | Steuerschaltung für ein Anzeigegerät | |
DE60218781T2 (de) | Operationelle Verstärkerschaltung, Treiberschaltung und -Verfahren | |
DE69320438T2 (de) | Flüssigkristallanzeigeeinheit und elektronisches gerät unter verwendung dieser einheit | |
DE10010955B4 (de) | Verfahren zum Steuern von Flüssigkristallanzeigevorrichtungen | |
DE102017117258A1 (de) | Organisches lichtemittierendes Anzeigefeld, Steuerungsverfahren dafür sowie organische lichtemittierende Anzeigevorrichtung | |
DE69415486T2 (de) | Verfahren zum wechselstromtreiben einer flüssigkeitskristallanzeige und anzeige dafür | |
DE4306988A1 (en) | LCD display with active matrix - has signal line control circuits and power supply control circuits to provide signals for high quality display | |
DE69511149T2 (de) | Verbesserung zur Energiesparung in einer Anzeigevorrichtung mit aktiver Matrix mit Grauwerten | |
DE69111995T2 (de) | Verfahren zum Steuern einer Matrixanzeige und eine durch dieses Verfahren gesteuerte Matrixanzeige. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R071 | Expiry of right |