[go: up one dir, main page]

DE19743537A1 - Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung - Google Patents

Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung

Info

Publication number
DE19743537A1
DE19743537A1 DE19743537A DE19743537A DE19743537A1 DE 19743537 A1 DE19743537 A1 DE 19743537A1 DE 19743537 A DE19743537 A DE 19743537A DE 19743537 A DE19743537 A DE 19743537A DE 19743537 A1 DE19743537 A1 DE 19743537A1
Authority
DE
Germany
Prior art keywords
semiconductor
housing
lead frame
boundary
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19743537A
Other languages
English (en)
Inventor
Hisao Udagawa
Hiroshi Kotani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE19743537A1 publication Critical patent/DE19743537A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measuring Fluid Pressure (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleitergehäuse und ins­ besondere auf ein Halbleitergehäuse der TO-220-Bauform für die Oberflächenmontage.
Die TO-220-Gehäusebauform ist eine bekannte Industrienorm. Das Gehäuse schließt eine thermisch leitende Grundplatte ein, die vorzugsweise aus Metall besteht und auf der ein Halbleiterbau­ teil mit geringer thermischer Impedanz zwischen diesem Bauteil und der Grundplatte befestigt ist. Das Halbleiterbauteil kann weiterhin elektrisch mit der Grundplatte verbunden sein. Das Halbleiterbauteil und ein Teil des Leiterrahmens sind typischer­ weise in ein Kunststoffmaterial eingebettet, das das Halbleiter­ bauteil gegenüber Umgebungseinflüssen schützt. Ein Befestigungs­ vorsprung erstreckt sich typischerweise von der Grundplatte zur Außenseite des schützenden Kunststoffgehäuses, beispielsweise eines Epoxy-Gehäuses, und dieser Befestigungsvorsprung ist an der externen Befestigungsoberfläche befestigt, um Wärme von dem Halbleiterbauteil abzuleiten. Weiterhin sind Anschlußleitungen oder Anschlußstifte vorgesehen, die sich aus dem Kunststoff­ körper heraus erstrecken und Anschlußbereiche einschließen, an denen Kontaktierungs-Drahtverbindungen von dem Halbleiterbauteil angebracht sind.
Bei einem Bauteil zur Oberflächenmontage auf einem Substrat, beispielsweise einer gedruckten Leiterplatte, liegt die Ober­ fläche der Grundplatte, die der Leiterplatte benachbart ist und dem Halbleiterbauteil gegenüberliegt, für einen elektrischen Kontakt mit der Leiterplatte frei.
Typischerweise sind die Anschlußleitungen oder Anschlußstifte außerhalb des Kunststoffgehäusekörpers umgebogen, um mit der Oberfläche der Leiterplatte in Berührung zu kommen und eine elektrische Verbindung mit dieser herzustellen. Diese Biegung in den Anschlußstiften kann jedoch mechanische Belastungen in dem Kunststoffkörper hervorrufen.
Weiterhin werden typischerweise zwei verschiedene Stärken der Metallteile verwendet. Eine eine größere Stärke aufweisendes Metallmaterial wird für die Grundplatte verwendet, während ein eine geringe Stärke aufweisendes Metallmaterial für die An­ schlußleitungen oder Anschlußstifte verwendet wird, so daß diese gebogen werden können. Die Verwendung von zwei unter­ schiedlichen Stärken der Metallteile vergrößert die Kompli­ ziertheit bei der Herstellung des Gehäusebauteils.
Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten Leiterrahmen und ein diesen verwendendes verbessertes Halb­ leitergehäuse der eingangs genannten Art sowie ein Verfahren zu seiner Herstellung zu schaffen, das eine vergrößerte Zuverläs­ sigkeit und verbesserte Handhabung aufweist und dessen Herstel­ lung vereinfacht ist.
Diese Aufgabe wird durch die im Patentanspruch 1 bzw. 9 ange­ gebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.
Erfindungsgemäß wird ein Halbleitergehäuse, beispielsweise der TO-220-Gehäusebauform für die Oberflächenmontage geschaffen, bei dem die Anschlußleitungen vor der Formung des Kunststoffkörpers um das Halbleiterbauteil und den Leiterrahmen herum vorgebogen sind, um die mechanischen Beanspruchungen an den Anschlußlei­ tungen zu einem Minimum zu machen.
Weiterhin wird eine einzige Materialstärke des Leiterrahmen­ materials sowohl für die Anschlußleitungen als auch für den Haupt-Befestigungsbereich für das Halbleiterbauteil verwendet, wodurch die Materialkosten und außerdem die Höhe des Gehäuse­ körpers verringert wird.
Die Länge der Anschlußleitungen außerhalb des Gehäuses wird ebenfalls verkürzt, wodurch der Platzbedarf auf der gedruckten Leiterplatte verringert wird. Obwohl die kombinierte Länge der Anschlußleitungen innerhalb und außerhalb des Gehäusekörpers vergrößert sein kann, werden der Eigenwiderstand und die Eigen­ induktivität der Anschlußleitungen des Halbleitergehäuses wesentlich verringert, weil die Dicke der Anschlußleitungen gleich der Dicke des Haupt-Befestigungsbereiches ist. Diese Leiterrahmenkonfiguration verbessert weiterhin die Fertigungs- Ausbeute. Das Halbleitergehäuse ist ein direkter Ersatz von bekannten Halbleitergehäusen der TO-220-Gehäusebauform, kann jedoch größere Halbleiterplättchengrößen als die vorhandene Halbleiterplättchengröße 4 aufnehmen.
Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert.
In der Zeichnung zeigen:
Fig. 1 eine teilweise weggebrochene Seitenansicht eines bekannten Halbleitergehäuses der TO-220-Gehäusebauform für Oberflächenmontage,
Fig. 2 eine teilweise weggebrochene Seitenansicht eines Halbleitergehäuses für die Oberflächenmontage gemäß einer Ausführungsform der Erfindung,
Fig. 3A eine Draufsicht auf einen Streifen von Leiter­ rahmen und deren Halterungen, die bei der Herstellung des Halbleitergehäuses gemäß der vorliegenden Erfindung verwendet werden,
Fig. 3B eine vergrößerte Ansicht eines der Leiterrahmen und seiner Halterungen gemäß Fig. 3A,
Fig. 4A eine vergrößerte Ansicht, die eine Anzahl der Leiterrahmen und Halterungen nach Fig. 3A mit weiteren Einzel­ heiten zeigt,
Fig. 4B eine Seitenansicht des in Fig. 4A gezeigten Leiterrahmen-Streifens,
Fig. 5A bis 5E eine Draufsicht, eine Endansicht, eine Seitenansicht bzw. eine Unteransicht eines Halbleiter­ gehäusekörpers gemäß der Erfindung.
In Fig. 1 ist ein übliches Halbleitergehäuse 10 der Gehäuse­ bauform TO-220 für die Oberflächenmontage in einer weggebroche­ nen Seitenansicht gezeigt. Eine Oberfläche des Halbleiterbau­ teils 18 ist an einer aus Metall bestehenden Grundplatte 14 angebracht. Die Grundplatte 14 ergibt einen thermischen Kontakt mit dem Halbleiterbauteil 18, und sie kann auch elektrisch mit dem Halbleiterbauteil verbunden sein. Eine gegenüberliegende Oberfläche des Halbleiterbauteils 18 ist mit einem oder mehreren Leitungsanschlüssen 12 über Drahtkontaktierungsverbindungen 16 verbunden. Das Halbleiterbauteil 18 und ein Teil des Leiter­ anschlusses 12 und der Grundplatte 14 sind in einem Gehäuse­ körper eingekapselt, der typischerweise aus Kunststoff besteht.
Um eine Berührung mit einer nicht dargestellten Befestigungs­ oberfläche, beispielsweise der Oberfläche einer gedruckten Leiterplatte, zu erzielen, sind die Leiteranschlüsse 12 nach unten abgebogen, wie dies durch die gestrichelten Linien gezeigt ist, die sich von dem Leiteranschluß 12 erstrecken, wobei dieses Abbiegen erfolgt, nachdem der Gehäusekörper um den Leiterrahmen herum geformt wurde. Der Vorgang des Abbiegens nach dem Form­ vorgang ruft mechanische Beanspruchungen in dem Gehäusekörper hervor.
Die Grundplatte weist weiterhin eine größere Dicke als der Leiteranschluß 12 auf, so daß der Leiterrahmen mit zwei Metallstärken hergestellt werden muß.
Fig. 2 zeigt ein Halbleitergehäuse 20 der Gehäusebauform TO-220 zur Oberflächenmontage gemäß einer Ausführungsform der vorlie­ genden Erfindung. Hier ist der Leiteranschluß 20 vor dem Ab­ formen des Gehäusekörpers um den Leiterrahmen herum abgebogen, und die Abbiegung befindet sich innerhalb des Gehäusekörpers, um mechanische Beanspruchungen des Gehäusekörpers zu einem Minimum zu machen. Weiterhin weist der Leiteranschluß 20 die gleiche Dicke wie die Grundplatte 24 auf, so daß das Halbleitergehäuse aus einem Leiterahmenmaterial mit einer einzigen Dicke herge­ stellt werden kann, was den Eigenwiderstand und die Eigeninduk­ tivität in dem Halbleitergehäuse verringert. Die Höhe des Halb­ leitergehäuses 20 ist verglichen mit dem bekannten Halbleiter­ gehäuse 10 beträchtlich verringert. Weiterhin ist, obwohl eine größere Länge des Leiteranschlusses 22 verwendet werden kann, die Länge des Teils des Leiteranschlusses 22, die sich außerhalb des Gehäuses 20 erstreckt, verringert.
Fig. 3A zeigt einen Streifen 30 aus mehreren Leiterrahmen zu­ sammen mit deren Verbindungshalterungen, wobei ein Leiterrahmen ausführlicher in Fig. 3B gezeigt ist. Der Leiterrahmen schließt einen Haupt-Befestigungsbereich 34 ein, an dem das Halbleiter­ bauteil elektrisch und thermisch leitend befestigt ist. Der Befestigungsbereich 34 ist mit einer Platte 42 verbunden, die einen unteren Abschnitt 42a, der einen Oberflächenkontakt mit dem Befestigungsbereich 34 zu der Befestigungsoberfläche bildet, und einen oberen Abschnitt 42b einschließt, der eine Halterung für den Rahmen bildet und nach dem Kunststoff-Formungsvorgang entfernt wird. Die Platte 42 ist über die Halterung 45 mit einem angrenzenden Rahmen verbunden.
Weiterhin sind Anschlußbereiche 36 vorgesehen, die über Lei­ tungsanschlüsse 38 mit einer Platte 40 verbunden sind, die als ein zweiter Kontakt an die Befestigungsoberfläche dient. Eine Bohrung ist in der Platte 40 vorgesehen, so daß jedes jeweilige auf dem Streifen 30 ausgebildete Bauteil von den Halbleiter­ plättchenverbindungs- und Drahtkontaktierungsmaschinen schritt­ weise weiterbewegt werden kann, beispielsweise durch Einsetzen und Drehen der Zacken eines Zackenrades zur Vorwärtsbewegung eines Streifens. Ein Halterungstreifen 44 zur vorübergehenden Befestigung der Teile des Leiterrahmens aneinander verbindet den Haupt-Befestigungsbereich 34 mit der Platte 40 während der Formung des Gehäusekörpers, doch wird dieser Halterungsstreifen nachfolgend entfernt.
Fig. 4A zeigt mit weiteren Einzelheiten drei der Rahmen und Halterungen nach Fig. 3A, wobei diese Rahmen in Seitenansicht in Fig. 4B gezeigt sind. Gemäß der Erfindung ist der Anschluß­ bereich 36 gegenüber der Oberfläche der Platte 40 und des Befestigungsbereiches 34 erhöht angeordnet. Der Anschlußbereich 36 ist mit dem Leiteranschluß 38 über einen abgebogenen Ab­ schnitt 37 verbunden. Weiterhin ist der Halterungsstreifen 44 gezeigt, der ebenfalls gegenüber dem Anschlußbereich 34 und der Platte 50 über zwei abgebogene Abschnitte 44A und 44B erhöht angeordnet ist, wobei dieser Halterungsstreifen nach der Formung des Gehäusekörpers entfernt wird.
Das Verfahren zur Herstellung der Halbleitergehäuse gemäß der Erfindung schließt die folgenden Schritte ein:
Das Halbleiterbauteil wird an dem Befestigungsbereich 34 unter Verwendung bekannter Verfahren befestigt, beispielsweise unter Verwendung einer elektrisch leitenden Halbleiterplättchen- Befestigungsmasse oder durch Löten.
Die Anschlußfleckbereiche, die auf der gegenüberliegenden Ober­ fläche des Halbleiterbauteils angeordnet sind, werden über Drahtverbindungen mit den Anschlußbereichen 36 unter Verwendung üblicher Drahtkontaktierungsverfahren verbunden, beispielsweise unter Verwendung des Ultraschall-Drahtkontaktierungsverfahrens. Alternativ werden die Anschlußbereiche gegenüberliegend zur Oberfläche des Halbleiterplättchens unter Verwendung von Lot mit dem Anschlußbereich 36 verbunden, um den Eigenwiderstand weiter zu verringern.
Der Haupt-Befestigungsbereich 34, die Anschlußbereiche 36 und das Halbleiterbauteil werden dann im Inneren eines Formgehäuses eingekapselt, das typischerweise aus Kunststoff oder anderen wärmeübertragenden Formmaterialien hergestellt ist, wobei die in der Technik gut bekannten Verfahren verwendet werden, und der Halterungsstreifen 44 und der obere Abschnitt der Platte 42 werden dann entfernt.
Die Verbindungsabschnitte, die zwischen den jeweiligen Bauteil­ rahmen liegen, werden dann weggeschnitten, um jeweilige Bauteil­ gehäuse zu erhalten, wie dies in Fig. 5A gezeigt ist. Hier ist das Halbleitergehäuse 20 nach dem Abformen gezeigt, und ein Restabschnitt der Platte 42 springt aus dem Gehäuse 20 hervor, und zwar ebenso wie ein Abschnitt des Verbindungsstreifens 44. Die Leitungsanschlüsse 38 springen ebenfalls von dem Halbleiter­ gehäuse aus vor und sind mit einer nicht gezeigten Leiterplatte verbindbar.
Fig. 5B zeigt eine Endansicht des fertigen Halbleitergehäuses, die zeigt, daß der Leitungsanschluß 38 glatt mit der Bodenfläche des Gehäuses abschließt. Fig. 5C zeigt eine Seitenansicht des Halbleitergehäuses 20 und läßt ebenfalls erkennen, daß die Leitungsanschlüsse 38 glatt mit der Bodenoberfläche des Halb­ leitergehäuses abschließen.
Fig. 5E zeigt eine Unteransicht des Halbleitergehäuses 20, das die freiliegende Oberfläche der Platte 42 und den damit verbundenen Anschlußbereich 46 zeigt. An einem Ende des Gehäuses springen die Anschlußleitungen 38 an einem Ende vor. Am gegen­ überliegenden Ende sind die Leiteranschlüsse 38 umgebogen und sind in dem Halbleitergehäuse verdeckt.
Fig. 5D zeigt eine Unteransicht des Bauteils gemäß einer abge­ änderten Ausführungsform, bei der der Befestigungsbereich 46 ebenfalls gegenüber der Oberfläche der Platte 42 erhöht ist und in dem Gehäusekörper eingebettet ist.
Das in den Fig. 5A bis 5E gezeigte Bauteil kann dann mit der gedruckten Leiterplatte oder mit irgendeinem anderen be­ kannten elektrisch und thermisch leitenden Material verlötet werden, wobei übliche Massenproduktions-Löttechniken verwendet werden können.

Claims (10)

1. Aus leitendem Material bestehender Leiterrahmen zur Halterung eines Halbleiterbauteils, wobei der Leiterrahmen und das Halbleiterbauteil durch ein Formgehäuse eingekapselt sind, dadurch gekennzeichnet, daß der Leiterrahmen einen Haupt- Befestigungsbereich (34) zur Halterung eines Halbleiter­ plättchens (18) und einen Abschnitt (42) aufweist, der sich von einer ersten Kante des Befestigungsbereichs (34) aus über die Umgrenzung des Formgehäuses hinaus erstreckt, daß zumindest zwei voneinander getrennte Anschlußleitungen (38) entlang einer zweiten, der ersten Kante gegenüberliegenden Kante des Haupt- Befestigungsbereichs (34) angeordnet sind und jeweils einen sich über die Umgrenzung des Formgehäuses hinaus erstreckenden Abschnitt und einen Anschlußbereich (36) aufweisen, und daß die Anschlußleitungen (38) jeweils die gleiche Dicke wie der Haupt- Befestigungsbereich (34) und eine Abbiegung (37) aufweisen, die sich innerhalb der Umgrenzung des Formgehäuses befindet, so daß der Anschlußbereich (36) gegenüber dem Haupt-Befestigungsbereich (34) erhöht angeordnet ist und der sich über die Umgrenzung des Formgehäuses hinaus erstreckende Abschnitt der Anschlußleitungen in einer gemeinsamen Höhe mit dem Haupt-Befestigungsbereich (34) liegt.
2. Leiterrahmen nach Anspruch 1, dadurch gekennzeichnet, daß der Haupt-Befestigungsbereich (34) einen Kühlkörper (42) einschließt, der sich aus der Außenseite der Umgrenzung des Formgehäuses heraus erstreckt.
3. Leiterrahmen nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Haupt-Befestigungsbereich (34) einen Halterungsstreifen (44) einschließt, der sich von der zweiten Kante des Haupt-Befestigungsbereiches über die Umgrenzung des Formgehäuses hinaus erstreckt.
4. Leiterrahmen nach Anspruch 3, dadurch gekennzeichnet, daß der Halterungsstreifen (44) zwischen den zumindest zwei voneinander getrennten Anschlußleitungen (38) angeordnet ist.
5. Leiterrahmen nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Halterungsstreifen (44) zumin­ dest eine Abbiegung einschließt, die sich innerhalb der Um­ grenzung des Formgehäuses befindet.
6. Leiterrahmen nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Halterungsstreifen (44) zumin­ dest eine weitere Abbiegung einschließt.
7. Leiterrahmen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Länge der voneinander getrenn­ ten Anschlußleitungen (38), die sich über die Umgrenzung hinaus erstreckt, verringert ist.
8. Halbleitergehäuse zur Aufnahme eines Halbleiterbauteils, dadurch gekennzeichnet, daß das Halbleitergehäuse einen aus leitendem Material bestehenden Leiterrahmen nach einem der Ansprüche 1 bis 7 zur Halterung eines Halbleiterplättchens und ein Formgehäuse zur Umschließung des Haupt-Befestigungsbereichs (34) und des Halbleiterplättchens (18) umfaßt.
9. Verfahren zur Herstellung eines Halbleitergehäuses zur Aufnahme eines Halbleiterbauteils, wobei das Halbleitergehäuse einen aus leitendem Material bestehenden Leiterrahmen nach einem der Ansprüche 1 bis 8 zur Halterung eines Halbleiterplättchens und ein Formgehäuse zur Halterung des Haupt-Befestigungsbereichs und des Halbleiterplättchens einschließt, dadurch gekennzeichnet, daß das Verfahren die folgenden Schritte umfaßt:
Verbinden einer Oberfläche des Halbleiterplättchens mit dem Haupt-Befestigungsbereich,
Herstellung von Drahtkontaktierungsverbindungen zwischen jeweiligen Bereichen einer gegenüberliegenden Oberfläche des Halbleiterplättchens und den Anschlußbereichen der voneinander getrennten Anschlußleitungen,
Einkapseln des Haupt-Befestigungsbereiches und der voneinander getrennten Anschlußleitungen in dem Formgehäuse, und
Entfernen eines oberen Teils des Abschnittes des Haupt-Befesti­ gungsbereichs, der dich über die Umgrenzung des Formgehäuses hinaus erstreckt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Haupt-Befestigungsbereich einen Halterungsstreifen einschließt, der sich von der gegenüberlie­ genden zweiten Kante des Haupt-Befestigungsbereichs aus über die Umgrenzung des Formgehäuses hinaus erstreckt, wobei das Verfahren weiterhin den Schritt der Entfernung des Teils des Halterungsstreifens umfaßt, der sich über die Umgrenzung des Formgehäuses hinaus erstreckt.
DE19743537A 1996-10-01 1997-10-01 Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung Withdrawn DE19743537A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2733396P 1996-10-01 1996-10-01
US2967096P 1996-10-30 1996-10-30

Publications (1)

Publication Number Publication Date
DE19743537A1 true DE19743537A1 (de) 1998-04-02

Family

ID=26702341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19743537A Withdrawn DE19743537A1 (de) 1996-10-01 1997-10-01 Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung

Country Status (9)

Country Link
US (2) US6114750A (de)
JP (1) JPH10200024A (de)
KR (1) KR19980032479A (de)
DE (1) DE19743537A1 (de)
FR (1) FR2755540A1 (de)
GB (1) GB2317989B (de)
IT (1) IT1295265B1 (de)
SG (1) SG60122A1 (de)
TW (1) TW353791B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29924183U1 (de) 1998-05-05 2002-03-28 International Rectifier Corp., El Segundo, Calif. Gehäuse und Leitungsrahmen für ein Halbleiterbauelement hoher Stromleitfähigkeit, mit großflächigen Verbindungsschlüssen und veränderter Form
EP1357594A1 (de) * 2002-04-23 2003-10-29 General Semiconductor of Taiwan, Ltd. Hochleistunghalbleiterbauteil, hergestellt unter Verwendung einer Verpackung von Chipgrösse
US6667547B2 (en) 1998-05-05 2003-12-23 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6791172B2 (en) 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
US6300674B1 (en) * 2000-06-19 2001-10-09 Harvatek Corp. Flat package for semiconductor diodes
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
US7005728B1 (en) * 2004-06-03 2006-02-28 National Semiconductor Corporation Lead configuration for inline packages
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
CN101174602B (zh) * 2006-10-06 2011-10-05 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
US7466016B2 (en) * 2007-04-07 2008-12-16 Kevin Yang Bent lead transistor
CN103021991A (zh) * 2011-09-27 2013-04-03 意法半导体制造(深圳)有限公司 引线框架和封装方法
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
CN103646940A (zh) * 2013-12-12 2014-03-19 南通华隆微电子有限公司 一种to-220防水密封引线框架
CN103943596A (zh) * 2014-03-28 2014-07-23 张轩 一种全包封形式的引线框架
JP1593817S (de) 2017-03-28 2017-12-25
CN111755406B (zh) * 2020-06-28 2022-04-26 西安微电子技术研究所 减少无应力释放器件焊点应力的结构、制作方法及应用
JP7491188B2 (ja) * 2020-11-09 2024-05-28 株式会社デンソー 電気機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550648A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Resin sealing type semiconductor device
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
JPS62183547A (ja) * 1986-02-07 1987-08-11 Nec Corp リ−ドフレ−ム
JPS63296252A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
US4987473A (en) * 1989-08-03 1991-01-22 Vlsi Technology, Inc. Leadframe system with multi-tier leads
US5083368A (en) * 1990-02-14 1992-01-28 Motorola Inc. Method of forming modular power device assembly
JPH04249348A (ja) * 1991-02-05 1992-09-04 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH07176667A (ja) * 1993-12-20 1995-07-14 Fuji Electric Co Ltd 表面実装型半導体装置
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US6178628B1 (en) * 1997-10-22 2001-01-30 Aavid Thermalloy, Llc Apparatus and method for direct attachment of heat sink to surface mount

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29924183U1 (de) 1998-05-05 2002-03-28 International Rectifier Corp., El Segundo, Calif. Gehäuse und Leitungsrahmen für ein Halbleiterbauelement hoher Stromleitfähigkeit, mit großflächigen Verbindungsschlüssen und veränderter Form
US6667547B2 (en) 1998-05-05 2003-12-23 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6791172B2 (en) 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
EP1357594A1 (de) * 2002-04-23 2003-10-29 General Semiconductor of Taiwan, Ltd. Hochleistunghalbleiterbauteil, hergestellt unter Verwendung einer Verpackung von Chipgrösse

Also Published As

Publication number Publication date
US6291262B1 (en) 2001-09-18
TW353791B (en) 1999-03-01
ITMI972236A1 (it) 1999-04-01
US6114750A (en) 2000-09-05
KR19980032479A (ko) 1998-07-25
JPH10200024A (ja) 1998-07-31
GB2317989A (en) 1998-04-08
IT1295265B1 (it) 1999-05-04
GB9720858D0 (en) 1997-12-03
GB2317989B (en) 2002-01-23
MX9707520A (es) 1998-08-30
FR2755540A1 (fr) 1998-05-07
SG60122A1 (en) 1999-02-22

Similar Documents

Publication Publication Date Title
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE69321266T2 (de) Halbleiteranordnung mit Überchipanschlüssen
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE3783783T2 (de) Plastikumhuellter chiptraeger und verfahren zu dessen herstellung.
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE10234778B4 (de) Chip-Leiterplatten-Anordnung für optische Mäuse (Computer-Mäuse) und zugehöriger Linsendeckel
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE3913221A1 (de) Halbleiteranordnung
DE19723203A1 (de) Halbleiterbauteil in Chipgröße und Verfahren zum Herstellen desselben
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE4421077A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69927765T2 (de) Ic-karte und ihre struktur
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE19817128A1 (de) Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE69737320T2 (de) Halbleitervorrichtung
DE4115128C2 (de) Halbleiter-Leistungs-Anordnung für Hochfrequenz-Anwendungen und Verfahren zu Bildung einer solchen
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE3810899C2 (de)
DE4130899C2 (de) Halbleitervorrichtung
DE3212442A1 (de) Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal