DE19733974A1 - MOSFET-Einrichtung - Google Patents

Description

Die Erfindung betrifft eine MOSFET-Einrichtung nach dem Ober­ begriff des Anspruchs 1.

Für integrierte Leistungsschaltkreise sind verschiedene Tran­ sistorkonfigurationen, wie vertikale DMOS-, Niederspannungs-Lateral- DMOS- und Hochspannungs-Lateral-DMOS-Einrichtungen, jeweils mit ver­ schiedenen Spezifikationen, erhältlich. Um die Verlustleistung derarti­ ger Einrichtungen zu minimalisieren, ist es wünschenswert, daß der Tran­ sistor mit einem relativ niedrigen Betriebswiderstand R_DS arbeitet. Fer­ ner ist es wünschenswert, eine relativ hohe Durchbruchsspannung BV zu haben, um die Einrichtung und den Schaltkreis zu schützen. Jedoch steht die Anforderung nach hoher Durchbruchsspannung im Gegensatz zum Errei­ chen von niedrigem R_DS.

In bekannten Lateral-DMOS-(LDMOS)-Einrichtungen tritt das höchste elektrische Feld, das einen Lawinendurchbruch initiiert, allge­ mein an der Grenze zwischen dem Gate und der Drain auf. Es ist wün­ schenswert, das maximale elektrische Feld an dieser Stelle zu erniedri­ gen und gleichzeitig das Profil des elektrischen Feldes gleichmäßiger zu verteilen, um die Durchbruchsspannung zu stützen. In Morikawa et al., Proceedings of the Fourth International Symposium on Power Semiconductor Devices & ICs, 19.-21. Mai 1992, Waseda University, Tokio, Japan (Sei­ ten 150-154), wird für die dort beschriebene Einrichtung eine Durch­ bruchsspannung von 30 V und ein Betriebswiderstand von 0,075 Ωmm² er­ wähnt. Diese LDMOS-Einrichtung umfaßt eine tiefe N-Wanne unterhalb der Drain und eine Aluminiumfeldplatte zum Erzeugen einer Vorspannung, von der gesagt wird, daß sie die Durchbruchsspannung vergrößert.

GB 22 77 406 A beschreibt einen doppelt diffundierten MOSFET, der eine leicht dotierte Drain benachbart zu einem Drainbereich auf­ weist. Eine Störstellendiffusionsschicht und das Substrat sind p-lei­ tend, wobei erstere eine relativ höhere Störstellenkonzentration als letzteres aufweist, um eine höhere Schwellenspannung zu etablieren.

US 43 00 150 beschreibt eine LDMOS-Einrichtung mit einer p/n-"Field-Shaping"-Halbleiterschicht, die in einem p/n-Substrat vergra­ ben ist. Diese Schicht besitzt eine höhere Dotierungskonzentration als das Substrat und ist von einem Kanalbereich beabstandet, um die elektri­ sche Felddichte benachbart zu einer p/n-Sperrschicht zwischen dem Sub­ strat und dem Kanal einerseits und der Source und der Drain andererseits zu reduzieren, vergrößert jedoch die elektrische Felddichte benachbart zur Drain, um eine homogenere elektrische Feldverteilung in der Einrich­ tung zu erhalten. Die feldformende Halbleiterschicht ist in dem Substrat vergraben und erstreckt sich unter den Kanal und einen Teil des Substrat zwischen der Source und der Drain. Gemäß einer Ausführungsform nimmt die feldformende Halbleiterschicht die Form einer Oberflächenschicht in ei­ ner zur Oberfläche benachbarten Region einer Epitaxialschicht längs ei­ ner Seite der Drain an und erstreckt sich von der Drain in Richtung zum Kanal, ohne diesen zu kontaktieren.

US 42 32 327 und US 43 17 216 beschreiben eine MOSFET-Einrich­ tung, bei der Source, Drain und ein "Driftbereich" in einem Kanalbereich auf einem Halbleitersubstrat ausgebildet sind. Der Driftbereich wird durch Implantieren gebildet und ist zu einem Gate ausgerichtet, wonach Source- und Drainbereiche ausgebildet werden.

Aufgabe der Erfindung ist es, eine MOSFET-Einrichtung nach dem Oberbegriff des Anspruchs 1 zu schaffen, die eine möglichst hohe Durch­ bruchsspannung und einen möglichst niedrigen Betriebswiderstand auf­ weist.

Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.

MOS-Transistoren gemäß der Erfindung besitzen einen erweitern­ den Bereich auf der Drain, der eine ausgewählte Länge, Dotierungsprofil und Implantierungsmittel für optimale Durchbruchsspannungscharakteristiken ohne übermäßig hohen Betriebswider­ stand aufweisen.

Geeignete Durchbruchsspannungen und Betriebswiderstände werden durch geeignete Auswahl der Länge des erweiternden Bereichs, der Dotie­ rungskonzentration und des Dotierungsmitteltyps erhalten.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den weiteren Ansprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels näher erläutert.

Fig. 1 zeigt schematisch im Schnitt eine MOSFET-Einrichtung.

Fig. 2 zeigt ein Diagramm mit einer zweidimensionalen Dotie­ rungsverteilung in einer konventionellen LDMOS-Einrichtung.

Fig. 3 zeigt ein Diagramm mit einer zweidimensionalen Dotie­ rungsverteilung in der LDMOS-Einrichtung von Fig. 1.

Fig. 4 zeigt ein Diagramm mit einer zweidimensionalen Dotie­ rungsverteilung einer weiteren Ausführungsform einer erfindungsgemäßen LDMOS-Einrichtung.

Fig. 5-7 zeigen horizontale Dotierungsprofile längs der Grenzfläche zwischen dem Substrat und dem Gate für eine konventionelle LDD-(leicht dotierte Drain)-Einrichtung einer LDMOS-Einrichtung mit ei­ ner Erweiterungslänge von 1 µm und einer LDMOS-Einrichtung ohne LDD-Im­ plantation und einem 1-µm-langen Erweiterungsbereich.

Fig. 8 zeigt ein Diagramm, das das simulierte Verhalten in be­ zug auf Durchbruchsspannung für die LDMOS-Einrichtungen der Fig. 5-7 illustriert.

Die in Fig. 1 dargestellte MOSFET-Einrichtung 80 umfaßt eine Epitaxialschicht 82, die auf einer vergrabenen N⁺-Schicht 83 und einem p-leitenden Halbleitersubstrat 84 angeordnet ist. Die N⁺-Schicht 83 kann zur Verbesserung der Robustheit der Einrichtung zweckmäßig sein.

Eine Drain 86 und eine Source 88 sind kollinear mit der Ober­ seite 90 der Epitaxialschicht 82 vorgesehen. Die Source 88 hat den glei­ chen Leitfähigkeitstyp, der durch ein oder mehrere Dotierungsmittel be­ wirkt wird, wie die Epitaxialschicht 82, ist jedoch in einem p-leitenden Kanal 92 in der Epitaxialschicht 82 ausgebildet. Der Kanal 92 besitzt somit entgegengesetzte Leitfähigkeit im Vergleich zur Source 88 und zum Halbleitersubstrat 84. Die Drain 86 ist in der Epitaxialschicht 82 ausgebildet, besitzt den gleichen Leitfähigkeitstyp wie diese, jedoch eine höhere Dotierungskonzentration. Die Source 88 ist von entgegenge­ setztem Leitfähigkeitstyp in bezug auf das Halbleitersubstrat 84.

Eine Gateelektrode 94 befindet sich auf der Oberseite 90 der Epitaxialschicht 82 auf Gateoxid 95 und über dem Kanal 92. Die Source 88 ist mit der benachbarten Kante 96 der Gateelektrode 94 ausgerichtet, jedoch um die Breite eines Abstandsstück 97 versetzt.

Ferner ist in der Epitaxialschicht 82 ein Bereich 98 nahe der Drain 86 ausgebildet. Der Bereich 98 besitzt eine Kante 100, die mit ei­ ner Kante 102 der Gateelektrode 94 ausgerichtet ist. Der Bereich 98 (ein "Erstreckungsbereich") besitzt ebenfalls den gleichen Leitfähig­ keitstyp wie die Source 88 und die Drain 86. Vorzugsweise liegt die Do­ tierungskonzentration im Bereich 98 zwischen derjenigen in der Source 88 (oder Drain 86) und der Epitaxialschicht 82. Der Bereich 98 kann sich über die volle Länge der Drain 86 erstrecken, d. h. die gleiche Dotie­ rungskonzentration wie die Epitaxialschicht 82 aufweisen. Das Dotie­ rungsprofil benachbart zur Gateelektrode 94 (d. h. zwischen Source 88, Bereich 98, Drain 86 und Schicht 82) sollte sich graduell ändern, so daß die Spitze des elektrischen Feldes benachbart zur Gateelektrode 94 redu­ ziert wird. Dies führt zu einer hohen Durchbruchsspannung ohne übermäßig hohen Einschaltwiderstand.

Geeignete Längen des Bereichs 98 sind allgemein solche, für die adäquat hohe Durchbruchsspannungen ohne übermäßige Einschaltwider­ stände erreicht werden.

So kann die MOSFET-Einrichtung 80 folgende Dotierungskonzen­ trationen aufweisen: gering dotiertes N⁻ (beispielsweise 10¹⁵-10¹⁶/cm³) in der Epitaxialschicht 82, stark dotiertes N⁺ in der Drain 86 und der Source 88 mit einer Spitzendotierung von etwa 10²⁰/cm³ und einer aus­ reichenden N⁺-Dotierung in dem Bereich 98 zum Erzielen eines geeigneten Gleichgewichts zwischen hoher Durchbruchsspannungscharakteristik und niedrigem R_DS.

Allgemein können in bezug auf den Bereich 98 folgende zusätz­ liche Beobachtungen gemacht werden. Das Produkt der Länge des Bereichs 98 und des spezifischen Widerstandes hierin ist proportional zu dem zu­ sätzlichen Reihenwiderstand, der durch die Anwesenheit des Bereichs 98 vorhanden ist. Ein zu hoher spezifischer Widerstand und eine zu kurze Länge führen zu einem starken Schwanken des Reihenwiderstandes, da Schwankungen in der Länge aufgrund von Fehlausrichtung signifikant wer­ den, selbst wenn fortschrittliche lithographische Techniken verwendet werden. Andererseits führt ein niedrigerer spezifischer Widerstand kom­ biniert mit einer entsprechend langen Erstreckung zu einer reduzierten Durchbruchsspannung.

Um den Einschaltwiderstand vorherzusagen, wird eine Computer­ simulation unter Verwendung von 2D SUPREM-IV, einer kommerziell erhält­ lichen Software von Firmen wie TMA oder Silcaco, für die Durchbruchsspan­ nung und die elektrische Feldverteilung verwendet. Zweidimensionale Do­ tierungsprofile für die Einrichtung sind in den Fig. 2-9 (Fälle A, B bzw. C) dargestellt.

Fig. 5, 6 und 7 illustrieren simulierte Resultate eines eindi­ mensionalen Dotierungsprofils an der Grenzfläche der Gateelektrode 94 und der Epitaxialschicht 82 für eine konventionelle LDD-Einrichtung (Fall A in Tabelle I), wobei die Länge des Bereichs 98 kleiner als die Abstandselementsbreite ist, die typischerweise 0,1-0,2 µm beträgt) und zwei Ausführungsformen gemäß der Erfindung (entsprechend den Fällen B und C in Tabelle I). Bei der ersten Ausführungsform hat die LDMOS-Ein­ richtung einen Erweiterungsbereich und in einer zweiten Ausführungsform wurde der Erweiterungsimplantierungsbereich von der Drain 86 entfernt, so daß ein Dotieren in der Erweiterung zum Grad in der Epitaxialschicht führt.

Die Simulationsparameter, die verwendet wurden, um die Fig. 5, 6 und 7 zu erzeugen, waren 15, 18 und 38 V Drainspannungen für Einrich­ tungen mit 2 µm Gatelänge, 30 nm Oxiddicke mit 1 µm Drainerstreckungsbe­ reichen und entsprechenden Einrichtungen, denen diese Bereiche fehlten. Die Resultate sind in Fig. 8 und Tabelle I zusammengefaßt.

Zusammenfassung der Leistungsdaten von zweidimensionalen Einrichtungssimulationen

Zusammenfassung der Leistungsdaten von zweidimensionalen Einrichtungssimulationen

Im Falle A ist der stark dotierte Bereich der Drain 86 gegen­ über der Gatekante 102 um die Breite des Abstandselements 97 versetzt und der Bereich 98 erstreckt sich nur über die Abstandsbreite (minus der seitlichen Diffusion des stark dotierten N⁺-Bereichs). Dieser Fall lie­ fert die niedrigste Durchbruchsspannung aufgrund des abrupten Dotie­ rungsprofils an der Kante 102 mit einer entsprechend starken Spitze des elektrischen Feldes. Es liefert auch den niedrigsten R_DS, da sich der stark dotierte Bereich über den gesamten Weg bis zur Kante der Gateelek­ trode erstreckt und daher zum Gesamtreihenwiderstand einen vernachläs­ sigbaren Beitrag liefert. Wie in konventionellen LDD-MOS-Transistoren hilft die Anwesenheit des LDD unter den Oxidabstandselementen mit einem Dotierungspegel zwischen der stark dotierten Drain 86 und dem leicht do­ tierten Halbleitersubstrat 82, das Dotierungsprofil in diesem Übergangs­ bereich zu glätten und daher die elektrische Feldspitze zu erniedrigen und die Durchbruchsspannung in einem gewissen Ausmaß anzuheben. Die Breite des Übergangsbereichs ist in diesem Fall durch die Abstandsele­ mentsbreite begrenzt, die gewöhnlich 0,1 µm nicht überschreitet. Die si­ mulierte Durchbruchsspannung für einen bestimmten Prozeßfluß liegt in der Größenordnung von 15 V mit einer entsprechenden gemessenen Durch­ bruchsspannung von 18 V und einem R_DS von etwa 70 mΩ.mm².

Im Fall B, der bevorzugten Konfiguration, ist die Länge der Bereiche 98 nicht auf die Abstandselementsbreite wie im Falle A be­ schränkt. Während sich der leicht dotierte Bereich 98 durch die Drain 86 erstreckt, ist der stark dotierte N⁺-Bereich der Drain 86 (durch die gleiche Maske) auf einen Bereich in der Mitte der Drain beschränkt, die durch den Bereich 98 auf allen Seiten umgeben ist. Die Länge dieses leicht dotierten Bereichs 98 muß sorgfältig im Zusammenhang mit ihrem Dotierungspegel betrachtet werden. Einerseits können relativ lange Be­ reiche 98 einen übermäßigen Reihenwiderstand ohne nennenswerte Erhöhung der Durchbruchsspannung bewirken. Andererseits können relativ kurze Längen zu breiten Schwankungen in der Durchbruchsspannung als Ergebnis der mangelnden Ausrichtung während der Herstellung der Maske führen, die die stark dotierte Drain 86 und die Gatekante 102 definiert. Selbst mit bester lithographischer Technik sind Fehlausrichtungen in der Größenord­ nung von 0,1 µm üblich. In einem Testfall, in dem die Länge des Bereichs 98 1,0 µm war, wurde die Dotierung im Bereich 98 auf einen Wert redu­ ziert, so daß die Durchbruchsspannungserfordernisse erfüllt wurden. Die simulierte Durchbruchsspannung für den gleichen Prozeßfluß, wie für Fall A beschrieben, jedoch bei einer Länge von 1,0 µm, betrug etwa 18 V. Die entsprechende gemessene Durchbruchsspannung betrug etwa 24 V (etwa 39% Anstieg in bezug auf Fall A). Wie erwartet, erfolgte der Anstieg in der Durchbruchsspannung auf Kosten des vergrößerten R_DS von 70 mΩ.mm² auf 90 mΩ.mm², einem Anstieg von etwa 29% im Vergleich zu Fall A.

Im Fall C wurde eine Einrichtungsarchitektur an den Maximal­ grenzen der Durchbruchsspannung getestet. Während die Länge des Bereichs 98 bei 1,0 µm gehalten wurde, wurde die Dotierung des Bereichs 98 auf ein Minimum reduziert (d. h. Hintergrunddotierung der Expitaxialschicht 82). Unter diesen Bedingungen waren die Simulationsergebnisse und aktu­ ellen Messungen der Durchbruchsspannung nahe beieinander (36,2 V gegen­ über 38,5 V). Starke Fluktuationen im R_DS wurden festgestellt, die im Bereich von 120 mΩ.mm bis zu 140 mΩ.mm²variierten. Teilweise resultie­ ren diese Fluktuationen aus der größeren Fluktuation im spezifischen Wi­ derstand der Epitaxialschicht 82 aufgrund von Begrenzungen des Epitaxial­ prozesses im Gegensatz zur gut kontrollierten Dotierungskonzentration im Bereich 98 infolge von Ionenimplantation. Die Empfindlichkeit von R_DS gegenüber Fehlausrichtung wird stärker betont, wenn dieser Abschnitt der Einrichtung den Hauptbeitrag zu R_DS liefert. Es ist durch Vergleichen von R_DS für die Fälle A und C ersichtlich, daß der Bereich 98 etwa 50% des gesamten R_DS im Falle C beiträgt.

Wie aus den Ergebnissen ersichtlich, ist eine höhere Durchbruchsspannung das Resultat einer reduzierten elektrischen Feld­ spitze an der Drain 86 nahe der Gateelektrode 94 aufgrund der Anwesen­ heit des die Drain 86 erstreckenden Bereichs 98.

Wie erwartet, ergeben sich einige Schwankungen in den gemesse­ nen Werten für R_DS, der eine Funktion des spezifischen Widerstandes der Epitaxialschicht 82 ist. Relativ größere Abweichungen zwischen den ge­ messenen und simulierten Ergebnissen bei niedrigeren Spannungen ergeben sich vermutlich aufgrund eines komplizierteren Durchbruchsmechanismus.

MOSFET-Einrichtungen der beschriebenen Art können durch Stan­ dard-CMOS-Verfahren hergestellt werden. Es werden keine besonderen Schritte benötigt, und diese bekannte Herstellung liefert die Möglich­ keit, leicht die Durchbruchsspannung und den Reihenwiderstand insbeson­ dere durch Variation der Dotierung im Bereich 98 einzustellen.

Zur Herstellung werden beispielsweise folgende Schritte durch­ geführt. Zunächst wird ein Gate über einer Oxidschicht auf einem Sub­ strat ausgebildet und dann maskiert. Die Epitaxialschicht wird durch Im­ plantieren in die freiliegenden Bereiche gebildet. Leicht dotierte Bereiche, die mit gegenüberliegenden Kanten der Gateelektrode ausgerichtet sind, werden dann implantiert, um einen die Drain erweiternden Bereich sowohl auf der Drain- als auch auf der Sourceseite der Gateelektrode auszubilden. Als nächstes werden Oxidabstandselemente ausgebildet. Diese Struktur wird dann maskiert und dotiert, um die Drain auszubilden. Zusätzlich kann ein flacher Bereich benachbart zur Source durch Implantieren erzeugt und eine Metallisierung durchgeführt werden.

Claims (3)

1. MOSFET-Einrichtung mit einem Halbleitersubstrat (84) eines ersten Leitfähigkeitstyps, einer Drain (86) und einer dazu beabstande­ ten Source (88) vom zweiten Leitfähigkeitstyp sowie einer Gateelektrode (94), dadurch gekennzeichnet, daß auf dem Halbleitersub­ strat (84) eine Schicht (82) eines zweiten Leitfähigkeitstyps angeordnet ist, an deren Oberfläche die geringer als die Schicht (82) dotierte Drain (86) und Source (88) angeordnet sind, wobei die Source (88) in ei­ nem Kanal (92) der Schicht (82) ausgebildet ist, wobei der Kanal (92) vom ersten Leitfähigkeitstyp ist, wobei sich die Gateelektrode (94) auf der Oberfläche der Schicht (82) und des Kanals (92) befindet und eine mit der Source (88) ausgerichtete Kante (96) besitzt, und wobei in der Schicht (82) ein Bereich (98) ausgebildet ist, der sich von der Drain (86) aus erstreckt, wobei der Bereich (98) eine Kante aufweist, die zu einer der Kante (96) gegenüberliegenden Kante (102) der Gateelektrode (94) ausgerichtet ist, und eine Dotierungskonzentration des zweiten Leitfähigkeitstyps aufweist, die zwischen derjenigen von Source (88) und Drain (86) und derjenigen der Schicht (82) liegt.

2. MOSFET-Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp p-leitend und der zweite Leitfähigkeits­ typ n-leitend ist.

3. Verfahren zum Herstellen eine Feldeffekttransistors, wobei über einer Isolierschicht auf der Oberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps eine Gateelektrode ausgebildet, auf dem Halbleitersubstrat eine Schicht eines zweiten Leitfähigkeitstyps ausge­ bildet, ein Kanal, der sich unter der Gateelektrode erstreckt und vom zweiten Leitfähigkeitstyp ist, auf der Schicht ausgebildet, ein erster dotierter Bereich in dem Kanal und ein zweiter dotierter Bereich in dem Halbleitersubstrat ausgebildet werden, wobei die beiden zueinander beab­ standeten und jeweils mit einer Kante der Gateelektrode ausgerichteten Bereiche vom ersten Leitfähigkeitstyp sind und und der zweite Bereich eine höhere Dotierungskonzentration als das Halbleitersubstrat aufweist, und durch Implantieren der erste dotierte Bereich in eine Source in dem Kanal umgewandelt und eine Drain in dem Halbleitersubstrat gebildet wird, die sich zum zweiten dotierten Bereich erstreckt, wobei die Source eine Dotierungskonzentration des ersten Leitfähigkeitstyps aufweist, die höher als die in dem ersten dotierten Bereich ist, und der zweite do­ tierte Bereich eine Dotierungskonzentration des ersten Leitfähigkeits­ typs aufweist, die zwischen derjenigen der Drain und derjenigen in der Schicht ist.