JP3831615B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP3831615B2 JP3831615B2 JP2001008019A JP2001008019A JP3831615B2 JP 3831615 B2 JP3831615 B2 JP 3831615B2 JP 2001008019 A JP2001008019 A JP 2001008019A JP 2001008019 A JP2001008019 A JP 2001008019A JP 3831615 B2 JP3831615 B2 JP 3831615B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- concentration
- region
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 16
- -1 phosphorus ions Chemical class 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 230000001133 acceleration Effects 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 description 24
- 238000005468 ion implantation Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関するものであり、更に詳しく言えば、ＬＣＤドライバーやＥＬドライバー等に用いられる高電源電圧（ＨＶ−ＶDD）用の高耐圧ＭＯＳトランジスタの動作耐圧特性の向上を図る技術に関する。
【０００２】
【従来の技術】
以下で、従来例に係わる半導体装置について図１３に示すＬＤＤ型高耐圧ＭＯＳトランジスタの断面図を参照しながら説明する。
【０００３】
図１３において、Ｐ型の半導体基板(Ｐ−Ｓｕｂ）５１上にゲート絶縁膜５２を介してゲート電極５３が形成されている。そして、前記ゲート電極５３の一端に隣接するようにＮ＋型ソース領域５４が形成されており、チャネル領域５５を介して前記ソース領域５４と対向してＮ−型ドレイン領域５６が形成され、更にゲート電極５３の他端から離間され、かつＮ−型ドレイン領域５６に含まれるようにＮ＋型ドレイン領域５７が形成されている。
【０００４】
従来では、高耐圧化（例えば５０Ｖ〜６０Ｖ程度）を図るため、低濃度のＮ−型ドレイン領域５６をおよそ１０００℃〜１１００℃程度の熱拡散により形成し、緩やかな濃度勾配と深く拡散層を形成していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような構成としてもソース−ドレイン間電圧（ＢＶＤＳ：ＯＦＦ時の耐圧）は高いが、ドレイン電圧及びゲート電圧が共に高い場合、その動作耐圧であるサステイニング電圧（ＶSUS ：ＯＮ時の耐圧）は高くできなかった。従来では、せいぜい３０Ｖ程度が限界であった。
【０００６】
以下、前述したような動作耐圧の低下が発生するメカニズムについて説明する。
【０００７】
このようなＮチャネル型高耐圧ＭＯＳトランジスタでは、図１４、図１５に示すようにドレイン領域５７をコレクタ（Ｎ＋）、ソース領域５４をエミッタ（Ｎ＋）及び半導体基板５１をベース（Ｐ）とした横型バイポーラトランジスタ６０が寄生的に形成される。ＯＦＦ時の耐圧であるソース−ドレイン間電圧ＢＶＤＳが高くても動作耐圧ＶSUS が低下するのは、この寄生バイポーラトランジスタ６０がＯＮするために引き起こされる。これにより、Ｎチャネル型高耐圧ＭＯＳトランジスタ動作領域が限定され、全域での動作を困難にさせている。
【０００８】
前記バイポーラトランジスタ６０の動作を以下に説明する。
【０００９】
図１４に示すようにゲート電極５３にゲート電圧（ＶG ）（＞Ｖt ：スレッショルド電圧）、ドレイン領域５７にコンタクトするドレイン電極（ＶD ）（》ＶG ）の電圧が印加され、ＭＯＳトランジスタがＯＮ状態になっている場合、以下に述べる正帰還ループ（図１６参照）が形成される。
【００１０】
即ち、▲１▼ドレイン領域５７近傍の空乏層６１で加速されたチャネル領域６２の電子により、空乏層内でアバランシェ増倍が発生し、電子・ホール対が生成される。▲２▼前記ホールが、基板内を流れる（基板電流：ＩSub ）。▲３▼前記基板電流（ＩSub ）が、半導体基板５１内に電位勾配を生み、基板電位を上昇させる。▲４▼ソース領域５４−基板５１間接合が順方向にバイアスされる。▲５▼ソース領域５４から基板５１に電子が注入される。▲６▼注入された電子がドレイン領域５７に到達し、更にアバランシェ増倍を起こす。
【００１１】
このように▲１▼〜▲６▼の正帰還が形成されることにより、大電流が装置内を流れ、装置が破壊される。
【００１２】
従って、Ｎチャネル型高耐圧ＭＯＳトランジスタの設計においては、前述した現象を考慮して条件設定が行われる。先ず、第１に基板電流（ＩSub ）が大きくなると動作耐圧（ＶSUS ）が小さくなるので、基板電流（ＩSub ）を減らすトランジスタ構造とし、第２に実使用領域での基板電流（ＩSub ）を減らすように条件を決定する。
【００１３】
図７は基板電流（ＩSub ）−ゲート電圧（ＶG ）特性図であり、図において、従来のＮチャネル型高耐圧ＭＯＳトランジスタ（図中点線で示す。）では、基板電流（ＩSub ）のダブルハンプ特性が現れ、特にゲート電圧（ＶG ）の高い領域での基板電流（ＩSub ）が上昇している。そのため、図８のドレイン電流（ＩD）−ドレイン電圧（ＶD ）特性図や図９の動作耐圧を示す特性図に示すように動作耐圧（ＶSUS ）が低かった。
【００１４】
前述したようなダブルハンプ特性が現れるのは、高いゲート電圧（ＶG ）領域において、空乏層がＮ＋ドレイン領域近傍まで広がり、そこに電界が集中するためである。
【００１５】
また、動作耐圧（ＶSUS ）の向上を図るため図９に示すようにイオン注入量を増やし、Ｎ−型ドレイン領域の濃度を高めることも考えられるが、図中に白丸で示したように従来の半導体装置では、十分な耐圧の向上が図れなかった。また、逆に図１３に示すＮ−型ドレイン領域５６の端部Ａの濃度も上がるため、空乏層がチャネル領域５５方向に、より広がることによる短チャネル効果の増大、そして基板電流（ＩSub ）のピーク値の増加によるスナップバック現象の増大、更には、ソース−ドレイン間電圧（ＢＶＤＳ）の低下等の問題が発生することになり、従来、動作耐圧の向上を図るための有効な手段がなかった。
【００１６】
従って、本発明では動作耐圧の向上を可能とする半導体装置とその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
そこで、本発明の半導体装置は、一導電型の半導体基板上にフィールド酸化形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜に接し、かつ第１のゲート絶縁膜よりも膜厚が薄く熱酸化形成された第２のゲート絶縁膜と、前記第１のゲート絶縁膜及び第２のゲート絶縁膜上に延在して形成されたゲート電極と、前記ゲート電極の一端に隣接する逆導電型ソース領域と、チヤネル領域を介して前記ソース領域と対向し、かつ前記第１のゲート絶縁膜下に形成された逆導電型の第１の低濃度ドレイン領域と当該第１の低濃度ドレイン領域より低濃度で、かつ当該ドレイン領域に連なり前記第２のゲート絶縁膜下に形成された逆導電型の第２の低濃度ドレイン領域と、前記ゲート電極の他端から離間され、かつ前記第２の低濃度ドレイン領域内に含まれる逆導電型の高濃度ドレイン領域と、前記第１のゲート絶縁膜の一端部から所定間隔を存した位置から前記高濃度ドレイン領域間にまたがる領域であって、前記基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなるように形成された逆導電型の中濃度層を具備することを特徴とする。
【００１８】
また、前記第１の低濃度ドレイン領域が、少なくとも前記基板内の所定深さ位置に不純物濃度ピ−クを有し、基板表面に近い領域で不純物濃度が低くなるように形成されていることを特徴とする。
【００２０】
そして、本発明の半導体装置の製造方法は、一導電型の半導体基板の所定領域に逆導電型の不純物をイオン注入する工程と、前記基板の所定領域をフィールド酸化して第１のゲート絶縁膜を形成すると共に前記イオン注入された不純物を拡散させて第１のゲート絶縁膜下に逆導電型の第１の低濃度ドレイン領域を形成し、更に当該第１の低濃度ドレイン領域より低濃度で、かつ当該ドレイン領域に連なるように第２のゲート絶縁膜下に逆導電型の第２の低濃度ドレイン領域を形成する工程と、前記第１のゲート絶縁膜以外の前記基板上に当該第１のゲート絶縁膜に接し、かつ第１のゲート絶縁膜よりも膜厚の薄い第２のゲート絶縁膜を熱酸化形成した後に、第１のゲート絶縁膜から第２のゲート絶縁膜上に跨るようにゲート電極を形成する工程と、前記ゲート電極の一端に隣接するように逆導電型ソース領域を形成すると共にチャネル領域を介して前記ソース領域と対向し、かつ前記ゲート電極の他端から離間され、かつ前記第２の低濃度ドレイン領域内に含まれるように逆導電型の高濃度ドレイン領域を形成する工程と、前記第１のゲート絶縁膜の一端部から所定間隔を存した位置から前記高濃度ドレイン領域間にまたがる領域であって、前記基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなるように逆導電型の中濃度層を形成する工程とを具備することを特徴とする。
【００２１】
また、前記中濃度層を形成する工程が、リンイオンを１００ＫｅＶ〜２００ＫｅＶ程度の高加速エネルギ−でイオン注入してなることを特徴とする。
【００２２】
更に、前記中濃度層を形成する工程が、ホトレジストをマスクにして前記第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域にイオン注入してなることを特徴とする。
【００２３】
また、前記中濃度層を形成する工程が、前記第１のゲ−ト絶縁膜の側壁部に形成した側壁絶縁膜をマスクにして当該第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域にイオン注入してなることを特徴とする。
【００２４】
更に、前記中濃度層を形成する工程が、前記第１のゲ−ト絶縁膜をマスクにして当該第１のゲ−ト絶縁膜の斜め上方からイオン注入することで、第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域に形成することを特徴とする。
【００２５】
また、前記中濃度層を形成する工程が、前記第１のゲ−ト絶縁膜を被覆するように形成したホトレジストをマスクにして斜め上方からイオン注入することで、第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域に形成することを特徴とする。
【００２６】
更に、前記第１及び第２の低濃度ドレイン領域を形成する工程において、前記基板内にイオン注入された不純物がフィールド酸化時に第１のゲ−ト絶縁膜内に取り込まれることを利用して、前記第２の低濃度ドレイン領域の不純物濃度が前記第１の低濃度ドレイン領域の不純物濃度に比して低くなるように形成することを特徴とする。
【００２８】
【発明の実施形態】
以下、本発明の半導体装置とその製造方法の実施形態について図面を参照しながら説明する。
【００２９】
図４において、本発明の第１の実施形態の半導体装置は、一導電型、例えばＰ型の半導体基板（Ｐ−Ｓｕｂ）１上に第１のゲート絶縁膜４及び第２のゲート絶縁膜６が形成され、当該第１のゲート絶縁膜４から第２のゲート絶縁膜６上に跨るようにゲート電極７が形成されている。また、前記ゲート電極７の一端に隣接するように高濃度の逆導電（Ｎ＋）型ソース領域９が形成され、当該ゲート電極７下のチャネル領域を介して前記ソース領域９と対向するように第１の低濃度の逆導電（Ｎ−−）型ドレイン領域５Ａが形成され、当該第１の低濃度のＮ−−型ドレイン領域５Ａに連なるように第２の低濃度のＮ−型ドレイン領域５Ｂが形成され、更に、前記ゲート電極７の他端から離間され、かつ前記第２の低濃度のＮ−型ドレイン領域５Ｂ内に含まれるように高（第３）濃度の逆導電（Ｎ＋）型ドレイン領域１０が形成されている。
【００３０】
このように本発明では、ゲート電極７の他端から前記第３濃度の逆導電（Ｎ＋）型ドレイン領域１０にかけて不純物濃度が高くなるように低濃度の逆導電型ドレイン領域５を形成している。即ち、第１濃度の逆導電（Ｎ−−）型ドレイン領域５Ａから第２濃度の逆導電（Ｎ−）型ドレイン領域５Ｂにかけて不純物濃度が高くなるように低濃度の逆導電型ドレイン領域５は形成されている。
【００３１】
以下、上記半導体装置の製造方法について説明する。
【００３２】
先ず、図１に示すようにＰ型の半導体基板１上のドレイン形成領域上に開口を有するホトレジスト２をマスクにしてＮ型不純物をイオン注入してイオン注入層３を形成する。本工程では、Ｎ型不純物として、例えばリンイオン（31Ｐ+）をおよそ１００ＫｅＶの加速電圧で、およそ４×１０12／ｃｍ2〜６×１０12／ｃｍ2（本実施形態では、６×１０12／ｃｍ2）の注入量でイオン注入している。
【００３３】
続いて、図２に示すように基板１の所定領域をフィールド酸化することで、およそ８００ｎｍの膜厚のフィールド酸化膜から成る第１のゲート絶縁膜４を形成する。本工程では、およそ１０００℃でＮ2雰囲気中で１時間、Ｏ2雰囲気中で５時間フィールド酸化することで、当該フィールド酸化膜を形成している。
【００３４】
そして、本工程において、前記イオン注入層３内のリンイオンが拡散されて、前記第１のゲート絶縁膜４下に第１の低濃度の逆導電（Ｎ−−）型ドレイン領域５Ａが形成され、当該第１の低濃度のＮ−−型ドレイン領域５Ａに連なるように第２の低濃度のＮ−型ドレイン領域５Ｂが形成される。
【００３５】
ここで、本発明の半導体装置は、フィールド酸化膜形成前に低濃度のＮ型ドレイン領域形成用のイオン注入を行い、フィールド酸化膜（第１のゲート絶縁膜４）下と活性領域間に濃度分布を持たせたことを特徴とする。
【００３６】
即ち、図２に示すように周知のＬＯＣＯＳ（Local oxidation of silicon）法により形成された第１のゲート絶縁膜４下を含んだ領域に低濃度のＮ型ドレイン領域５が形成される。当該ドレイン領域５の第１のゲート絶縁膜４下は、当該ドレイン領域５内の他の領域に比べ濃度が低く形成されている。先ず、前記ドレイン領域５の形成領域に前述したようにリンイオン（31Ｐ+ ）を注入量４×１０12／ｃｍ2 乃至６×１０12／ｃｍ2 の条件でイオン注入した後にフィールド酸化を行うことで、前記第１のゲート絶縁膜４の成長部分で酸化時にリンイオン（31Ｐ+ ）が第１のゲート絶縁膜４に取り込まれることにより、当該第１のゲート絶縁膜４下に低濃度化したＮ−−型ドレイン領域５Ａが形成され、該Ｎ−−型ドレイン領域５Ａ（第１のゲート絶縁膜４の他端）からＮ−−型ドレイン領域５Ａより幾分濃度の高いＮ−型ドレイン領域５Ｂが連なるようにして形成される。
【００３７】
尚、上述したように前記ドレイン領域５の形成領域にリンイオン（31Ｐ+ ）をイオン注入し、第１のゲート絶縁膜４の形成領域下にチャネルストッパ層形成用のＰ型不純物をイオン注入した後に、フィールド酸化を行うことで、前記第１のゲート絶縁膜４の成長部分で酸化時にリンイオン（31Ｐ+ ）が第１のゲート絶縁膜４に取り込まれると共に、前記リンイオンと逆導電型のＰ型不純物（例えば、ボロンイオン（11Ｂ+））を注入しておくことで、更に第１のゲート絶縁膜４下に低濃度化したＮ−−型ドレイン領域を形成することができる。更に言えば、本工程は、チャネルストッパ層形成用のＰ型不純物のイオン注入工程を利用しているため、製造工程数が増大することはなく、作業性が良い。
【００３８】
更に、図３に示すように前記基板１上の第１のゲート絶縁膜４以外の領域を熱酸化しておよそ１００ｎｍの膜厚の第２のゲート絶縁膜６を形成した後に、全面に導電膜、例えばポリシリコン膜を形成し、当該ポリシリコン膜を周知のパターニング技術を用いてパターニングすることで、前記第１のゲート絶縁膜４から第２のゲート絶縁膜６に跨るようにおよそ４００ｎｍの膜厚のゲート電極７を形成する。
【００３９】
そして、図４に示すようにソース形成領域及び前記低濃度のドレイン領域５上の所定領域上に開口を有するホトレジスト８をマスクにして、例えばヒ素イオン（75Ａｓ+）をおよそ８０ＫｅＶの加速電圧で、およそ６×１０15／ｃｍ2の注入量でイオン注入し、前記ゲート電極７の一端に隣接するように高濃度のＮ＋型ソース領域９を形成すると共に、ゲート電極７の他端から離間され、かつ前記低濃度（Ｎ−型）ドレイン領域５Ｂに含まれる高（第３）濃度のＮ＋型ドレイン領域１０を形成する。
【００４０】
このようにして形成された半導体装置の濃度分布は、図５に示すようにチャネル側のドレイン端部ＡからＮ＋型ドレイン領域１０に向かって徐々に濃度を高くすることができ、低濃度のＮ型ドレイン領域５の端部Ａの濃度が低くなる（Ｎ−−型ドレイン領域５Ａの濃度がＮ−型ドレイン領域５Ｂの濃度よりも低くなる）ことで、ソース−ドレイン間電圧（ＢＶＤＳ）を確保すると共に、動作耐圧（ＶSUS ）を向上させることができる。
【００４１】
このように本発明の半導体装置は、フィールド酸化前に低濃度のドレイン領域形成用のイオン注入を行うことで、第１のゲート絶縁膜４下と活性領域に濃度分布を持った低濃度のＮ型ドレイン領域５を形成することができ、作業性が良い。
【００４２】
以下、本発明の他の実施形態について説明する。
【００４３】
先ず、第２の実施形態は、前述した第１の実施形態の半導体装置において、更に動作耐圧（ＶSUS ）を上げる場合に有効なものであり、図６に示すようにＮ＋型ドレイン領域１０を取り囲むように当該Ｎ＋型ドレイン領域１０よりも低濃度で、前記Ｎ−型ドレイン領域５Ｂよりも高濃度な（いわゆる中濃度の）Ｎ型層１１を形成することで、より一層の動作耐圧（ＶSUS ）の向上が図れる。
【００４４】
尚、本実施形態の半導体装置の製造方法は、前述した第１の実施形態の半導体装置の製造方法（図１〜図４までの工程）に続いて、図６に示すように例えばリンイオン（31Ｐ+）をおよそ１６０ＫｅＶの加速電圧で、およそ２×１０12／ｃｍ2の注入量でイオン注入することで、当該Ｎ型層１１を形成することができる。
【００４５】
この工程により、チャネル側ドレイン領域端部の濃度をＮ−−型ドレイン領域５Ａにより低濃度に保った状態のまま上記Ｎ型層１１でＮ＋型ドレイン領域１０を取り囲むことができる。 以上説明したように、前記高濃度のＮ＋型ドレイン領域１０を中濃度のＮ型層１１で取り囲み、Ｎ＋型ドレイン領域まで空乏層が伸びることのないようにしたことで、図７に実線で示すように本発明の半導体装置はダブルハンプ特性が消え、高いゲート電圧（ＶG ）領域での基板電流（ＩSub ）を減少させられる。これにより、図８、図９に示すように動作耐圧（ＶSUS ）が向上する。特に、高いゲート電圧（ＶG ）、高いドレイン電流（ＩD ）領域での著しい耐圧向上が図れる。
【００４６】
次に、本発明の第３の実施形態について説明する。
【００４７】
ここで、第３の実施形態の半導体装置の特徴は、図１０に示すように前記第１のゲート絶縁膜４の一端部（ドレイン側）から所定間隔（Ｌ）を介して中濃度のＮ型層１１Ａが形成されていることである。このように第１のゲート絶縁膜４の一端部から所定間隔（Ｌ）を介してＮ型層１１Ａが形成されることで、ゲート電極７端部での電界集中が抑制され、更なる高耐圧化が図れる。
【００４８】
また、上記半導体装置の製造方法は、上記第２の実施形態で説明した図６での工程において、図１０に示すようにゲート絶縁膜４の一端部（ドレイン側）から所定間隔オーバーラップするようにホトレジスト１２を形成した状態で、例えばリンイオン（３１Ｐ＋）をおよそ加速電圧１６０ＫｅＶで、およそ２ラ１０１２／ｃｍ２の注入量でイオン注入することで、前記ゲート絶縁膜４の一端部から所定間隔（Ｌ）を存して前記Ｎ−型ドレイン領域５Ｂ内に含まれるＮ＋型ドレイン領域１０近傍に中濃度のＮ型層１１Ａを形成している。従って、このホトレジスト１２を形成する際の第１のゲート絶縁膜４とのオーバーラップ量を調整することで、第１のゲート絶縁膜４からの間隔（Ｌ）を任意に設定できる。
【００４９】
以下、上述したような第１のゲート絶縁膜４の一端部（ドレイン側）から所定間隔を存して中濃度のＮ型層を形成する場合の他の実施形態について説明する。
【００５０】
先ず、第４の実施形態は、図１１に示すように第１のゲート絶縁膜４の側壁部を被覆するように側壁絶縁膜１３を形成し、この側壁絶縁膜１３をマスクにしてＮ型層形成用のイオン注入を行うことで、上記構成を実現している。
【００５１】
即ち、第１の実施形態で説明した図４の工程後に、全面にＣＶＤ法により絶縁膜を形成した後に、当該絶縁膜を異方性エッチングすることで、ゲート電極７及び第１のゲート絶縁膜４の側壁部に側壁絶縁膜１３を形成する。
【００５２】
そして、前記第１のゲート絶縁膜４及び側壁絶縁膜１３をマスクにして、例えばリンイオン（３１Ｐ＋）をおよそ加速電圧１６０ＫｅＶで、およそ２ラ１０１２／ｃｍ２の注入量でイオン注入することで、前記第１のゲート絶縁膜４の端部から所定間隔（Ｌ）を存して前記Ｎ-型ドレイン領域５Ｂ内に含まれるＮ＋型ドレイン領域１０近傍に中濃度のＮ型層１１Ｂを形成する。
【００５３】
このように第４の実施形態では、第２の実施形態のようにホトレジスト１２を用いる代わりに第１のゲート絶縁膜４の側壁部に形成した側壁絶縁膜１３をマスクの一部として用いているため、ホトレジスト１２を用いるような場合に懸念されるマスク合わせずれに対するＮ型層の形成位置合わせマージンが確保できる。即ち、本実施形態では、側壁絶縁膜形成用の絶縁膜の膜厚によりゲート絶縁膜４の端部からＮ型層１１Ｂが形成されるまでの間隔（Ｌ）が任意に調整できる。
【００５４】
更に、第５の実施形態について説明する。
【００５５】
ここで、第５の実施形態の特徴は、図１２に示すように第１のゲート絶縁膜４をマスクにしてＮ型層形成用のイオン注入を当該第１のゲート絶縁膜４の斜め上方から行うことで、上記構成を実現したことである。
【００５６】
即ち、第１の実施形態で説明した図４の工程後に、第１のゲート絶縁膜４をマスクにして当該第１のゲート絶縁膜４の斜め上方から、例えばリンイオン（３１Ｐ＋）をおよそ加速電圧１６０ＫｅＶで、およそ２ラ１０１２／ｃｍ２の注入量でイオン注入することで、前記第１のゲート絶縁膜４の端部から所定間隔（Ｌ）を存して前記Ｎ−型ドレイン領域５Ｂ内に含まれるＮ＋型ドレイン領域１０近傍に中濃度のＮ型層１１Ｃを形成する。このとき、第１のゲート絶縁膜４の膜厚にもよるが、当該第１のゲート絶縁膜４の斜め上方からのイオン注入角度（尚、本実施形態では、第１のゲート絶縁膜４の垂直方向から３０度傾けてイオン注入している。）を任意に調整することで、第１のゲート絶縁膜４を介したゲート電極７の端部からＮ型層１１Ｃが形成されるまでの間隔（Ｌ）が任意に調整できる。
【００５７】
このように第５の実施形態では、第１のゲート絶縁膜４の斜め上方からイオン注入することで、第１のゲート絶縁膜４の端部から所定間隔（Ｌ）を存してＮ型層１１Ｃを形成することができ、ホトレジスト１２や側壁絶縁膜１３を用いた製造方法に比して製造工程数を削減できる。しかも、イオン注入する際のイオン注入角度を任意に調整するだけで、前記第１のゲート絶縁膜４の端部からＮ型層１１Ｃが形成されるまでの間隔（Ｌ）を任意に調整できるため作業性が良い。
【００５８】
尚、このような斜めイオン注入法を用いるものにおいても、図示した説明は省略するが、上述した第２の実施形態のように前記ホトレジスト１２を用いた状態で、この斜め方向からイオン注入しても良い。更に言えば、ホトレジスト１２の代わりに第３の実施形態のように前記側壁絶縁膜１３を用いた状態で、斜め方向からイオン注入しても良い。
【００５９】
【発明の効果】
本発明によれば、第１のゲート絶縁膜を介したゲート電極下と活性領域との間に不純物濃度の異なる低濃度の逆導電型ドレイン領域が形成されているため、第１のゲート絶縁膜を介したゲート電極の端部への電界集中を抑制することができ、動作耐圧を向上させることができる。
【００６０】
また、前記ゲート電極の他端から離間され、かつ低濃度の逆導電型ドレイン領域内に含まれる高濃度の逆導電型ドレイン領域間にまたがる領域において、基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなる中濃度の逆導電型層が形成されているため、更なる動作耐圧の向上が図れる。
【００６１】
特に、前記第１のゲート絶縁膜の端部から所定間隔離れた位置に前記中濃度の逆導電型層を形成することで、更なる高耐圧化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の製造方法を示す第１の断面図である。
【図２】本発明の第１の実施形態の半導体装置の製造方法を示す第２の断面図である。
【図３】本発明の第１の実施形態の半導体装置の製造方法を示す第３の断面図である。
【図４】本発明の第１の実施形態の半導体装置の製造方法を示す第４の断面図である。
【図５】本発明の第１の実施形態の半導体装置の基板濃度分布を示す図である。
【図６】本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。
【図７】本発明の半導体装置及び従来の半導体装置のおのおのの基板電流（ＩSub ）−ゲート電圧（ＶG ）特性を示す図である。
【図８】本発明の半導体装置及び従来の半導体装置のドレイン電流（ＩD ）−ドレイン電圧（ＶD ）特性を示す図である。
【図９】本発明の半導体装置及び従来の半導体装置の動作耐圧を示す図である。
【図１０】本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。
【図１１】本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。
【図１２】本発明の第５の実施形態の半導体装置の製造方法を示す断面図である。
【図１３】従来の半導体装置を示す断面図である。
【図１４】従来の動作耐圧低下のメカニズムを説明するための半導体装置の断面図である。
【図１５】従来の寄生バイポーラトランジスタの等価回路を示す図である。
【図１６】従来の動作耐圧低下のメカニズムを説明するための正帰還ループを示す図である。
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関するものであり、更に詳しく言えば、ＬＣＤドライバーやＥＬドライバー等に用いられる高電源電圧（ＨＶ−ＶDD）用の高耐圧ＭＯＳトランジスタの動作耐圧特性の向上を図る技術に関する。
【０００２】
【従来の技術】
以下で、従来例に係わる半導体装置について図１３に示すＬＤＤ型高耐圧ＭＯＳトランジスタの断面図を参照しながら説明する。
【０００３】
図１３において、Ｐ型の半導体基板(Ｐ−Ｓｕｂ）５１上にゲート絶縁膜５２を介してゲート電極５３が形成されている。そして、前記ゲート電極５３の一端に隣接するようにＮ＋型ソース領域５４が形成されており、チャネル領域５５を介して前記ソース領域５４と対向してＮ−型ドレイン領域５６が形成され、更にゲート電極５３の他端から離間され、かつＮ−型ドレイン領域５６に含まれるようにＮ＋型ドレイン領域５７が形成されている。
【０００４】
従来では、高耐圧化（例えば５０Ｖ〜６０Ｖ程度）を図るため、低濃度のＮ−型ドレイン領域５６をおよそ１０００℃〜１１００℃程度の熱拡散により形成し、緩やかな濃度勾配と深く拡散層を形成していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような構成としてもソース−ドレイン間電圧（ＢＶＤＳ：ＯＦＦ時の耐圧）は高いが、ドレイン電圧及びゲート電圧が共に高い場合、その動作耐圧であるサステイニング電圧（ＶSUS ：ＯＮ時の耐圧）は高くできなかった。従来では、せいぜい３０Ｖ程度が限界であった。
【０００６】
以下、前述したような動作耐圧の低下が発生するメカニズムについて説明する。
【０００７】
このようなＮチャネル型高耐圧ＭＯＳトランジスタでは、図１４、図１５に示すようにドレイン領域５７をコレクタ（Ｎ＋）、ソース領域５４をエミッタ（Ｎ＋）及び半導体基板５１をベース（Ｐ）とした横型バイポーラトランジスタ６０が寄生的に形成される。ＯＦＦ時の耐圧であるソース−ドレイン間電圧ＢＶＤＳが高くても動作耐圧ＶSUS が低下するのは、この寄生バイポーラトランジスタ６０がＯＮするために引き起こされる。これにより、Ｎチャネル型高耐圧ＭＯＳトランジスタ動作領域が限定され、全域での動作を困難にさせている。
【０００８】
前記バイポーラトランジスタ６０の動作を以下に説明する。
【０００９】
図１４に示すようにゲート電極５３にゲート電圧（ＶG ）（＞Ｖt ：スレッショルド電圧）、ドレイン領域５７にコンタクトするドレイン電極（ＶD ）（》ＶG ）の電圧が印加され、ＭＯＳトランジスタがＯＮ状態になっている場合、以下に述べる正帰還ループ（図１６参照）が形成される。
【００１０】
即ち、▲１▼ドレイン領域５７近傍の空乏層６１で加速されたチャネル領域６２の電子により、空乏層内でアバランシェ増倍が発生し、電子・ホール対が生成される。▲２▼前記ホールが、基板内を流れる（基板電流：ＩSub ）。▲３▼前記基板電流（ＩSub ）が、半導体基板５１内に電位勾配を生み、基板電位を上昇させる。▲４▼ソース領域５４−基板５１間接合が順方向にバイアスされる。▲５▼ソース領域５４から基板５１に電子が注入される。▲６▼注入された電子がドレイン領域５７に到達し、更にアバランシェ増倍を起こす。
【００１１】
このように▲１▼〜▲６▼の正帰還が形成されることにより、大電流が装置内を流れ、装置が破壊される。
【００１２】
従って、Ｎチャネル型高耐圧ＭＯＳトランジスタの設計においては、前述した現象を考慮して条件設定が行われる。先ず、第１に基板電流（ＩSub ）が大きくなると動作耐圧（ＶSUS ）が小さくなるので、基板電流（ＩSub ）を減らすトランジスタ構造とし、第２に実使用領域での基板電流（ＩSub ）を減らすように条件を決定する。
【００１３】
図７は基板電流（ＩSub ）−ゲート電圧（ＶG ）特性図であり、図において、従来のＮチャネル型高耐圧ＭＯＳトランジスタ（図中点線で示す。）では、基板電流（ＩSub ）のダブルハンプ特性が現れ、特にゲート電圧（ＶG ）の高い領域での基板電流（ＩSub ）が上昇している。そのため、図８のドレイン電流（ＩD）−ドレイン電圧（ＶD ）特性図や図９の動作耐圧を示す特性図に示すように動作耐圧（ＶSUS ）が低かった。
【００１４】
前述したようなダブルハンプ特性が現れるのは、高いゲート電圧（ＶG ）領域において、空乏層がＮ＋ドレイン領域近傍まで広がり、そこに電界が集中するためである。
【００１５】
また、動作耐圧（ＶSUS ）の向上を図るため図９に示すようにイオン注入量を増やし、Ｎ−型ドレイン領域の濃度を高めることも考えられるが、図中に白丸で示したように従来の半導体装置では、十分な耐圧の向上が図れなかった。また、逆に図１３に示すＮ−型ドレイン領域５６の端部Ａの濃度も上がるため、空乏層がチャネル領域５５方向に、より広がることによる短チャネル効果の増大、そして基板電流（ＩSub ）のピーク値の増加によるスナップバック現象の増大、更には、ソース−ドレイン間電圧（ＢＶＤＳ）の低下等の問題が発生することになり、従来、動作耐圧の向上を図るための有効な手段がなかった。
【００１６】
従って、本発明では動作耐圧の向上を可能とする半導体装置とその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
そこで、本発明の半導体装置は、一導電型の半導体基板上にフィールド酸化形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜に接し、かつ第１のゲート絶縁膜よりも膜厚が薄く熱酸化形成された第２のゲート絶縁膜と、前記第１のゲート絶縁膜及び第２のゲート絶縁膜上に延在して形成されたゲート電極と、前記ゲート電極の一端に隣接する逆導電型ソース領域と、チヤネル領域を介して前記ソース領域と対向し、かつ前記第１のゲート絶縁膜下に形成された逆導電型の第１の低濃度ドレイン領域と当該第１の低濃度ドレイン領域より低濃度で、かつ当該ドレイン領域に連なり前記第２のゲート絶縁膜下に形成された逆導電型の第２の低濃度ドレイン領域と、前記ゲート電極の他端から離間され、かつ前記第２の低濃度ドレイン領域内に含まれる逆導電型の高濃度ドレイン領域と、前記第１のゲート絶縁膜の一端部から所定間隔を存した位置から前記高濃度ドレイン領域間にまたがる領域であって、前記基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなるように形成された逆導電型の中濃度層を具備することを特徴とする。
【００１８】
また、前記第１の低濃度ドレイン領域が、少なくとも前記基板内の所定深さ位置に不純物濃度ピ−クを有し、基板表面に近い領域で不純物濃度が低くなるように形成されていることを特徴とする。
【００２０】
そして、本発明の半導体装置の製造方法は、一導電型の半導体基板の所定領域に逆導電型の不純物をイオン注入する工程と、前記基板の所定領域をフィールド酸化して第１のゲート絶縁膜を形成すると共に前記イオン注入された不純物を拡散させて第１のゲート絶縁膜下に逆導電型の第１の低濃度ドレイン領域を形成し、更に当該第１の低濃度ドレイン領域より低濃度で、かつ当該ドレイン領域に連なるように第２のゲート絶縁膜下に逆導電型の第２の低濃度ドレイン領域を形成する工程と、前記第１のゲート絶縁膜以外の前記基板上に当該第１のゲート絶縁膜に接し、かつ第１のゲート絶縁膜よりも膜厚の薄い第２のゲート絶縁膜を熱酸化形成した後に、第１のゲート絶縁膜から第２のゲート絶縁膜上に跨るようにゲート電極を形成する工程と、前記ゲート電極の一端に隣接するように逆導電型ソース領域を形成すると共にチャネル領域を介して前記ソース領域と対向し、かつ前記ゲート電極の他端から離間され、かつ前記第２の低濃度ドレイン領域内に含まれるように逆導電型の高濃度ドレイン領域を形成する工程と、前記第１のゲート絶縁膜の一端部から所定間隔を存した位置から前記高濃度ドレイン領域間にまたがる領域であって、前記基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなるように逆導電型の中濃度層を形成する工程とを具備することを特徴とする。
【００２１】
また、前記中濃度層を形成する工程が、リンイオンを１００ＫｅＶ〜２００ＫｅＶ程度の高加速エネルギ−でイオン注入してなることを特徴とする。
【００２２】
更に、前記中濃度層を形成する工程が、ホトレジストをマスクにして前記第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域にイオン注入してなることを特徴とする。
【００２３】
また、前記中濃度層を形成する工程が、前記第１のゲ−ト絶縁膜の側壁部に形成した側壁絶縁膜をマスクにして当該第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域にイオン注入してなることを特徴とする。
【００２４】
更に、前記中濃度層を形成する工程が、前記第１のゲ−ト絶縁膜をマスクにして当該第１のゲ−ト絶縁膜の斜め上方からイオン注入することで、第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域に形成することを特徴とする。
【００２５】
また、前記中濃度層を形成する工程が、前記第１のゲ−ト絶縁膜を被覆するように形成したホトレジストをマスクにして斜め上方からイオン注入することで、第１のゲ−ト絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域に形成することを特徴とする。
【００２６】
更に、前記第１及び第２の低濃度ドレイン領域を形成する工程において、前記基板内にイオン注入された不純物がフィールド酸化時に第１のゲ−ト絶縁膜内に取り込まれることを利用して、前記第２の低濃度ドレイン領域の不純物濃度が前記第１の低濃度ドレイン領域の不純物濃度に比して低くなるように形成することを特徴とする。
【００２８】
【発明の実施形態】
以下、本発明の半導体装置とその製造方法の実施形態について図面を参照しながら説明する。
【００２９】
図４において、本発明の第１の実施形態の半導体装置は、一導電型、例えばＰ型の半導体基板（Ｐ−Ｓｕｂ）１上に第１のゲート絶縁膜４及び第２のゲート絶縁膜６が形成され、当該第１のゲート絶縁膜４から第２のゲート絶縁膜６上に跨るようにゲート電極７が形成されている。また、前記ゲート電極７の一端に隣接するように高濃度の逆導電（Ｎ＋）型ソース領域９が形成され、当該ゲート電極７下のチャネル領域を介して前記ソース領域９と対向するように第１の低濃度の逆導電（Ｎ−−）型ドレイン領域５Ａが形成され、当該第１の低濃度のＮ−−型ドレイン領域５Ａに連なるように第２の低濃度のＮ−型ドレイン領域５Ｂが形成され、更に、前記ゲート電極７の他端から離間され、かつ前記第２の低濃度のＮ−型ドレイン領域５Ｂ内に含まれるように高（第３）濃度の逆導電（Ｎ＋）型ドレイン領域１０が形成されている。
【００３０】
このように本発明では、ゲート電極７の他端から前記第３濃度の逆導電（Ｎ＋）型ドレイン領域１０にかけて不純物濃度が高くなるように低濃度の逆導電型ドレイン領域５を形成している。即ち、第１濃度の逆導電（Ｎ−−）型ドレイン領域５Ａから第２濃度の逆導電（Ｎ−）型ドレイン領域５Ｂにかけて不純物濃度が高くなるように低濃度の逆導電型ドレイン領域５は形成されている。
【００３１】
以下、上記半導体装置の製造方法について説明する。
【００３２】
先ず、図１に示すようにＰ型の半導体基板１上のドレイン形成領域上に開口を有するホトレジスト２をマスクにしてＮ型不純物をイオン注入してイオン注入層３を形成する。本工程では、Ｎ型不純物として、例えばリンイオン（31Ｐ+）をおよそ１００ＫｅＶの加速電圧で、およそ４×１０12／ｃｍ2〜６×１０12／ｃｍ2（本実施形態では、６×１０12／ｃｍ2）の注入量でイオン注入している。
【００３３】
続いて、図２に示すように基板１の所定領域をフィールド酸化することで、およそ８００ｎｍの膜厚のフィールド酸化膜から成る第１のゲート絶縁膜４を形成する。本工程では、およそ１０００℃でＮ2雰囲気中で１時間、Ｏ2雰囲気中で５時間フィールド酸化することで、当該フィールド酸化膜を形成している。
【００３４】
そして、本工程において、前記イオン注入層３内のリンイオンが拡散されて、前記第１のゲート絶縁膜４下に第１の低濃度の逆導電（Ｎ−−）型ドレイン領域５Ａが形成され、当該第１の低濃度のＮ−−型ドレイン領域５Ａに連なるように第２の低濃度のＮ−型ドレイン領域５Ｂが形成される。
【００３５】
ここで、本発明の半導体装置は、フィールド酸化膜形成前に低濃度のＮ型ドレイン領域形成用のイオン注入を行い、フィールド酸化膜（第１のゲート絶縁膜４）下と活性領域間に濃度分布を持たせたことを特徴とする。
【００３６】
即ち、図２に示すように周知のＬＯＣＯＳ（Local oxidation of silicon）法により形成された第１のゲート絶縁膜４下を含んだ領域に低濃度のＮ型ドレイン領域５が形成される。当該ドレイン領域５の第１のゲート絶縁膜４下は、当該ドレイン領域５内の他の領域に比べ濃度が低く形成されている。先ず、前記ドレイン領域５の形成領域に前述したようにリンイオン（31Ｐ+ ）を注入量４×１０12／ｃｍ2 乃至６×１０12／ｃｍ2 の条件でイオン注入した後にフィールド酸化を行うことで、前記第１のゲート絶縁膜４の成長部分で酸化時にリンイオン（31Ｐ+ ）が第１のゲート絶縁膜４に取り込まれることにより、当該第１のゲート絶縁膜４下に低濃度化したＮ−−型ドレイン領域５Ａが形成され、該Ｎ−−型ドレイン領域５Ａ（第１のゲート絶縁膜４の他端）からＮ−−型ドレイン領域５Ａより幾分濃度の高いＮ−型ドレイン領域５Ｂが連なるようにして形成される。
【００３７】
尚、上述したように前記ドレイン領域５の形成領域にリンイオン（31Ｐ+ ）をイオン注入し、第１のゲート絶縁膜４の形成領域下にチャネルストッパ層形成用のＰ型不純物をイオン注入した後に、フィールド酸化を行うことで、前記第１のゲート絶縁膜４の成長部分で酸化時にリンイオン（31Ｐ+ ）が第１のゲート絶縁膜４に取り込まれると共に、前記リンイオンと逆導電型のＰ型不純物（例えば、ボロンイオン（11Ｂ+））を注入しておくことで、更に第１のゲート絶縁膜４下に低濃度化したＮ−−型ドレイン領域を形成することができる。更に言えば、本工程は、チャネルストッパ層形成用のＰ型不純物のイオン注入工程を利用しているため、製造工程数が増大することはなく、作業性が良い。
【００３８】
更に、図３に示すように前記基板１上の第１のゲート絶縁膜４以外の領域を熱酸化しておよそ１００ｎｍの膜厚の第２のゲート絶縁膜６を形成した後に、全面に導電膜、例えばポリシリコン膜を形成し、当該ポリシリコン膜を周知のパターニング技術を用いてパターニングすることで、前記第１のゲート絶縁膜４から第２のゲート絶縁膜６に跨るようにおよそ４００ｎｍの膜厚のゲート電極７を形成する。
【００３９】
そして、図４に示すようにソース形成領域及び前記低濃度のドレイン領域５上の所定領域上に開口を有するホトレジスト８をマスクにして、例えばヒ素イオン（75Ａｓ+）をおよそ８０ＫｅＶの加速電圧で、およそ６×１０15／ｃｍ2の注入量でイオン注入し、前記ゲート電極７の一端に隣接するように高濃度のＮ＋型ソース領域９を形成すると共に、ゲート電極７の他端から離間され、かつ前記低濃度（Ｎ−型）ドレイン領域５Ｂに含まれる高（第３）濃度のＮ＋型ドレイン領域１０を形成する。
【００４０】
このようにして形成された半導体装置の濃度分布は、図５に示すようにチャネル側のドレイン端部ＡからＮ＋型ドレイン領域１０に向かって徐々に濃度を高くすることができ、低濃度のＮ型ドレイン領域５の端部Ａの濃度が低くなる（Ｎ−−型ドレイン領域５Ａの濃度がＮ−型ドレイン領域５Ｂの濃度よりも低くなる）ことで、ソース−ドレイン間電圧（ＢＶＤＳ）を確保すると共に、動作耐圧（ＶSUS ）を向上させることができる。
【００４１】
このように本発明の半導体装置は、フィールド酸化前に低濃度のドレイン領域形成用のイオン注入を行うことで、第１のゲート絶縁膜４下と活性領域に濃度分布を持った低濃度のＮ型ドレイン領域５を形成することができ、作業性が良い。
【００４２】
以下、本発明の他の実施形態について説明する。
【００４３】
先ず、第２の実施形態は、前述した第１の実施形態の半導体装置において、更に動作耐圧（ＶSUS ）を上げる場合に有効なものであり、図６に示すようにＮ＋型ドレイン領域１０を取り囲むように当該Ｎ＋型ドレイン領域１０よりも低濃度で、前記Ｎ−型ドレイン領域５Ｂよりも高濃度な（いわゆる中濃度の）Ｎ型層１１を形成することで、より一層の動作耐圧（ＶSUS ）の向上が図れる。
【００４４】
尚、本実施形態の半導体装置の製造方法は、前述した第１の実施形態の半導体装置の製造方法（図１〜図４までの工程）に続いて、図６に示すように例えばリンイオン（31Ｐ+）をおよそ１６０ＫｅＶの加速電圧で、およそ２×１０12／ｃｍ2の注入量でイオン注入することで、当該Ｎ型層１１を形成することができる。
【００４５】
この工程により、チャネル側ドレイン領域端部の濃度をＮ−−型ドレイン領域５Ａにより低濃度に保った状態のまま上記Ｎ型層１１でＮ＋型ドレイン領域１０を取り囲むことができる。 以上説明したように、前記高濃度のＮ＋型ドレイン領域１０を中濃度のＮ型層１１で取り囲み、Ｎ＋型ドレイン領域まで空乏層が伸びることのないようにしたことで、図７に実線で示すように本発明の半導体装置はダブルハンプ特性が消え、高いゲート電圧（ＶG ）領域での基板電流（ＩSub ）を減少させられる。これにより、図８、図９に示すように動作耐圧（ＶSUS ）が向上する。特に、高いゲート電圧（ＶG ）、高いドレイン電流（ＩD ）領域での著しい耐圧向上が図れる。
【００４６】
次に、本発明の第３の実施形態について説明する。
【００４７】
ここで、第３の実施形態の半導体装置の特徴は、図１０に示すように前記第１のゲート絶縁膜４の一端部（ドレイン側）から所定間隔（Ｌ）を介して中濃度のＮ型層１１Ａが形成されていることである。このように第１のゲート絶縁膜４の一端部から所定間隔（Ｌ）を介してＮ型層１１Ａが形成されることで、ゲート電極７端部での電界集中が抑制され、更なる高耐圧化が図れる。
【００４８】
また、上記半導体装置の製造方法は、上記第２の実施形態で説明した図６での工程において、図１０に示すようにゲート絶縁膜４の一端部（ドレイン側）から所定間隔オーバーラップするようにホトレジスト１２を形成した状態で、例えばリンイオン（３１Ｐ＋）をおよそ加速電圧１６０ＫｅＶで、およそ２ラ１０１２／ｃｍ２の注入量でイオン注入することで、前記ゲート絶縁膜４の一端部から所定間隔（Ｌ）を存して前記Ｎ−型ドレイン領域５Ｂ内に含まれるＮ＋型ドレイン領域１０近傍に中濃度のＮ型層１１Ａを形成している。従って、このホトレジスト１２を形成する際の第１のゲート絶縁膜４とのオーバーラップ量を調整することで、第１のゲート絶縁膜４からの間隔（Ｌ）を任意に設定できる。
【００４９】
以下、上述したような第１のゲート絶縁膜４の一端部（ドレイン側）から所定間隔を存して中濃度のＮ型層を形成する場合の他の実施形態について説明する。
【００５０】
先ず、第４の実施形態は、図１１に示すように第１のゲート絶縁膜４の側壁部を被覆するように側壁絶縁膜１３を形成し、この側壁絶縁膜１３をマスクにしてＮ型層形成用のイオン注入を行うことで、上記構成を実現している。
【００５１】
即ち、第１の実施形態で説明した図４の工程後に、全面にＣＶＤ法により絶縁膜を形成した後に、当該絶縁膜を異方性エッチングすることで、ゲート電極７及び第１のゲート絶縁膜４の側壁部に側壁絶縁膜１３を形成する。
【００５２】
そして、前記第１のゲート絶縁膜４及び側壁絶縁膜１３をマスクにして、例えばリンイオン（３１Ｐ＋）をおよそ加速電圧１６０ＫｅＶで、およそ２ラ１０１２／ｃｍ２の注入量でイオン注入することで、前記第１のゲート絶縁膜４の端部から所定間隔（Ｌ）を存して前記Ｎ-型ドレイン領域５Ｂ内に含まれるＮ＋型ドレイン領域１０近傍に中濃度のＮ型層１１Ｂを形成する。
【００５３】
このように第４の実施形態では、第２の実施形態のようにホトレジスト１２を用いる代わりに第１のゲート絶縁膜４の側壁部に形成した側壁絶縁膜１３をマスクの一部として用いているため、ホトレジスト１２を用いるような場合に懸念されるマスク合わせずれに対するＮ型層の形成位置合わせマージンが確保できる。即ち、本実施形態では、側壁絶縁膜形成用の絶縁膜の膜厚によりゲート絶縁膜４の端部からＮ型層１１Ｂが形成されるまでの間隔（Ｌ）が任意に調整できる。
【００５４】
更に、第５の実施形態について説明する。
【００５５】
ここで、第５の実施形態の特徴は、図１２に示すように第１のゲート絶縁膜４をマスクにしてＮ型層形成用のイオン注入を当該第１のゲート絶縁膜４の斜め上方から行うことで、上記構成を実現したことである。
【００５６】
即ち、第１の実施形態で説明した図４の工程後に、第１のゲート絶縁膜４をマスクにして当該第１のゲート絶縁膜４の斜め上方から、例えばリンイオン（３１Ｐ＋）をおよそ加速電圧１６０ＫｅＶで、およそ２ラ１０１２／ｃｍ２の注入量でイオン注入することで、前記第１のゲート絶縁膜４の端部から所定間隔（Ｌ）を存して前記Ｎ−型ドレイン領域５Ｂ内に含まれるＮ＋型ドレイン領域１０近傍に中濃度のＮ型層１１Ｃを形成する。このとき、第１のゲート絶縁膜４の膜厚にもよるが、当該第１のゲート絶縁膜４の斜め上方からのイオン注入角度（尚、本実施形態では、第１のゲート絶縁膜４の垂直方向から３０度傾けてイオン注入している。）を任意に調整することで、第１のゲート絶縁膜４を介したゲート電極７の端部からＮ型層１１Ｃが形成されるまでの間隔（Ｌ）が任意に調整できる。
【００５７】
このように第５の実施形態では、第１のゲート絶縁膜４の斜め上方からイオン注入することで、第１のゲート絶縁膜４の端部から所定間隔（Ｌ）を存してＮ型層１１Ｃを形成することができ、ホトレジスト１２や側壁絶縁膜１３を用いた製造方法に比して製造工程数を削減できる。しかも、イオン注入する際のイオン注入角度を任意に調整するだけで、前記第１のゲート絶縁膜４の端部からＮ型層１１Ｃが形成されるまでの間隔（Ｌ）を任意に調整できるため作業性が良い。
【００５８】
尚、このような斜めイオン注入法を用いるものにおいても、図示した説明は省略するが、上述した第２の実施形態のように前記ホトレジスト１２を用いた状態で、この斜め方向からイオン注入しても良い。更に言えば、ホトレジスト１２の代わりに第３の実施形態のように前記側壁絶縁膜１３を用いた状態で、斜め方向からイオン注入しても良い。
【００５９】
【発明の効果】
本発明によれば、第１のゲート絶縁膜を介したゲート電極下と活性領域との間に不純物濃度の異なる低濃度の逆導電型ドレイン領域が形成されているため、第１のゲート絶縁膜を介したゲート電極の端部への電界集中を抑制することができ、動作耐圧を向上させることができる。
【００６０】
また、前記ゲート電極の他端から離間され、かつ低濃度の逆導電型ドレイン領域内に含まれる高濃度の逆導電型ドレイン領域間にまたがる領域において、基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなる中濃度の逆導電型層が形成されているため、更なる動作耐圧の向上が図れる。
【００６１】
特に、前記第１のゲート絶縁膜の端部から所定間隔離れた位置に前記中濃度の逆導電型層を形成することで、更なる高耐圧化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の製造方法を示す第１の断面図である。
【図２】本発明の第１の実施形態の半導体装置の製造方法を示す第２の断面図である。
【図３】本発明の第１の実施形態の半導体装置の製造方法を示す第３の断面図である。
【図４】本発明の第１の実施形態の半導体装置の製造方法を示す第４の断面図である。
【図５】本発明の第１の実施形態の半導体装置の基板濃度分布を示す図である。
【図６】本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。
【図７】本発明の半導体装置及び従来の半導体装置のおのおのの基板電流（ＩSub ）−ゲート電圧（ＶG ）特性を示す図である。
【図８】本発明の半導体装置及び従来の半導体装置のドレイン電流（ＩD ）−ドレイン電圧（ＶD ）特性を示す図である。
【図９】本発明の半導体装置及び従来の半導体装置の動作耐圧を示す図である。
【図１０】本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。
【図１１】本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。
【図１２】本発明の第５の実施形態の半導体装置の製造方法を示す断面図である。
【図１３】従来の半導体装置を示す断面図である。
【図１４】従来の動作耐圧低下のメカニズムを説明するための半導体装置の断面図である。
【図１５】従来の寄生バイポーラトランジスタの等価回路を示す図である。
【図１６】従来の動作耐圧低下のメカニズムを説明するための正帰還ループを示す図である。
Claims (9)
- 一導電型の半導体基板上にフィールド酸化形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜に接し、かつ第１のゲート絶縁膜よりも膜厚が薄く熱酸化形成された第２のゲート絶縁膜と、
前記第１のゲート絶縁膜及び第２のゲート絶縁膜上に延在して形成されたゲート電極と、
前記ゲート電極の一端に隣接する逆導電型ソース領域と、
チヤネル領域を介して前記ソース領域と対向し、かつ前記第１のゲート絶縁膜下に形成された逆導電型の第１の低濃度ドレイン領域と当該第１の低濃度ドレイン領域より低濃度で、かつ当該ドレイン領域に連なり前記第２のゲート絶縁膜下に形成された逆導電型の第２の低濃度ドレイン領域と、
前記ゲート電極の他端から離間され、かつ前記第２の低濃度ドレイン領域内に含まれる逆導電型の高濃度ドレイン領域と、
前記第１のゲート絶縁膜の一端部から所定間隔を存した位置から前記高濃度ドレイン領域間にまたがる領域であって、前記基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなるように形成された逆導電型の中濃度層を具備することを特徴とした半導体装置。 - 前記第１の低濃度ドレイン領域が、少なくとも前記基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなるように形成されていることを特徴とした請求項１に記載の半導体装置。
- 一導電型の半導体基板の所定領域に逆導電型の不純物をイオン注入する工程と、
前記基板の所定領域をフィールド酸化して第１のゲート絶縁膜を形成すると共に前記イオン注入された不純物を拡散させて第１のゲート絶縁膜下に逆導電型の第１の低濃度ドレイン領域を形成し、更に当該第１の低濃度ドレイン領域より低濃度で、かつ当該ドレイン領域に連なるように第２のゲート絶縁膜下に逆導電型の第２の低濃度ドレイン領域を形成する工程と、
前記第１のゲート絶縁膜以外の前記基板上に当該第１のゲート絶縁膜に接し、かつ第１のゲート絶縁膜よりも膜厚の薄い第２のゲート絶縁膜を熱酸化形成した後に、第１のゲート絶縁膜から第２のゲート絶縁膜上に跨るようにゲート電極を形成する工程と、
前記ゲート電極の一端に隣接するように逆導電型ソース領域を形成すると共にチャネル領域を介して前記ソース領域と対向し、かつ前記ゲート電極の他端から離間され、かつ前記第２の低濃度ドレイン領域内に含まれるように逆導電型の高濃度ドレイン領域を形成する工程と、
前記第１のゲート絶縁膜の一端部から所定間隔を存した位置から前記高濃度ドレイン領域間にまたがる領域であって、前記基板内の所定深さ位置に不純物濃度ピークを有し、基板表面に近い領域で不純物濃度が低くなるように逆導電型の中濃度層を形成する工程とを具備することを特徴とした半導体装置の製造方法。 - 前記中濃度層を形成する工程が、リンイオンを１００ＫｅＶ〜２００ＫｅＶ程度の高加速エネルギーでイオン注入してなることを特徴とした請求項３に記載の半導体装置の製造方法。
- 前記中濃度層を形成する工程が、ホトレジストをマスクにして前記第１のゲート絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域にイオン注入してなることを特徴とした請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
- 前記中濃度層を形成する工程が、前記第１のゲート絶縁膜の側壁部に形成した側壁絶縁膜をマスクにして当該第１のゲート絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域にイオン注入してなることを特徴とした請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
- 前記中濃度層を形成する工程が、前記第１のゲート絶縁膜をマスクにして当該第１のゲート絶縁膜の斜め上方からイオン注入することで、第１のゲート絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域に形成することを特徴とした請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
- 前記中濃度層を形成する工程が、前記第１のゲート絶縁膜を被覆するように形成したホトレジストをマスクにして斜め上方からイオン注入することで、第１のゲート絶縁膜から所定間隔離れた位置から前記高濃度ドレイン領域間にまたがる領域に形成することを特徴とした請求項３または請求項４のいずれかに記載の半導体装置の製造方法。
- 前記第１及び第２の低濃度ドレイン領域を形成する工程において、前記基板内にイオン注入された不純物がフィールド酸化時に第１のゲート絶縁膜内に取り込まれることを利用して、前記第２の低濃度ドレイン領域の不純物濃度が前記第１の低濃度ドレイン領域の不純物濃度に比して低くなるように形成することを特徴とした請求項３乃至請求項８のいずれかに記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008019A JP3831615B2 (ja) | 2001-01-16 | 2001-01-16 | 半導体装置とその製造方法 |
| US09/829,876 US7056797B2 (en) | 2001-01-16 | 2001-04-10 | Semiconductor device and method of manufacturing the same |
| TW090108631A TWI281747B (en) | 2001-01-16 | 2001-04-11 | Semiconductor device and method for manufacturing the same |
| KR10-2001-0022290A KR100425230B1 (ko) | 2001-01-16 | 2001-04-25 | 반도체 장치와 그 제조 방법 |
| CNB011174102A CN1258818C (zh) | 2001-01-16 | 2001-04-26 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008019A JP3831615B2 (ja) | 2001-01-16 | 2001-01-16 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217406A JP2002217406A (ja) | 2002-08-02 |
| JP3831615B2 true JP3831615B2 (ja) | 2006-10-11 |
Family
ID=18875679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008019A Expired - Fee Related JP3831615B2 (ja) | 2001-01-16 | 2001-01-16 | 半導体装置とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7056797B2 (ja) |
| JP (1) | JP3831615B2 (ja) |
| KR (1) | KR100425230B1 (ja) |
| CN (1) | CN1258818C (ja) |
| TW (1) | TWI281747B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1268005C (zh) | 2002-10-24 | 2006-08-02 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP5114824B2 (ja) * | 2004-10-15 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| KR100614806B1 (ko) * | 2004-10-27 | 2006-08-22 | 삼성전자주식회사 | 고내압 트랜지스터 및 이의 제조 방법 |
| KR100684430B1 (ko) * | 2004-12-30 | 2007-02-16 | 동부일렉트로닉스 주식회사 | 고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법 |
| JP2006324346A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP5058529B2 (ja) * | 2006-08-18 | 2012-10-24 | ラピスセミコンダクタ株式会社 | 高耐圧電界効果トランジスタの製造方法 |
| TW200814320A (en) * | 2006-09-15 | 2008-03-16 | Sanyo Electric Co | Semiconductor device and method for making same |
| CN100428473C (zh) * | 2006-11-02 | 2008-10-22 | 崇贸科技股份有限公司 | 高压侧驱动器的半导体结构及其制造方法 |
| KR100847306B1 (ko) * | 2007-02-14 | 2008-07-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US7807555B2 (en) * | 2007-07-31 | 2010-10-05 | Intersil Americas, Inc. | Method of forming the NDMOS device body with the reduced number of masks |
| JP2010010408A (ja) * | 2008-06-27 | 2010-01-14 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| KR101015531B1 (ko) * | 2008-10-02 | 2011-02-16 | 주식회사 동부하이텍 | 정전기 보호 소자 및 그 제조 방법 |
| JP5481526B2 (ja) * | 2012-06-13 | 2014-04-23 | ラピスセミコンダクタ株式会社 | 高耐圧電界効果トランジスタ |
| JP6723775B2 (ja) * | 2016-03-16 | 2020-07-15 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290077A (en) * | 1979-05-30 | 1981-09-15 | Xerox Corporation | High voltage MOSFET with inter-device isolation structure |
| US4947192A (en) * | 1988-03-07 | 1990-08-07 | Xerox Corporation | Monolithic silicon integrated circuit chip for a thermal ink jet printer |
| US5055896A (en) * | 1988-12-15 | 1991-10-08 | Siliconix Incorporated | Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability |
| US5132753A (en) * | 1990-03-23 | 1992-07-21 | Siliconix Incorporated | Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs |
| JPH04206965A (ja) | 1990-11-30 | 1992-07-28 | Sony Corp | 不揮発性半導体メモリ |
| KR940004268B1 (ko) | 1991-01-23 | 1994-05-19 | 삼성전자 주식회사 | 고압용 반도체 장치 |
| US5306652A (en) * | 1991-12-30 | 1994-04-26 | Texas Instruments Incorporated | Lateral double diffused insulated gate field effect transistor fabrication process |
| US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
| US5846866A (en) * | 1997-02-07 | 1998-12-08 | National Semiconductor Corporation | Drain extension regions in low voltage lateral DMOS devices |
| US6025231A (en) * | 1997-02-18 | 2000-02-15 | Texas Instruments Incorporated | Self aligned DMOS transistor and method of fabrication |
| KR100244282B1 (ko) * | 1997-08-25 | 2000-02-01 | 김영환 | 고전압 트랜지스터의 구조 및 제조 방법 |
| JP3315356B2 (ja) | 1997-10-15 | 2002-08-19 | 株式会社東芝 | 高耐圧半導体装置 |
| TW371374B (en) | 1998-07-28 | 1999-10-01 | United Microelectronics Corp | Structure of high voltage device and production process thereof |
| US6063674A (en) * | 1998-10-28 | 2000-05-16 | United Microelectronics Corp. | Method for forming high voltage device |
| US6117738A (en) * | 1998-11-20 | 2000-09-12 | United Microelectronics Corp. | Method for fabricating a high-bias semiconductor device |
| JP3374099B2 (ja) * | 1999-03-12 | 2003-02-04 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-01-16 JP JP2001008019A patent/JP3831615B2/ja not_active Expired - Fee Related
- 2001-04-10 US US09/829,876 patent/US7056797B2/en not_active Expired - Lifetime
- 2001-04-11 TW TW090108631A patent/TWI281747B/zh not_active IP Right Cessation
- 2001-04-25 KR KR10-2001-0022290A patent/KR100425230B1/ko not_active IP Right Cessation
- 2001-04-26 CN CNB011174102A patent/CN1258818C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI281747B (en) | 2007-05-21 |
| CN1258818C (zh) | 2006-06-07 |
| JP2002217406A (ja) | 2002-08-02 |
| US7056797B2 (en) | 2006-06-06 |
| CN1366349A (zh) | 2002-08-28 |
| KR20020061146A (ko) | 2002-07-23 |
| KR100425230B1 (ko) | 2004-03-30 |
| US20020093065A1 (en) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261170B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100252866B1 (ko) | 반도체소자 및 이의 제조방법 | |
| US20030060013A1 (en) | Method of manufacturing trench field effect transistors with trenched heavy body | |
| CN101262010B (zh) | 金属氧化物半导体晶体管及高压金属氧化物半导体晶体管 | |
| JP2835216B2 (ja) | 半導体装置の製造方法 | |
| USRE32800E (en) | Method of making mosfet by multiple implantations followed by a diffusion step | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07176640A (ja) | 半導体装置の製造方法 | |
| JP3831615B2 (ja) | 半導体装置とその製造方法 | |
| JP4030269B2 (ja) | 半導体装置とその製造方法 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| JP4800566B2 (ja) | 半導体装置及びその製造方法 | |
| KR100408771B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US8048745B2 (en) | Transistor and method of fabricating the same | |
| JP2002141502A (ja) | 半導体装置およびその製造方法 | |
| JP3369862B2 (ja) | 半導体装置の製造方法 | |
| JP3714396B2 (ja) | 半導体装置の製造方法 | |
| KR101044778B1 (ko) | 비대칭 고전압 트랜지스터 및 그 제조방법 | |
| KR20090054686A (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
| JP4228416B2 (ja) | 半導体装置の製造方法 | |
| JP2002124670A (ja) | 半導体装置とその製造方法 | |
| CN116266608A (zh) | 功率半导体器件和制造功率半导体器件的方法 | |
| KR100550381B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH06120491A (ja) | 半導体装置、及びその製造方法 | |
| JP2001196583A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040802 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |