DE19521973A1

DE19521973A1 - Bilddecodiervorrichtung

Info

Publication number: DE19521973A1
Application number: DE19521973A
Authority: DE
Inventors: Masuo Oku; Yukitoshi Tsuboi; Yukio Fujii; Hiroki Mizosoe
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-06-15
Filing date: 1995-06-16
Publication date: 1995-12-21
Anticipated expiration: 2015-06-17
Also published as: CN1118555A; DE19521973C2; CN1093353C; CN1395423A; US5880786A

Description

Die vorliegende Erfindung bezieht sich auf eine Bilddecodiervorrichtung zum Decodieren und/oder Dekomprimieren codierter und/oder kom primierter Bildsignale, und insbesondere auf eine Bilddecodiervorrichtung, die wirksam ist, um die Speicherkapazität, die Speicherdaten-Busbreite, die Decodierverzögerungszeit und die Decodiertaktfrequenz zu reduzieren.

Derzeit wird über einen internationalen Standard für die Bildkompres sion, auf den mit MPEG 2 Bezug genommen wird, zum Zwecke der Anwendung bei digitalen Funk- und Aufnahmemedien entschieden (vgl. beispielsweise "Journal of the Institute of Television Engineers of Japan", Band 48, Nr. 1, pp. 44 bis 49). Beim MPEG 2 Codiersystem werden Bildsignale durch passendes Kombinieren eines Intra-Bild-Codierrahmens (nachfolgend als I-Rahmen bezeichnet), eines Inter-Bild-Codierrahmens (nachfolgend als P-Rahmen bezeichnet) und eines Bild-Interpolation- Codierrahmens (im folgenden als B-Rahmen bezeichnet) codiert, um die Koexistenz der hohen Datenkompressionsrate und der Funktionen des Direktzugriffs und des Editierens zu ermöglichen.

Beim I-Rahmen werden nur Bilddaten durch Transformationscodieren kombiniert. Es handelt sich um ein System, das darauf beruht, daß unter den Bilddaten im Rahmen eine Korrelation besteht, welche den Rahmen in Blöcke vorbestimmter Größe aufteilt; jeden Block transformiert; die Koeffizientendaten nach der Umwandlung äquivalent zur Frequenzkom ponente quantisiert; und die codierte Daten durch Codieren mit variabler Länge erzeugt.

Beim P-Rahmen wird die Datenkompressionsrate unter Benutzung einer hohen Korrelation zwischen den Rahmen gesteigert. Der vorhergehende Rahmen und der aktuelle Rahmen werden in der vorbestimmten Anzahl von Blöcken verglichen, und es wird ein Bewegungsvektor erhalten. Und die Bilddaten des vorhergehenden Rahmens werden jeweils aus der gemäß dem Bewegungsvektor verschobenen Position gelesen, und ein vorhergesagter Wert wird erhalten. Danach wird der vorhergesagte Wert von den Bilddaten des zu codierenden aktuellen Bildes subtrahiert, und dieser bewegungskompensierte Vorhersagefehler wird in der gleichen Weise transformationskompensiert wie beim Intra-Bild-Codiersystem; und codierte Daten werden erzeugt.

Um die Datenkompressionsrate weiter zu steigern, wird der P-Rahmen verwendet. Die Bild-Interpolationscodierung wird auch bidirektionale Bewegungskompensation-Inter-Bild-codierung genannt und verwendet die Korrelation nicht nur beim vorhergehenden Bild, sondern auch beim nachfolgenden Bild. Das System vergleicht das vorhergehende Bild in Display-Reihenfolge mit dem aktuellen Bild in der vorbestimmten Anzahl der Blöcke; es erhält den Bewegungsvektor; es erhält den Bewegungs vektor gleichzeitig auch für das nachfolgende Bild in der Display-Rei henfolge der vorbestimmten Anzahl von Blöcken; es liest die Bilddaten des vorhergehenden Bildes und des nachfolgenden Bildes aus der gemäß den jeweiligen Bewegungsvektoren verschobenen Position; es erzeugt einen Mittelwert; und es erhält einen Bild-Interpolationswert. Danach subtrahiert das System den Bild-Interpolationswert von den Bilddaten des zu codierenden aktuellen Bildes und erhält einen bewegungskompen sierten Vorhersagefehler.

Beispielsweise führt das System eine Intra-Bildcodierung für den ersten Rahmen (I-Rahmen) aus; es führt dann eine Inter-Bildcodierung für das vierte Bild unter Benutzung des ersten Bildes als Bezugsbild (P-Rahmen) aus; und führt dann eine Bild-Interpolationscodierung für das zweite und dritte Bild unter Benutzung des ersten und vierten Bildes als Bezugsbild (B-Rahmen) aus. In diesem Falle ist die Display-Folge der Bilder: das erste → das zweite → das dritte → das vierte. Wird aber die Codierfolge wie nachstehend geändert: das erste → das vierte → das zweite → das dritte ist der B-Rahmen kein Bezugsbild für das nachfolgende Codieren.

Ein Fernsehbildsignal ist ein Zwischenzeilenabtastsignal bzw. Zeilen sprungsignal, bei dem ein Bild aus zwei Halbbildern strukturiert ist, in denen die Anzahl der Zeilen halb so groß ist und die Zeilenposition alternierend verschoben wird.

Weiter besteht eine Zeitverzögerung zwischen den ein Bild bzw. Rahmen bildenden Halbbildern. Andererseits werden die Bilddaten der beiden Halbbilder zum Codieren vereinigt und dann als Bilddaten eines Voll bildes in Blöcke vorbestimmter Größe aufgeteilt und codiert. In einer Bilddecodiervorrichtung werden die Bilder in der Codierreihenfolge decodiert, so daß die Decodierergebnisse in der sequentiellen Abtastfolge in Blockeinheiten erhalten werden, die im Bild von oben links nach unten rechts verlaufen. Bei der Bilddecodiervorrichtung ist es allerdings erforderlich, ein Zeilensprungvideosignal auszugeben.

Aus diesem Grunde ist es bei einer Bilddecodiervorrichtung erforderlich, zwischen dem sequentiellen Abtasten in Blockeinheiten und dem Zwi schenzeilenabtasten in Pixeleinheiten umzuwandeln. Wenn der P-Rahmen einbezogen wird ist es erforderlich, die Bilder umzuordnen, derart, daß in die normale Displayreihenfolge umgeordnet wird.

Eine herkömmliche Bilddecodiervorrichtung ist beispielsweise im Doku ment C-659 (Proceedings 5, S. 227) der IEICE (Institute of Electronics, Information and Communication Engineers) Spring Conference, oder im Dokument ISSCC 94 (International Solid State Circuit Conference) 1994/Sitzung 4/Video and Communication Single Processors/Beitrag WP 4.4 beschrieben. Die herkömmliche Bilddecodiervorrichtung sieht vor: einen Pufferschritt zum Einschreiben codierter Daten, die jeweils im Eingabetakt in den Puffer für codierte Daten eingegeben werden müssen; einen Decodierschritt zum Lesen und Decodieren der codierten Daten, im vorbestimmten Takt des Decodiertaktes, aus dem Speicher für codier te Daten; und dem Schreiben der decodierten Bilddaten in einen Bild speicher; der eine Kapazität von mehreren gleichzeitigen Bildern aufweist; und sie sieht einen Displayschritt zum Auslesen der decodierten Bild daten aus dem Bildspeicher durch Ausführen einer Abtastumwandlung und einer Bildumordnung sowie das Anzeigen (Display) und Ausgeben derselben als digitales Videosignal entsprechend dem vorbestimmten Displaytakt vor. Weiter liest im Falle, daß die Decodierdaten P-Rahmen daten oder B-Rahmendaten sind, der Decodierschritt die Bezugsbilddaten im Bezugsbild aus dem Bildspeicher aus, so daß eine Bewegungskom pensation durchgeführt wird.

Der Eingangstakt ist der Sendetakt für den digitalen Rundfunk. Der Displaytakt bezieht sich auf die Abtastfrequenz des digitalen Videosignals und ist auf den Standardwert von 13.5 MHz oder 27 MHz eingestellt. Der Decodiertakt ist auf eine Frequenz eingestellt, bei der das Decodie ren der decodierten Daten jedes Bildes stets innerhalb einer Einbild- Periode beendet werden kann, selbst unter Berücksichtigung von Ände rungen des Verarbeitungsaufwandes, der für das Decodieren codierter Daten jedes Bildes benötigt wird.

Der für das Decodieren codierter Daten jedes Bildes erforderliche Ver arbeitungsaufwand variiert allgemein gemäß dem Codiersystem, mit welchem das Bild codiert ist, d. h. sei es, daß es als E-Rahmen, P-Rah men oder als B-Rahmen codiert ist. Der Verarbeitungsaufwand variiert auch mit der Menge der codierten Daten des Bildes. Der Decodiertakt kann unabhängig vom Eingabetakt oder vom Displaytakt eingestellt werden, und er kann auf eine Frequenz im vorbestimmten Verhältnis zum Displaytakt eingestellt werden. In jedem Falle werden der Decodier schritt und der Displayschritt unabhängig voneinander und asynchron durchgeführt. Weiter wird auch ein Pufferschritt für die codierten Daten benötigt, und diese Operation erfolgt asynchron zur Speicherzugriffsopera tion des Decodierschrittes und des Displayschrittes. Daher ist eine Schiedsfunktion zur Entscheidung über das Speicherzugriffsrecht wesent lich. Es ist allgemein erforderlich, den Decodierschritt während der Entscheidungsperiode zu stoppen; und es ist weiter erforderlich, den Decodiertakt im voraus etwas höher einzustellen, um die codierten Daten eines Bildes während der Ein-Bildperiode unter Ausschluß der Schieds periode zu verarbeiten. Eine herkömmliche Bilddecodiervorrichtung ist ein Gerät, das einem üblichen Fernsehgerät des in den USA und Japan verwendeten Systems 525/60 entspricht, wobei die Bilddaten des Bildes aus den Daten eines Helligkeitssignals und zwei Arten von Farbsignalen bestehen. Das Helligkeitssignal besteht aus 720 horizontalen Pixeln und 480 vertikalen Zeilen, und die beiden Arten von Farbsignalen bestehen aus 360 Pixeln und 240 Zeilen, bei denen die Auflösung halb so groß wie die des Helligkeitssignals in der horizontalen und vertikalen Richtung ist. Weiter werden in einer herkömmlichen Vorrichtung für die Bilddeco dierung vier dynamische RAMs (DRAMs) mit der Konfiguration 246k × 16 Bits (4M Bits) benutzt; und für die Gesamtkapazität von 16M Bits können 2 Blöcke zum Speichern der Bilddaten des für die Decodierung benötigten Bezugsbildes, und 1.5 Blöcke für die Zwischenzeilenumwand lung im Displayschritt als Bildspeicherbereich verwendet werden, d. h. 3.5 Blöcke insgesamt (etwa 4M Bits × 3.5 = 14M Bits); und etwa 2M verbleibende Bits können als Pufferbereich für codierte Daten benutzt werden. Der Datenbus liest und schreibt codierte Daten oder Bilddaten von 64 (16 × 4) Bits Länge, und 40 MHz sind als Decodiertaktfrequenz gewählt.

Als Zusammenfassung der Erfindung und im Vergleich mit einer her kömmlichen Bilddecodiervorrichtung ergibt sich:

1) Ein Ziel der vorliegenden Erfindung besteht darin, eine Zeilen sprung-Umwandlung decodierter Bilddaten eines einzelnen Bildspei chers durchzuführen und die Speicherkapazität zu reduzieren. Auf die Weise kann die Speicherkapazität auf weniger als 16M Bits auch bei dem in Europa benutzten System 625/50 (1 Bild = etwa 4.7M Bits) reduziert werden, bei welchem die Anzahl der Einbild-Bild daten größer als die in den USA und Japan ist. Weiter kann die durch das Decodieren verursachte Verzögerung verringert werden.
2) Ein weiteres Ziel der vorliegenden Erfindung besteht darin, unter schiedliche asynchrone Operationen durchzuführen, ohne die Schieds funktion für das Speicherzugriffsrecht zu benutzen. Auf diese Weise wird die Blockdecodierfrequenz verringert. Dies hat auch die Wir kung einer Verkleinerung der Schaltungsgröße durch Verringern des Energieverbrauchs und Vergrößern des Spielraums für die Schaltungs betriebsverzögerung.
3) Ein noch weiteres Ziel der Erfindung besteht darin, auf den Spei cher rationell zuzugreifen und die Datenbusbreite des Speichers zu verringern. Auf diese Weise kann beispielsweise zur Herstellung einer LSI (hochintegrierte Schaltung) für eine Bilddecodiervorrichtung die Anzahl der Stifte reduziert werden, und weiter kann die Anzahl der Leiterspuren einer Leiterplatte verringert werden.

Um diese Ziele zu erreichen, weist die vorliegende Erfindung auf: Decodiervorrichtungen zum Erhalten decodierter Bilddaten durch Deco dieren codierter Daten eines datenkomprimierten Videosignals in Block einheiten, bestehend aus einer Vielzahl von Pixeln im Vollbild; und Displayvorrichtungen zum Auslesen der innerhalb der Speichervorrichtun gen in Halbbildeinheiten gespeicherten decodierten Bilddaten auf der Basis eines Display-Synchronisationssignals; und Erhalten von Zeilen sprung-Displaybilddaten.

Die Datenverarbeitung vollzieht sich wie folgt:

1) Die Datenverarbeitung für das Decodieren wird synchron mit den Operationen für das Display durchgeführt, und die kleinste Ver zögerungszeit vom Beginn des Decodierens der codierten Daten eines einzelnen Bildes bis zum Beginn des Display beträgt 0.5 Bilder.
2) Der Zeitschlitz wird auf der Basis des Display-Synchronisationssignals getaktet, und der Zugriff der Decodiervorrichtung und der Display vorrichtung erfolgt auf der Basis des Zeitschlitzes.
3) Die Speichervorrichtung besteht aus zwei Speicherfeldern; und für den Zugriff der Decodiervorrichtung und der Displayvorrichtung auf die Speichervorrichtung werden die beiden Speicherfelder abwech selnd benutzt. Die Vorrichtung gemäß der Erfindung führt die nachfolgenden Operationen aus.
1) Da die Operationen zum Decodieren synchron mit den Opera tionen für das Display durchgeführt werden, und die Verzöge rungszeit vom Beginn des Decodierens bis zum Beginn des Displays 0.5 Bilder beträgt, werden die decodierten Bilddaten des Bildes während des Decodierens mit der Kapazität von mindestens einem Bilde eingeschrieben; und das Auslesen der decodierten Bilddaten des vorhergehenden Bildes als Displaybild daten wird beendet, ehe die decodierten Bilddaten des vorheri gen Bildes durch das erneute Einschreiben von laufend deco dierten Bilddaten verlorengehen; und schließlich wird eine Zei lensprung-Displayausgabe erhalten. Die Folge ist, daß bei einer Speicherkapazität von drei Bildern oder weniger; einschließlich des Speichers zum Speichern der Bezugsbilddaten, die Operatio nen für das Decodieren und die Operationen für das Display vollzogen werden können.
2) Auf den Speicher wird auf der Basis des zuvor bestimmten Zeitschlitzes zugegriffen; und selbst wenn es eine beträchtliche Schwankung in bezug auf den zum Decodieren der codierten Daten jedes Bildes erforderlichen Verarbeitungsaufwand gibt, können die codierten Daten eines Bildes stets während einer Halbbildperiode decodiert werden. Eine Entscheidung über das Speicherzugriffsrecht zwischen verschiedenen Speicherzugängen ist nicht erforderlich, so daß die Decodiertaktfrequenz verringert und auch die Schaltungsgröße verkleinert werden kann.
3) Da zwei Speicherfelder abwechselnd benutzt werden, ist es möglich, kontinuierlich Daten aus dem Speicher zu lesen oder in den Speicher zu schreiben. Auf diese Weise kann auf den Speicher wirksam zugegriffen werden, und der erforderliche Speicherzugriff kann auch bei einer geringen Datenbreite erfol gen.

Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der vorliegen den Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. Darin zeigt:

Fig. 1 ein Blockschaltbild einer Vorrichtung zum Decodieren von Bildern, die eine Ausführungsform der vorliegenden Erfindung darstellt;

Fig. 2 ein Diagramm, das eine Ausführungsform der Aufteilung des Speicherbereichs darstellt;

Fig. 3 ein Blockschaltbild der in Fig. 1 dargestellten Taktgabeeinheit;

Fig. 4 ein Blockschaltbild des in Fig. 1 dargestellten Eingangspuffer speichers und des Pufferspeichers für decodierte Daten;

Fig. 5 ein Blockschaltbild der in Fig. 1 dargestellten Bewegungskom pensationseinheit;

Fig. 6 ein Blockschaltbild der in Fig. 1 dargestellten Displayeinheit;

Fig. 7 ein Blockschaltbild der in Fig. 1 dargestellten Speichercontrol lers;

Fig. 8 zeigt Taktgabediagramme der Operationen für das Decodieren und der Operationen für das Display;

Fig. 9 eine vergrößerte Ansicht der in Fig. 8 dargestellten Taktgabe;

Fig. 10 Taktgabediagramme der Operationen für das Decodieren und der Operationen für das Display, wenn kein B-Rahmen einbezo gen ist;

Fig. 11 ein Diagramm zur Erläuterung des Speichersteuersystems ent sprechend einem Fernsehsignal des Systems 525/60;

Fig. 12 ein Diagramm zur Erläuterung des Speichersteuersystems ent sprechend einem Fernsehsignal des Systems 625/50;

Fig. 13 ein Blockschaltbild des in Fig. 1 dargestellten Speichers;

Fig. 14 ein Diagramm, das eine Ausführungsform der Aufteilung des in Fig. 13 dargestellten Speicherbereichs darstellt;

Fig. 15 ein Blockschaltbild einer Speichersteuersignal-Generatoreinheit für den in Fig. 13 dargestellten Speicher;

Fig. 16 ein Diagramm, das die Steuertaktgabe für den in Fig. 13 darge stellten Speicher zeigt;

Fig. 17 ein Diagramm, das die Blockaufteilung eines Einbild-Bildes der vorliegenden Erfindung darstellt;

Fig. 18 ein Diagramm, das die Abbildung des Makroblockes in den Bildspeicherbereich in dem in Fig. 13 dargestellten Speicher zeigt; und

Fig. 19 ein Diagramm, das die Bezugsbilddaten-Lesereihenfolge der vor liegenden Erfindung darstellt.

Nunmehr werden die Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen erläutert.

Fig. 1 ist ein Diagramm, das eine Bilddecodiervorrichtung der vorliegen den Erfindung veranschaulicht. Das Bezugszeichen 1 bezeichnet eine Decodierschaltung zur Durchführung der Operationen für das Decodieren und der Operationen für das Display codierter Daten; und Fig. 2 bezeichnet einen Speicher; der mit der Decodierschaltung 1 verbunden ist. Die Decodierschaltung 1 besteht aus einem Eingangspufferspeicher 11, einem Pufferspeicher für decodierte Daten 12, einer Einheit 13 zum Decodieren variabler Längen, einer IDCT-Einheit 14 (invers-diskrete Kosinusumwandlung), einer Bewegungskompensationseinheit 15, einer Displayeinheit 16, einem Speichercontroller 17 und einer Taktgabeeinheit 18.

Fig. 2 zeigt eine Bereichsaufteilungsabbildung des Speichers 2. Die Größe jedes Bildes ist auf 4.7M Bits unter Berücksichtigung des Fernsehsystems in Europa eingestellt, und eine Kapazität von 16M Bits ist auf drei Bilder aufgeteilt; und der Puffer für codierte Daten besitzt eine Kapazi tät von mindestens 1.8M Bits.

Gemäß Fig. 1 werden die codierten Daten (komprimierte Bilddaten) in den Pufferspeicher 11 der Decodierschaltung 1 eingegeben. Weiter wer den die codierten Daten zeitweilig vom Eingangspufferspeicher 1, über den Datenbus und den Speichercontroller 17, im Speicher 2 gespeichert. Nach dem vorübergehenden Speichern werden die codierten Daten aus dem Speicher 2 über den Speichercontroller 17 ausgelesen und im Pufferspeicher für decodierte Daten 12 gespeichert.

Die codierten Daten werden vom Pufferspeicher 12 und auf Anforderung der Einheit 13 zum Decodieren variabler Längen an die variable Längen decodierende Einheit 13 für decodierte Daten geliefert. Die Einheit 13 zum Decodieren variabler Längen decodiert die Koeffizientendaten der codierten Daten, die durch diskrete Kosinustransformation erhalten wird; die Bewegungsvektorinformation und die Codiertypinformation, und sendet die Faktordaten an die IDCT-Einheit 14, die Bewegungsvektorinformation an die Bewegungskompensationseinheit 15, und die Codiertypinformation an die Displayeinheit 16. Die IDCT-Einheit 14 führt eine invers-diskrete Kosinustransformation der Koeffizientendaten durch, erzeugt IDCT-Bild daten und liefert sie an die Bewegungskompensationseinheit 15. Die Bewegungskompensationseinheit 15 liest auf der Basis der Bewegungs vektorinformation Bezugsbilddaten aus dem Speicher 2 aus und erzeugt decodierte Bilddaten durch Hinzufügen der IDCT-Bilddaten zu den Bezugsbilddaten.

Weiter werden die decodierten Bilddaten über den Speichercontroller 17 im Speicher 2 gespeichert. Danach werden die decodierten Bilddaten auf Anforderung der Displayeinheit 16 ausgelesen und von der Displayeinheit 16 als Displaybilddaten ausgegeben. Die decodierten Bilddaten des I- Rahmens oder des P-Rahmens werden auch als Bezugsbilddaten ver wendet.

Fig. 3 ist ein Diagramm, das den Aufbau des wesentlichen Teils der Taktgabeeinheit 18 zeigt. Wie in der Zeichnung dargestellt, arbeitet die Taktgabeeinheit 18 im externen Synchronisationsmodus, um von außen her das Horizontal-Synchronisationssignal und das Vertikal-Synchronisa tionssignal des Videosignals zu liefern. Die Taktgabeeinheit 18 kann einen Synchronisationssignalgenerator zum Erzeugen eines Horizontal- Synchronisationssignals und eines Vertikal-Synchronisationssignals in sich aufweisen und im internen Synchronisationsmodus arbeiten, bei dem der Synchronisationssignalgenerator im Takte des Decodierens des ersten Bildes der codierten Daten ausgelöst wird und ein Horizontal-Synchroni sationssignal sowie ein Vertikal-Synchronisationssignal erzeugt. In der Figur bezeichnet 181 eine Horizontaltaktgabe-Generatorschaltung, 182 eine Vertikaltaktgabe-Generatorschaltung und 183 eine Logikschaltung. Die Horizontaltaktgabe-Generatorschaltung 181 wird durch ein Horizontal- Synchronisationssignal rückgesetzt und bildet einen Horizontalpixelzähler zur Durchführung einer Zähloperation entsprechend beispielsweise einem Taktsignal von 13.5 MHz. Der Horizontalpixelzähler wiederholt die Zähloperation für die Gesamtzahl der Pixel in einer Zeile, einschließlich der horizontalen Anstastperiode, d. h., für 858 Pixel. Die Vertikaltaktgabe- Generatorschaltung 182 wird durch ein Vertikal-Synchronisationssignal rückgesetzt und bildet einen Vertikalzeilenzähler zur Durchführung einer Einzelzähloperation jedesmal dann, wenn die Horizontaltaktgabe-Genera torschaltung 181 die Zähloperation der Gesamtzahl der eine Zeile bil denden Pixel beendet. Der Vertikalzeilenzähler führt eine Zähloperation über die Gesamtzahl der Zeilen in einem Halbbild einschließlich der horizontalen Austastperiode durch, d. h. über 263 Zeilen oder 262 Zeilen. Der Vertikalzeilenzähler führt die Zähloperation abwechselnd über 262 Zeilen im ersten Halbbild oder 263 Zeilen im zweiten Halbbild durch, die ein Vollbild bilden.

Die Logikschaltung 183 gibt den Eingangstakt von 13.5 MHz als Dis playtakt aus und erzeugt weiter einen Decodiertakt von etwa 22 MHz durch eine PLL-Schaltung, und gibt sie aus. Die Frequenz des Decodier taktes ist so gewählt, daß die codierten Daten eines Bildes während der Einbild-Periode decodiert werden können, ohne Rücksicht auf den Co diertyp; und der Decodiertakt wird zu einem Taktsignal, das die Basis für die Taktgabe der Operationen zum Decodieren im Pufferspeicher 12 für decodierte Daten, der Einheit 13 zum Decodieren mit variabler Länge, der IDCT-Einheit 14 und der Bewegungskompensationseinheit 15 bildet. Die Frequenz des Displaytaktes gleicht der Abtastfrequenz des Helligkeitssignals, und der Displaytakt bildet ein Taktsignal, das die Basis für die Taktgabe der Operationen für das Display in der Displayeinheit 16 ist. Weiter wird ein Taktsignal, das zwei- oder dreimal größer als der Decodiertakt ist, als Speichertakt an den Speichercontroller 17 als Spei chertakt geliefert. Wenn der Speichertakt zweimal so groß wie der Decodiertakt ist, wird die Datenbusbreite in der Decodierschaltung 1 auf das Doppelte der Datenbusbreite im Speicher 2 eingestellt, und wenn der Speichertakt dreimal so groß ist, wird die Datenbusbreite in der Deco dierschaltung 1 auf das Dreifache eingestellt, so daß die Datenrate, die über den Datenbus in der Decodierschaltung 1 an den Speichercontroller 17 geliefert wird, um die Datengeschwindigkeit, die vom Speichercontrol ler 17 zum Speicher 2 besteht, gleich groß gemacht werden. Im Rahmen der nachfolgenden Erläuterung beträgt der Speichertakt das Dreifache des Decodiertaktes.

Außerdem erzeugt die Logikschaltung 183 verschiedene Taktgabesteuersi gnale aus dem Horizontalpixel-Zählwert, der von der Horizontaltaktgabe- Generatorschaltung 181 erzeugt wird, und aus einem Vertikalzeilen-Zähl wert, der von der Vertikaltaktgabe-Generatorschaltung 182 erzeugt wird, und sie gibt diese aus. Weiter synchronisiert sie die Operationen für das Display mit den Operationen für das Decodieren.

Fig. 4 ist ein Diagramm, daß den Aufbau des Eingangspufferspeichers 11 und des in Fig. 1 dargestellten Pufferspeichers 12 für decodierte Daten darstellt. Im Eingangspufferspeicher 11 bezeichnet 111 eine Parallelisier schaltung, 112 einen FIFO-Speicher; 113 einen Rechner zur Ermittlung der Kapazität eines leeren Speicherbereichs und 114 einen FIFO-Control ler. Im Decodierdaten-Pufferspeicher 12 bezeichnet 121 einen FIFO- Speicher; 122 einen Rechner zur Ermittlung der Kapazität eines leeren Speicherbereiches und 123 einen FIFO-Controller.

Der Eingangspufferspeicher 11 hat die Aufgabe der Vermittlung codierter Daten von der Eingangseinheit an den Speicher 2. Die codierten Daten besitzen eine Konfiguration von beispielsweise 8 Bits und werden in die Parallelisierschaltung 111 des Eingangspufferspeichers 11 gemäß einem Eingabetakt eingegeben. Die Parallelisierschaltung 111 parallelisiert die eingegebenen Daten mit 48-Bitdaten (die Busbreite des Speichers ist auf 16 Bits eingestellt), die die gleiche Datenbreite besitzen wie der Daten bus, und sie gibt die Daten in den FIFO-Speicher 112. Der FIFO-Spei cher 112 ist der allgemein bekannte first-in/first-out-Speicher und wird durch den FIFO-Controller 114 gesteuert. Die Steuerung des FIFO- Controllers 114 basiert auf dem Ergebnis das sich einstellt, wenn die Kapazität des leeren Speicherbereichs des FIFO-Speichers 112 vom Rechner für die Kapazität des leeren Speicherbereichs 113 berechnet ist, und sie basiert auf einem Datenanforderungssignal. Wenn nämlich das Datenanforderungssignal einen Datenzulassungsstatus anzeigt, und wenn das Berechnungsergebnis des Rechners für die Kapazität des leeren Speicherbereichs 113 anzeigt, das die vorbestimmte Anzahl von Daten im FIFO-Speicher 112 gespeichert ist, werden die codierten Daten aus dem FIFO-Speicher 112 zum Datenbus ausgelesen. Der Lesetakt ist der Decodiertakt, und die Asynchronisierung des Eingangstaktes und des Decodiertaktes wird vom FIFO-Speicher freigegeben.

Der Pufferspeicher 12 für decodierte Daten vermittelt die decodierten Daten mit einer 48-Bitbreite vom Speicher 2 über den FIFO-Speicher 12 an die Einheit 13 zum Decodieren variabler Längen, die der ersten Stufe der in Fig. 1 dargestellten Bilddecodierverarbeitung äquivalent ist. Der FIFO-Speicher 121 wird durch den FIFO-Controller 123 gesteuert. Um nämlich Daten an den FIFO-Speicher 121 zu liefert berechnet der Rechner für die Kapazität des leeren Speicherbereichs 122 den leeren Bereich des FIFO-Speichers 121; er gibt ein Datenanforderungssignal an den Speichercontroller 17 aus, wenn es im FIFO-Speicher 121 einen leeren Bereich gibt; er empfängt ein Datenquittierungssignal, das vom Speichercontroller 17 ausgegeben wird; und er schreibt die vorbestimmte Anzahl von codierten Daten, ausgelesen aus dem Speicher 2, in den FIFO-Speicher 121. Weiter gibt der FIFO-Speicher 121 auf Anforderung der Einheit 13 zum Decodieren variabler Längen codierte Daten aus.

Fig. 5 ist ein Diagramm, daß den Aufbau der Bewegungskompensations einheit 15 darstellt. In der Figur bezeichnet 150 einen Bewegungsvektor decoder; 151 einen Addierer; 152 eine Serialisierschaltung, 153 und 154 Bezugsbildspeicher; 155 einen Taktgabecontroller für die Bezugsbildspei cher 153 und 154, 156 eine Parallelisierschaltung, 157 und 158 Speicher für decodierte Bilder und 159 einen Taktgabecontroller für die Speicher 157 und 158 für decodierte Bilder.

Der Bewegungsvektordecoder 150 decodiert eine differenzcodierte Bewe gungsvektorinformation, die von der Einheit 13 zum Decodieren variabler Längen eingegeben wird, und sendet sie an den Speichercontroller 17.

Bezugsbilddaten, die zur Bewegungskompensation ausgelesen werden, werden vom Speicher 2 über den Datenbus in die Bezugsbildspeicher 153 und 154 eingegeben; und die beiden Bezugsbildspeicher 153 und 154 werden gelesen und abwechselnd in Makroblockeinheiten eingeschrieben, was später erläutert wird. Wenn sich nämlich einer von ihnen im Bezugs bilddaten-Schreibmodus befindet, befindet sich der andere im Lesemodus. Die Bezugsbilddaten hängen vom Bildcodiertyp ab, wobei P-Rahmendaten nur Daten vom vorhergehenden Bild sind, während B-Rahmendaten Daten vom vorhergehenden und nachfolgenden Bild sind. Der E-Rahmen erfordert keine Bezugsbilddaten, und aus dem Speicher 2 werden keine Daten gelesen.

Die aus den Bezugsbildspeichern 153 und 154 ausgelesenen Bezugsbild daten werden als eine der Eingaben des Addierers 151 durch die Seriali sierschaltung 152 geliefert, welche Daten mit einer 48-Bitbreite in Daten von Pixeleinheiten umwandelt. Um in B-Rahmen codierte Daten zu deco dieren, berechnet die Serialisierschaltung 152 nötigenfalls den Mittelwert der Bezugsbilddaten aus dem vorherigen Bild und dem nachfolgenden Bild, und gibt den Mittelwert aus. Die andere Eingabe des Addierers 151 besteht aus den IDCD-Bilddaten, die durch die IDCD-Einheit 14 der invers-diskreten Kosinustransformation unterzogen werden. Die Bewe gungskompensation wird dann durch den Addierer 151 durchgeführt, und decodierte Bilddaten werden erzeugt. Von den decodierten Bilddaten werden einige Pixel durch die Parallelisierschaltung 156 parallelisiert, und die Datenbreite derselben wird wieder auf 48 Bit eingestellt. Dann werden die Daten an die Speicher 157 und 158 für decodierte Bilder geliefert. Die Speicher 157 und 158 für decodierte Bilder arbeiten auch in Makroblockeinheiten im Bankformat; und wenn der eine Speicher sich im Schreibmodus für decodierte Bilddaten befindet, befindet sich der andere im Lesemodus. Weiter werden die aus den Speichern 157 und 158 für decodierte Bilder gelesenen decodierten Bilddaten über den Datenbus in den Speicher 12 geschrieben.

Fig. 6 zeigt den detaillierten Aufbau der Displayeinheit 16. In der Displayeinheit 16 bezeichnet 161 einen Helligkeitszeilenspeicher; 162 eine Interpolationsschaltung, 163 und 164 zwei Arten von Farbsignal-Zeilen speichern, 165 eine Serialisierschaltung, 166 einen Taktgabecontroller; 167 eine OSD-Generatorschaltung und 168 einen Multiplexer. Die Serialisier schaltung 165 wandelt Displaybilddaten, die über den Datenbus mit einer 48-Bitdatenbreite eingegeben werden, in Daten in Form von 8-Bitpixel einheiten um und gibt sie sequentiell aus. Die Displaybilddaten des Helligkeitssignals werden in den Helligkeitssignal-Zeilenspeicher 161 geschrieben, und die Display-Bilddaten der zwei Arten von Farbsignalen werden jeweils entsprechend in die Farbsignal-Zeilenspeicher 163 und 164 geschrieben. Wenn beispielsweise während einer Horizontalabtastperiode Daten aus dem Speicher 2 dreimal ausgelesen werden, ist der Hellig keitssignal-Zeilenspeicher 161 ein FIFO-Speicher mit einer Kapazität von 240 Bytes und die Farbsignal-Zeilenspeicher 163 und 164 sind FIFO- Speicher jeweils mit einer Kapazität von 120 Bytes.

Die Displaybilddaten des Helligkeitssignals werden sequentiell aus dem Helligkeitssignal-Zeilenspeicher 161 gemäß einem Displaytakt von 13.5 MHz während der Displayperiode gelesen, unter Ausschluß der horizonta len Austastperiode und der vertikalen Austastperiode. Gleichzeitig werden die Displaybilddaten der beiden Arten von Farbsignalen sequentiell aus den Farbsignal-Zeilenspeichern 162 und 163 gemäß einem Takt von 6.75 MHz gelesen, was die Hälfte der Frequenz des Displaytaktes ist. Der Takt zum Beschreiben und Auslesen jedes der Zeilenspeicher 161, 162 und 163 wird vom Taktgabecontroller 166 gemäß einem Taktgabesteuersi gnal gesteuert, das von der Taktgabeeinheit 18 geliefert wird.

Die Interpolationsschaltung 162 führt die Operationen zum Interpolieren in vertikaler Richtung jeweils für die Displaybilddaten der beiden Arten von Farbsignalen durch und macht die Anzahl der vertikalen Zeilen derjenigen des Helligkeitssignals gleich. Danach führt die Interpolations schaltung das Zeitmultiplexieren abwechselnd für die Displaybilddaten der zwei Arten von Farbsignalen in Pixeleinheiten durch. In jedem Halbbild wird das Farbsignal von 120 Zeilen, das durch die Operationen für das Decodieren decodiert wird, in ein Signal von 240 Zeilen um, was eine Verdoppelung ist. Aus diesem Grunde ist ein Zeilenspeicher zum Spei chern der decodierten Bilddaten der beiden Arten von Farbsignalen der vorhergehenden Zeile in die Interpolationsschaltung 162 einbezogen.

Die Displayeinheit 16 kann die Funktion zum Einstellen eines OSD- Bereiches zum Speichern von OSD-Daten (on picture display) im Spei cher 2 durchführen, indem sie die OSD-Daten aus dem OSD-Bereich als Teil der Displaybilddaten ausliest; Bit-Map-Bilddaten von Zeichen und Grafik erzeugt; und sie den Displaybilddaten überlagert.

Die OSD-Generatorschaltung 167 speichert und hält die aus dem Spei cher 2 ausgelesenen OSD-Daten zunächst intern und erzeugt Bit-Map- Bilddaten der Zeichen und Grafik gemäß dem Ausgabetakt der Dis playbilddaten. Der Multiplexer 168 überlagert die von der OSD-Genera torschaltung 167 ausgegebenen Bit-Map-Bilddaten den Displaybilddaten, die von den Zeilenspeichern 161, 163 und 164 ausgegeben werden und gibt sie als Ausgabebilddaten aus.

Fig. 7 ist ein Diagramm, das den Aufbau des Speichercontrollers 17 darstellt. Im Diagramm bezeichnet 171 eine Serialisierschaltung, 172 eine Parallelisierschaltung, 173 einen Rechner zum Ermitteln der Kapazität eines leeren Speicherbereichs, 174 eine Schreibadressen-Generatoreinheit für codierte Daten, 70 eine Leseadressen-Generatoreinheit für codierte Daten, 176 eine Leseadressen-Generatoreinheit für bewegungskompensierte Bezugsbilddaten, 177 eine Schreibadressen-Generatoreinheit für decodierte Bilddaten und 178 eine Leseadressen-Generatoreinheit für Displaybild daten.

Die Serialisierschaltung 171 wandelt Daten, die über den Datenbus eingegeben werden, von 48-Bit-Daten in drei 16-Bit-Seriendaten um, die die Eingabe-/Ausgabebusbreite des Speichers 2 bilden, und gibt sie an den Speicher 2 aus.

Die Parallelisierschaltung 172 wandelt Daten mit einer 16-Bit-Breite, die vom Speicher 2 eingegeben werden, in drei seriell-kontinuierliche Daten parallel um und gibt sie als 48-Bit-Daten an den Datenbus aus.

Die Bezugszeichen 174 bis 178 bezeichnen Generatoren, die ein Adres sensignal und ein Steuersignal des Speichers 2 erzeugen. Je nach der Art der an den Speicher 2 ausgegebenen oder vom Speicher 2 eingegebenen Daten arbeitet eine der Generatoreinheiten, wobei die Ausgabe der arbeitenden Adressengeneratoreinheit als Adressignal und als Steuersignal an den Speicher 2 geliefert wird.

Die Schreibadressen-Generatoreinheit 174 für codierte Daten erzeugt Adreß- und Steuersignale zum sequentiellen Einschreiben codierter Daten und steuert das Einschreiben der codierten Daten in den Speicher 2. Die Leseadressen-Generatoreinheit 175 für codierte Daten erzeugt Adreß- und Steuersignale zum sequentiellen Auslesen der codierten Daten, und sie steuert das Auslesen der codierten Daten aus dem Speicher 2. Wenn vom Pufferspeicher 12 für decodierte Daten kein Datenanforderungssignal ausgegeben wird, auch nicht während einer Periode, in der codierte Daten ausgelesen werden können, wird das Auslesen der codierten Daten aus dem Speicher 2 angehalten. Der Rechner 173 zum Berechnen eines leeren Speicherbereichs berechnet die Kapazität des leeren Bereichs des Pufferspeichers für codierte Daten, die dem Speicher 2 von der Schreib adresse zugeteilt werden, welche von der Schreibadressen-Generatoreinheit 174 für codierte Daten erzeugt wird und für codierte Daten, die dem Speicher 2 von der Leseadresse zugeteilt werden, welche von der Lese adressen-Generatoreinheit 175 erzeugt wird, und er gibt ein Datenanfor derungssignal an den Eingangspufferspeicher 11 aus, wenn ein freier Be reich zum Speichern der codierten Daten besteht.

Die Leseadressen-Generatoreinheit 176 für bewegungskompensierte Be zugsbilddaten erzeugt Adreß- und Steuersignale zum sequentiellen Aus lesen der Bezugsbilddaten, und sie steuert das Auslesen der Bezugsbild daten aus dem Speicher 2. Der Bezugsbilddaten-Leseadresse wird gemäß dem von der Bewegungskompensationseinheit 15 gelieferten Bewegungs vektorwert ein Offset-Wert hinzugefügt. Die Art der auszulesenden Bezugsbilddaten hängt vom Codiertyp des Bildes während des Deco dierens ab; doch mag kein Bedarf bestehen, die Daten zu lesen. Daher hängt die Anzahl der für das Lesen als Bezugsbildsignale benötigten Daten vom gegebenen Fall ab. Selbst während einer Periode, in der die Bezugsbilddaten ausgelesen werden können, kann daher das Auslesen der Bezugsbilddaten aus dem Speicher 2 auf halbem Wege enden. Die Schreibadressen-Generatoreinheit 177 für decodierte Bilddaten erzeugt Adreß- und Steuersignale zum sequentiellen Einschreiben von decodierten Bilddaten und steuert das Einschreiben der decodierten Bilddaten in den Speicher 2. Die Leseadressen-Generatoreinheit 178 für Displaybilddaten erzeugt Adreß- und Steuersignale zum sequentiellen Auslesen von Dis playbilddaten (es gibt den Fall, daß OSD-Daten einbezogen sind), und steuert das Auslesen der Displaybilddaten aus dem Speicher 2. In diesem Falle wählt die Einheit 178 einen der drei Bildspeicher im Speicher 2 gemäß dem Codiertyp, der von der Einheit 2 zum Decodieren variabler Längen ausgegeben wird, und erzeugt eine dementsprechende Adresse.

Die Fig. 8, 9 und 10 zeigen ein Steuersystem des Speichers 2 zum Synchronisieren der Operationen für das Decodieren und der Operatio nen für das Display. Diese Speichersteuerung wird durch den Speicher controller 17 auf der Basis eines Taktgabesteuersignals durchgeführt, das von der Taktgabeeinheit 18 aus dem Horizontal-Synchronisationssignal und dem Vertikal-Synchronisationssignal erzeugt wird.

Fig. 8 zeigt Diagramme zur Erläuterung des Ablaufs und der Taktgabe des Decodierprozesses und des Displayprozesses.

Fig. 8 (a) zeigt die Rahmenreihenfolge zu decodierender codierter Daten, während Fig. 8 (a) die Rahmenreihenfolge der anzuzeigenden Displaybilddaten darstellt. Die Fig. 8 (b) bis 8 (d) zeigen Speicherbil der der drei Bildspeicher (im folgenden FM 1 bis FM 3 bezeichnet) im Speicher 2, wobei angenommen ist, daß jeder Bildspeicher aus zwei Halbbildspeichern besteht. Die von (a) nach (b) bis (d) nach unten gerichteten Pfeile zeigen das Schreiben der decodierten Bilddaten an, und die von (b) nach (d) bis (a) nach oben gerichteten Pfeile zeigen das Lesen der Bezugsbilddaten an. Die von (b) nach (d) bis (e) nach unten gerichteten Pfeile zeigen das Lesen von Displaybilddaten an.

Gemäß der vorliegenden Erfindung werden die Operationen zum Deco dieren so ausgeführt, daß die Operationen zum Decodieren codierter Daten jedes Bildes stets innerhalb der Halbbildperiode endet, und daß die Operationen zum Decodieren codierter Daten während der Opera tionen zum Decodieren jedes Bildes nur für die vorbestimmte Zeitdauer gestoppt wird. Die Taktgabediagramme können auf die Operationen zum Decodieren und auf die Operationen für das Display von codierten Daten zweier laufender Fernsehvideosignale der Systeme 525/60 und 625/50 angewandt werden.

Die decodierten Bilddaten werden in einen der Speicher FM 1 bis FM 3 geschrieben. Die decodierten Bilddaten des I-Rahmens oder des P- Rahmens, die so benutzt werden sollen, daß der P-Rahmen und der B- Rahmen vorausgesagt werden, werden abwechselnd in den Speicher FM 1 und FM 2 geschrieben. Die decodierten Bilddaten des B-Rahmens wer den in den Speicher FM 3 geschrieben. Die in den Fig. 8 (b) bis 10 (d) dargestellten dicht gezeichneten Linien, die etwas breiter ausgeführt sind, zeigen die Schreibsituation der decodierten Bilddaten an.

Um die codierten Daten des P-Rahmens zu decodieren, werden die decodierten Bilddaten des vorhergehenden Bildes als Bezugsbilddaten aus FM 1 oder FM 2 ausgelesen. Die Wahl von FM 1 oder FM 2 zum Lesen der Bezugsbilddaten wird durch Wahl desjenigen Bildspeichers gesteuert, in welchem ein Bild gespeichert ist, das dem gerade auf einer Zeitbasis decodierten Bild benachbart ist. Als Bildspeicher; in dem die decodierten Bilddaten eingeschrieben werden, wird ein Bildspeicher gewählt, der sich von dem Bildspeicher unterscheidet, aus welchem die Bezugsbilddaten gelesen werden; und die decodierten Bilddaten werden darin eingeschrieben. Um die codierten Daten des B-Rahmens zu deco dieren, werden die decodierten Bilddaten des vorhergehenden Bildes und des nachfolgenden Bildes als Bezugsbilddaten aus den Speichern FM 1 und FM 2 ausgelesen. Die in den Fig. 8 (b) bis 10 (d) dargestellten dünn schraffierten Linien, die breiter sind, zeigen das Lesen der Bezugs bilddaten an.

Wie in der Zeichnung dargestellt werden bei den Operationen zum Decodieren jedes Bildes die Operationen zum Decodieren der codierten Daten während einer vorbestimmten Zeitdauer gestoppt. Die Blöcke 13, 14 und 15 jeder der Operationen zum Decodieren umfassen ein Deco dierstoppmittel zum Stoppen der Operationen zum Decodieren auf der Basis eines Taktgabesignals, das von der Taktgabeeinheit 18 empfangen wird.

Displaybilddaten können durch Lesen von decodierten Bilddaten eines Bildes erhalten werden, das während der Ein-Bildperiode in einem der Speicher FM 1 bis FM 3 in der Displayreihenfolge gespeichert ist. Die Bildperiode zum Decodieren und die Bildperiode für das Display sind gegeneinander um ein 0.5-Bild verschoben, d. h. um eine Halbbildperiode.

Das Lesen der Displaybilddaten des B-Rahmens für das Display wird um eine Halbbildperiode nach der Bildperiode begonnen, ab der sie deco diert wurden und seit mit ihrem Einschreiben in den Speicher FM 3 begonnen wurde. Beim I-Rahmen und beim P-Rahmen besteht weiter eine Verzögerung, die durch die Operationen für die Bildumordnung ver ursacht wird. In den Fig. 8 (b) und 8 (d) zeigt jede der dicken, durchgezogenen Linien die Situation des Lesens der Displaybilddaten. Die Wahl des Bildspeichers für die Displaybearbeitung wird durch Beobach ten des Codiertyps des Rahmens während des Decodierens entschieden. Was den I-Rahmen und den P-Rahmen anbetrifft decken sie sich mit demjenigen Bildspeicher; aus dem die Bezugsbilddaten von FM 1 oder FM 2 ausgelesen werden, mit Ausnahme der Verzögerung um ein Halb bild. Der B-Rahmen deckt sich mit dem Speicher FM 3.

Wie in Fig. 8 durch die Bezeichnungen B2 und B3 dargestellt, werden wenn eine Vielzahl von B-Rahmen auftritt, die decodierten Bilddaten der B-Rahmen, welche durch Decodieren derselben erhalten werden, während der kontinuierlichen Bildperiode in den Speicher FM 3 eingeschrieben. Ehe die decodierten Bilddaten des vorhergehenden B2-Rahmens wieder eingeschrieben werden, weil neu decodierte Bilddaten des B3-Rahmens geschrieben werden, ist es daher erforderlich, die decodierten Bilddaten des B2-Rahmens darzustellen und auszulesen. Um dies durchzuführen, ist eine Verzögerung um eine Halbbildperiode zwischen dem Decodieren und Einschreiben des B-Rahmens und dem Display und Lesen desselben vorgesehen; und gleichzeitig ist die vorbestimmte Halteperiode zum Durchführen der Operationen zum Decodieren der codierten Daten vorgesehen. Die Anhalteperiode für die Operationen zum Decodieren ist nicht nur für den B-Rahmen vorgesehen, sondern auch für die I-Rahmen und P-Rahmen. Auf diese Weise wird die Taktgabe zum Decodieren gleichgroß gemacht, ohne Rücksicht auf den Bildcodiertyp, und das Schreiben der decodierten Bilddaten wird generalisiert, ohne Rücksicht auf den Codiertyp.

Fig. 9 ist eine vergrößerte Ansicht des in Fig. 1 in einer Ellipse eingeschlossenen Abschnittes und zeigt die Situation der Speichersteue rung von FM 3, wenn die B-Rahmen fortfahren; also eine Ansicht zur Erläuterung der Anhalteperiode bei den Operationen für das Decodieren. Die Form der in Fig. 9 kontinuierlich und schrittweise von oben links nach unten rechts dargestellten kleinen Rechtecke gibt die Situation des Decodierens von Schreibadressenänderungen wieder. Die Adressen des FM 3 sind in der Reihenfolge der Zeilensprung-Displayabtastung zu geteilt, etwa ausgehend von linken Pixeln zu rechten Pixeln, oberen Zeilen zu unteren Zeilen, und außerdem vom ersten Halbbild zum zweiten Halbbild. Daher werden die Schreibadressen für den Decodier schreibbefehl des in jedem Block im B-Rahmen nicht kontinuierlich vergrößert sondern halb ausgelassen. Für den Decodierschreibbefehl in einem Rahmen werden die Adressen graduell im ganzen vergrößert, obwohl die Schreibadressen abgebrochen sind.

Es sei angenommen, daß ein Satz aller Blöcke, die mit gleicher ver tikaler Position horizontal in einem Rahmen aneinandergereiht sind, Blockzeile genannt wird; und daß Schreibadressen für den Decodier schreibbefehl und Leseadressen für den Displaylesebefehl in Blockspalten einheiten umgewandelt werden. Dies ist einem Pixelsatz von 16 Zeilen äquivalent. Daher werden die Decodierschreibbefehlsadressen, nachdem die Blöcke sequentiell in jeder Blockzeile decodiert sind, mindestens innerhalb desjenigen Bereiches von Adressen positioniert, die jedem Pixel in der Blockzeile entsprechen. Es gibt nämlich Adressen für 16 Zeilen. Der Adressenbereich, der jeder Blockzeile entspricht, wird durch die in Fig. 9 dargestellten Rechtecke wiedergegeben. Die Höhe der Rechtecke gleicht der Hälfte der Anzahl der senkrechten Zeilen, die die Block zeilen im Rahmen bilden, d. h., im Adressenbereich, der der Anzahl der senkrechten Zeilen im Halbbild entspricht, also den Adressen für 8 Linien.

In Fig. 9 zeigt die dicke, von links oben nach rechts unten durchgezo gene Linie das Auslesen von Displaybilddaten an.

In dem in der Zeichnung dargestellten Bereich wird der durch B2 angezeigte B-Rahmen gelesen. Zum Displaylesen in zwei Teilbildern werden in diesem B-Rahmen die Leseadressen kontinuierlich vergrößert. Während der vertikalen Austastperiode, die zwischen Halbbild und Halbbild besteht, wird der Displaylesebefehl zeitweilig angehalten. Die Neigung der dick ausgezogenen Linie, die eine Änderung der Displaylese adressen anzeigt, ist zweimal so groß wie die Neigung der Stufen der aneinandergereihten Rechtecke und zeigt eine Änderung der Decodier schreibadressen an.

Es ist erforderlich, den Displaylesebefehl zum sequentiellen Auslesen jedes Pixeldatums von B2 aus FM 3 durchzuführen, nachdem die deco dierten Bilddaten der Pixel B2 in FM 3 durch Decodieren des Einge schriebenen geschrieben werden, und ehe sie durch den Decodierschreib befehl in FM 3 eingeschriebenwerden und ehe sie durch den Decodier schreibbefehl von B3 erneut eingeschrieben werden, der der nächsten B- Rahmen ist. Es wird nämlich unterbunden, daß die Form der schrittweise miteinander verbundenen Rechtecke, die eine Änderung der Schreib adressen der decodierten Bilddaten anzeigen, die dicke durchgezogene Linie schneidet, die eine Änderung der Displayadressen der Displaybild daten anzeigt. Zu diesem Zweck ist bei der vorliegenden Ausführungs form eine Verzögerung der Halbbildperiode zwischen den Decodier schreibbefehlen der B-Rahmen und den Displaylesebefehlen vorzusehen, und die vorbestimmte Anhalteperiode ist zum gleichzeitigen Durchführen des Decodierens der codierten Daten in jedem Rahmen vorgesehen. Der Decodierschreibbefehl des B2-Rahmens ist nämlich ausgeführt, ehe der Displaylesebefehl des ersten Halbbildes des B2-Rahmens endet, während der Displaylesebefehl des zweiten Halbbildes des B2-Rahmens beginnt, ehe der Decodierschreibbefehl des B3-Rahmens beginnt.

Die Länge der zwischen den Bildperioden vorgesehenen Halteperiode zum Decodieren jedes Bildes ist die Summe der Displayperioden aller Zeilen der untersten Blockzeile in jedem Halbbild, der senkrechten Austastperiode zwischen dem ersten Halbbild und dem zweiten Halbbild und der Displayperiode aller Zeilen der obersten Blockzeile im zweiten Halbbild. Beispielsweise gleicht im System 625/50 die vertikale Austast periode zwischen dem ersten Halbbild und dem zweiten Halbbild der Displayperiode von etwa 25 Zeilen, so daß die Länge der Halteperiode der Operationen zum Decodieren diejenige Zeitdauer ist, die der Dis playperiode von 8 + 25 + 8 = 41 Zeilen entspricht ist. Um die Halte periode zu verkürzen und die Periode der Operationen zum Decodieren jedes Blockes so lange wie möglich beizubehalten, wird die Halteperiode auf die kleinste Länge gekürzt.

Gemäß dem oben angesprochenen Speichersteuersystem der vorliegenden Erfindung können die Operationen zum Decodieren sowie die Operatio nen für das Display von 3 Bildspeichern durchgeführt werden. Die Speicherkapazität eines im System 625/50 benötigten Bildes beträgt etwa 4.7 MBits, so daß die gesamte Bildspeicherkapazität etwa 14 MBits beträgt. Die Verzögerungszeit vom Beginn des Decodierens der codierten Daten bis zum Displaybeginn der Displaybilddaten kann auf eine Periode von 1.5 Bildern eingestellt werden.

Fig. 10 ist eine Darstellung, die den Ablauf und die Taktgabe der Operationen zum Decodieren und der Operationen für das Display wiedergibt, wenn keine Bild-Interpolationcodierung verwendet wird. In diesem Beispiel wird nur ein einzelner Bildspeicher (FM 1α) benutzt. Die Größe desselben ist auf eine etwas größere Kapazität als die Kapa zität für ein Vollbild eingestellt. Fig. 10 (a) zeigt die Bildreihenfolge der zu decodierenden codierten Daten, während Fig. 10 (c) die Bildrei henfolge der darzustellenden Displaybilddaten zeigt. Fig. 10 (b) zeigt die Situation des Speicherzugriffs von FM 1α; und zwei Halbbildspeicher; deren Größe um eine vorbestimmte Größe umfangreicher als diejenige eines Halbbildes ist, sind getrennt dargestellt. Die beiden Halbbildspei cher sind durch eine dick schraffierte Linie getrennt. Der nach unten von (a) nach (b) gerichtete Pfeil zeigt die Situation des Decodierschreib befehls an, und der von (b) nach (a) aufwärts gerichtete Pfeil zeigt das Lesen der Bezugsbilddaten an, während der von (b) nach (c) abwärts gerichtete Pfeil das Lesen der Displaybilddaten anzeigt. Wenn in der Zeichnung decodierte Bilddaten in den Speicher FM 1α eingeschrieben werden, wird die Schreibadresse zum Einschreiben in jeden Halbbild speicher wie nachfolgend beschrieben entschieden. Das Offset eines Halbbildes wird für jede Bildperiode der Schreibadresse für jeden Halb bildspeicher hinzugeführt, und dann wird eine Modulo-Operation ent sprechend der Kapazität jedes Halbfeldspeichers durchgeführt, dessen Ausmaß um eine vorbestimmte Größe größer als die eines Halbbildes ist. Jeder Halbbildspeicher wird nämlich als Ringpuffer benutzt. Die in Fig. 10 (b) dargestellten dicht schraffierten Linien, die etwas breiter sind, zeigen die Schreibsituation der decodierten Bilddaten an.

Bei den codierten Inter-Bildblöcken im P-Rahmen werden die decodier ten Bilddaten des vorhergehenden Bildes, das im FM 1α gespeichert ist, als Bezugsbilddaten ausgelesen. In diesem Falle wird eine positive oder negative Versetzung der Leseadresse gemäß der Größe des Bewegungs vektors hinzugefügt. Die decodierten Bilddaten, die im vorhergehenden Rahmen decodiert eingeschrieben sind, werden bezugsorientiert ausgelesen (reference-rate). Daher wird von jedem Halbbildspeicher das gleiche Offset wie beim vorhergehenden Bild der Leseadresse hinzugefügt, und dann wird eine Modulo-Operation gemäß der Halbbildspeicherkapazität durchgeführt. In Fig. 10 (b) zeigen die dünn schraffierten Linien, die breiter sind, diese Situation an.

Der Displaylesebefehl der decodierten Bilddaten wird während jeder Bildperiode durch Lesen der decodierten Bilddaten aus jedem Bild durchgeführt, das im FM 1α gespeichert ist. Auf gleiche Weise wie in Fig. 8 wird die Bildperiode zum Decodieren und die Bildperiode für das Display gegen einander um eine Halbbildperiode verschoben. Die decodierten Bilddaten, für die der Decodierschreibbefehl durch ein Halb bild vorher ausgelöst wird, werden displayorientiert ausgelesen (display read), so daß vom Halbbildspeicher der Leseadresse die gleiche Ver setzung wie die der Decodierschreibadresse hinzugefügt wird, und dann wird eine Modulo-Operation gemäß der Halbbildspeicherkapazität durch geführt. In Fig. 10 (b) zeigen die dicken, durchgezogenen Linien die Situation dieses Display-Leseschrittes.

Die Kapazität jedes Halbbildspeichers ist um eine vorbestimmte Größe größer ausgebildet, als die eines Halbbildes, weil es erforderlich ist, das Lesen der Bezugsbilddaten des vorhergehenden Bildes und das Lesen der Displaybilddaten zu beenden, ehe die decodierten Bilddaten des Bild speichers FM 1α durch den Decodierschreibbefehl eines neuen Rahmens wieder eingeschrieben werden. Die Kapazität ist nämlich um eine Größe erweitert, die dem Maximum der Anzahl der vertikalen Zeilen entspricht, was der Bereich ist, um den der Block gemäß dem Bewegungsvektor im Halbbild verschoben wird, so daß die dicht schraffierten Linien, die eine Änderung der Decodierschreibadresse anzeigen, und die dünn schraffier ten Linien, die eine Änderung der Bezugsleseadresse anzeigen, einander nicht schneiden. Bei einem Fernsehsignal des Systems 625/50 beispiels weise ist die Kapazität jedes Halbbildspeichers auf eine Kapazität einge stellt, die beim Helligkeitssignal um 64 Zeilen größer ist als die eines Halbbildes ist, wobei die Gesamtkapazität den Bildspeicher etwa 5,8 MBits beträgt (M Bits = 1024 × 1024 Bits). Zwischen dem Bildperioden ist zum Decodieren jedes Bildes eine Halteperiode vorgesehen, wobei die Länge der Halteperiode die gleiche wie die in Fig. 8 gezeigte ist.

Wie oben erwähnt kann die im Beispiel der Fig. 8 dargestellte Vor richtung aus einem Bildspeicher bestehen, dessen Größe etwas größer als die eines Bildes ist. Die Verzögerungszeit zwischen dem Beginn des Decodierens der codierten Daten beläuft sich auf eine 0.5-Bildperiode, so daß die Bildspeicherkapazität reduziert und gleichzeitig die Verzögerungs zeit ab Beginn des Decodierens um ein einzelnes Bild verkürzt werden kann, d. h. auf 0.5 Bilder. Wie oben erwähnt, dient das vorliegende Speichersteuersystem zur wirksamen Durchführung des Decodierens und Anzeigens decodierten Daten mit einer kleinen Anzahl von Speichern und einer kurzen Verzögerungszeit durch das Codiersystem wirkungsvoll, bei dem die Nichtbenutzung des B-Rahmens spezifiziert ist.

Wenn der Speicher eine Kapazität von 16 MBits aufweist, und wenn die codierten Daten weiter eine Information über die Art der codierten Daten in Form einer multiplexierten Flag umfassen, ist es möglich, das in Fig. 8 dargestellte Speichersteuersystem sowie das in Fig. 10 darge stellte Speichersteuersystem durch diese Flag automatisch zu schalten. Durch Verwenden dieses Systems kann eine Vorrichtung für die Bildde codierung mit einem Zweiwege-Kommunikationssystem zusammenwirken, bei dem eine kurze Verzögerungszeit wesentlich ist und nur I und P codiert werden, beide von einem Rundfunkempfangssystem und einem Wiedergabesystem für aufzeichnende Medien, in welchem eine hohe Bildqualität erwünscht ist und I, P und B sämtlich codiert sind.

Fig. 11 ist ein Diagramm, daß das Steuersystem des Speichers 2 zum Durchführen der Operation für das Synchronisieren der Operationen des Decodierens und der Operationen des Displays während der Bildperiode durchgeführt werden; und weiter ist Fig. 11 ein Diagramm zur Erläute rung eines Beispiels des Systems 525/60. In diesem Beispiel erfolgt bei den Operationen zum Decodieren und den Operationen für das Display der Zugriff zum Speicher 2 durch den festen Zeitschlitz, der auf der Basis eines Horizontal-Synchronisationssignals und eines Vertikal-Syn chronisationssignals bestimmt wird.

Beim System 525/30 beträgt die Bildfrequenz 30 Hz, während die Ab tastfrequenz des Helligkeitssignals 13.5 MHz beträgt. Ein Bild besteht insgesamt aus 525 Zeilen, und das erste Halbbild besteht aus 262 Zeilen, während das zweite Halbbild aus 263 Zeilen besteht. Wenn beispielsweise ein Takt von 65.25 MHz als Speichertakt benutzt wird, erstreckt sich die Einzeilenperiode über eine Zeit von 858 × 29/6 = 4147 Takte. Die Einzeilenperiode wird in drei Makroblock-Zeitschlitze von jeweils 1380 Takten aufgeteilt, wobei die verbleibenden sieben Takte Dummy- bzw. Blindschlitze sind. Während der Blindschlitze wird der Datenzugriff zum Speicher 2 angehalten.

Eine Anzahl von 1458 Zeitschlitzen, die der 93-ten Zeile bis zur 524-ten Zeile und der 0-ten Zeile bis zur 253-ten Zeile zugeteilt sind, werden zum Decodieren der codierten Daten eines Bildes verwendet. Von der 285-ten Zeile bis zur 524-ten Zeile werden die Bilddaten im zweiten Halbbild des Bildes, das bereits decodiert ist, als Display wiedergegeben, und von der 22-ten Zeile bis zur 261-ten Zeile werden die Bilddaten des ersten Halbbildes des Bildes, das gerade decodiert wird, im Display angezeigt. In jedem Makroblock-Zeitschlitz werden verschiedene Daten zugriffe zum Speicher 2, die sich auf die Operationen zum Decodieren eines Makroblockes und zum Auslesen der im Display darzustellenden decodierten Bilddaten aus dem Speicher 2 beziehen, auf Zeitmultiplexba sis durchgeführt. Die Prozedur zum Decodieren der codierten Daten eines Makroblockes wird auch gemäß den Makroblock-Zeitschlitzen durchgeführt.

Der Makroblock ist ein Satz von Bilddaten in einem Bereich von 16 Pixeln × 16 Zeilen für ein Helligkeitssignal, oder von 8 Pixeln × 8 Zeilen für zwei Farbsignale. Die Blockgröße beträgt 8 × 8 Pixel und besteht aus vier Blöcken für das Helligkeitssignal oder einem einzelnen Block für jeweils zwei Arten von Farbsignalen. Daher besteht ein Makro block insgesamt aus sechs Blöcken. Ein Vollbild besteht aus 720 Pixeln × 480 Zeilen, so daß ein Vollbild aus (720/16) × (480/16) = 1350 Makroblöcken besteht. Um codierte Daten eines Vollbildes bzw. Bildes zu decodieren, werden einer Bildperiode 1458 Zeitschlitze zugeteilt, so daß wenn die Operationen zum Decodieren eines Makroblockes im wesentlichen in jedem Zeitschlitz durchgeführt wird, die Operationen zum Decodieren eines Bildes während einer Bildperiode durchgeführt werden können.

Wie in Fig. 11 dargestellt sind in jedem Makroblockzeitschlitz in Bezug auf den für die Operationen des Decodierens und des Display erforderli chen Speicherzugriff drei Arten von Zeitschlitzen zum Auslesen (a) des Displaybilddatenlesebefehls (b) des Bezugsbilddatenlesebefehls und (c) der Lesebefehls für codierte Daten aus dem Speicher 2 vorgesehen. Als nächstes ist ein Zeitschlitz für (d) die Speicherauffrischung vorgesehen. Beim Speicher 2, der aus einer dynamischen Speichervorrichtung (DRAM) besteht, ist eine zyklische Auffrischung erforderlich, so daß beim (d) Speicherauffrischungsbefehl ein Blindlesen des Speichers 2 durch sequentielle Vergrößerung der Adresse durchgeführt wird. Weiter sind zwei Arten von Perioden zum Einschreiben in den Speicher 2 vorgese hen, nämlich für den (e) Schreibbefehl für codierte Daten und den (f) Schreibbefehl für decodierte Bilddaten.

Obwohl in der Zeichnung nicht dargestellt, sind darüberhinaus im Falle, daß die Vorrichtung eine OSD-Funktion aufweist, zusätzlich ein (g) OSD- Datenlesebefehl und ein (h) OSD-Datenschreibbefehl vorgesehen.

In der in Fig. 1 dargestellten Decodierschaltung 1 schreibt der Eingangs pufferspeicher 11 während der Schlitzperiode des (e) Schreibbefehls codierte Daten aus dem internen FIFO-Speicher in den Speicher 2. Der Pufferspeicher 12 für decodierte Daten liest während der Schlitzperiode des (c) Lesebefehls für codierte Daten codierte Daten aus dem Speicher 2 aus und schreibt sie in den internen FIFO-Speicher. Die Bewegungs kompensationseinheit 15 liest während der Schlitzperiode Bezugsbilddaten eines einzelnen Makroblocks aus dem Speicher 2 aus und schreibt sie in den internen Bezugsbildspeicher; und er schreibt während der Schlitz periode des Bilddatenbefehls aus dem internen Speicher für decodierte Bilder decodierte Bilddaten in den Speicher 2 ein. Weiter liest die Displayeinheit 16 während der Schlitzperiode des (a) Lesebefehls für Displaybilddaten aus dem Speicher 2 Displaybilddaten aus und schreibt sie in den internen Zeilenspeicher.

Fig. 12 ist ein Diagramm zur Erläuterung des Speichersteuersystems entsprechend einem Fernsehsignal des System 625/50. Sie entspricht der Fig. 11, die den Fall des Systems 525/60 darstellt.

Im System 625/50 beträgt die Bildfrequenz 25 Bilder/Sekunde, und die Abtastfrequenz des Helligkeitssignals beträgt 13.5 MHz. Der Speichertakt wird aus dieser Abtastfrequenz erzeugt und ist derselbe wie der im System 525/60. Bin Bild besteht aus 625 Zeilen, und das erste Halbbild eines Bildes besteht aus 312 Zeilen, während das zweite Halbbild aus 313 Zeilen besteht.

Die Online-Periode erstreckt sich über eine Dauer von 864 × 29/6 = 4176 Takten, und die Online-Periode ist in drei Zeitschlitze zu je 1380 Takte aufgeteilt, während die verbleibenden 36 Takte Blindschlitze sind. Die gewählte Anzahl der Takte während der Online-Periode ist die gleiche wie die im System 525/60, um Gemeinsame beim Decodieren und des Display zu hervorzuheben, wobei ein Unterschied zwischen den beiden Systemen durch die Anzahl der Takte der Blindschlitze absorbiert wird. Während der Blindschlitzperiode wird der Datenzugriff auf den Speicher 2 angehalten.

Eine Gesamtzahl von 1752 Makroblock-Zeitschlitzen, die der 345-ten Zeile bis 624-ten Zeile, und der 0-ten Zeile bis 303-ten Zeile zugeordnet sind, wird zum Decodieren der codierten Daten eines Bildes verwendet. Von der 337-ten Zeile bis zur 624-ten Zeile werden die Bilddaten des zweiten Halbbildes des Bildes, das bereits decodiert ist, im Display wiedergegeben, und von der 24-ten Zeile bis zur 311-ten Zeile werden die Bilddaten des ersten Halbbildes des Bildes, das gerade decodiert ist, wiedergegeben. In jedem Makroblock-Zeitschlitz werden verschiedene Datenzugriffe auf den Speicher 2, die sich auf die Operationen zum Decodieren eines Makroblockes und zum Auslesen der anzuzeigenden decodierten Bilddaten aus dem Speicher 2 bestehen, auf Zeitmultiplexba sis durchgeführt. Die Operationen zum Decodieren eines Makroblockes wird auch gemäß den Makroblock-Zeitschlitzen durchgeführt.

Ein Bild besteht aus 720 Pixeln x 576 Zeilen, so daß ein einzelnes Bild aus (720/16) × (576/16) = 1620 Makroblöcken besteht. Um codierte Daten eines Bildes zu decodieren, sind 1752 Zeitschlitze einem Halbbild zugeteilt, so daß wenn die Operationen zum Decodieren eines Makro blockes im wesentlichen in jedem Zeitschlitz durchgeführt werden, die Operationen des Decodierens eines Bildes während einer einzelnen Bildperiode abgewickelt werden können.

In jedem Makroblock-Zeitschlitz ist in gleicher Weise wie bei dem in Fig. 11 dargestellten System 525/60 eine Vielzahl von Arten von Zeit schlitzen vorgesehen, nämlich ein (a) Displaybilddaten-Lesebefehl; ein (b) Bezugsbilddaten-Lesebefehl; ein (c) Lesebefehl für codierte Daten; ein (d) Speicherauffrischbefehl; ein (e) Schreibbefehl für codierte Daten; und ein (f) Schreibbefehl für decodierte Bilddaten. Die übrigen Zeitschlitze nach Ende der genannten Operationen bilden einen Marginalbereich, und der Speicherzugriff wird im wesentlichen angehalten.

Bei den Fig. 11 und 12 werden die Zeitschlitze für die Operationen zum Decodieren und die Operationen für das Display eines Makroblocks entsprechend zugeteilt. Zeitschlitze können aber auch beispielsweise in einer kleineren Einheit, wie etwa einer Zweiblockeinheit zugeteilt werden. In diesem Falle wird die Schaltfrequenz des Speicherzugriffprozesses erhöht, so daß die Operationen der Taktgabeeinheit und des Speicher controllers etwas komplizierter werden. Jedoch kann die Größe eines Arbeitsspeichers, der für jeden Schaltvorgang zum Durchführen des Deco dierens und des Displays erforderlich ist, gegenüber dem Wert, der einem Makroblock entspricht, auf den Wert entsprechend zweier Blöcke reduziert werden.

Fig. 13 zeigt ein Beispiel für den Aufbau des Speichers 2, der von der Decodiereinheit 1 her einen leistungsfähigen Zugriff auf den Speicher 2 ermöglicht. Es bezeichnen die Bezugszeichen: 21 einen Bankwähler; 22 einen Reihenadressenpuffer; 231 einen Spaltenadressenpuffer; 232 einen Reihenadressenzähler; 241 und 242 Reihenadressendecoder; 251 und 252 Spaltenadressendecoder; 261 und 262 Leseverstärker und E/A-Busse; 271 und 272 Speicherfelder; 281 einen Eingangsdatenpuffer; und 282 einen Ausgangsdatenpuffer.

Der Speicher 2 umfaßt zwei Speicherfelder; und jedes Speicherfeld umfaßt Adressensteuerschaltungen, wie etwa einen Reihenadressendecoder und einen Spaltenadressendecoder.

Ein Adreß- und ein Steuersignal werden an den Barikwähler 21, den Reihenadressenpuffer 22 und den Spaltenadressenpuffer 231 angelegt. Der Bankwähler 21 bestimmt die Bank, für die die Adresse wirksam ist, und steuert die Reihenadressendecoder 241 und 242 sowie den Spaltenadres senpuffer 231. Wenn die Adresse eine Reihenadresse ist, liefert sie der Bankwähler 21 über den Reihenadressenpuffer 22 an die Reihenadressen decoder 241 und 242, und er aktiviert das der spezifizierten Reihe des Speicherfeldes 271 oder des Speicherfeldes 272 entsprechende Speicher feld gemäß dem Decodierergebnis des Reihenadressendecoders 241 für das Speicherfeld 271 (im folgenden als Bank 0 bezeichnet) oder des Reihenadressendecoders 242 für das Speicherfeld 272 (im folgenden als Bank 1 bezeichnet). Wenn die Adresse eine Spaltenadresse ist, hält sie der Bankwähler 21 im Spaltenadressenpuffer 231 ein mal fest und rege neriert auf der Basis des gehaltenen Wertes eine Spaltenadresse durch den Spaltenadressenzähler 232. Auf diese Weise kann automatisch eine Spaltenadresse in derselben Reihe erzeugt werden, ohne daß sie kon tinuierlich zugeführt wird. Die Spaltenadresse wird nach dem Regene rieren durch den Spaltenadressendecoder 251 oder durch den Spalten adressendecoder 252 decodiert. Wenn sich der Speicher im Schreibmodus befindet, schreibt der Bankwähler 21 auszugebende Daten in die spezifi zierte Adresse des Speicherfeldes 271 oder 272, und zwar über den Eingangsdatenpuffer 281 und den Leseverstärker und den E/A-Bus 261 oder 262. Wenn sich der Speicher im Lesemodus befindet, liest der Bankwähler 21 die Daten in die spezifizierte Adresse der Speicherfelder 271 oder 272 ein, und zwar über den Leseverstärker und den E/A-Bus 261 oder 262, und er gibt sie über den Ausgangsdatenpuffer 282 aus.

Fig. 14 ist ein Diagramm, das eine Abbildung der Datenanordnung des Speichers 2 darstellt. Die in der Zeichnung angegebenen Bezugszeichen entsprechen denen des Systems 525/60; und es wird das Beispiel eines Falles dargestellt, bei dem die Bilddaten eines Vollbildes aus 720 hori zontalen Pixeln und 480 vertikalen Zeilen bestehen. Die Speicherfelder 271 und 272 der Bank 0 und der Bank 1 sind in drei Bildspeichern abgebildet, die jeweils aus 507 Reihen einschließlich der 528 Reihen im Pufferbereich für codierte Daten bestehen.

Fig. 15 ist ein Diagramm, das den Aufbau der verschiedenen Adressenge neratoreinheiten, beginnend bei der Schreibadressen-Generatoreinheit 174 für codierte Daten bis zur Leseadressen-Generatoreinheit 178 für Dis playbilddaten im Speichercontroller 17 reichen; wobei der Aufbau eine Bank Ansteuer- bzw. Bankschalt-Steuerfunktion in Übereinstimmung mit den in Fig. 13 dargestellten Speicher 2 aufweist. In der Leseadressen- Generatoreinheit 176 die bewegungskompensierten Bezugsbilddaten ist der Abschnitt, in welchem die Versetzungswerte der Reihen- und Spalten adressen durch den Bewegungsvektor angegeben werden, nicht dargestellt. In Fig. 15 bezeichnet: 71 eine Reihenadressen-Generatorschaltung; 72 eine Spaltenadressen-Generatorschaltung; 73 einen Multiplexer; 74 einen Bankwähler; und 75 einen Taktgabecontroller.

Die Reihenadressen-Generatorschaltung 71 erzeugt eine Reihenadresse des Speichers 2, und die Spaltenadressen-Generatorschaltung 72 erzeugt ebenfalls eine Spaltenadresse des Speichers 2. Die Reihen- und Spalten adressen werden durch den Multiplexer 73 multiplexiert und an den Adressenbus ausgegeben. Der Bankwähler 74 erzeugt ein Bankwählsignal (Bank_sel) des Speichers 2, und der Taktgabecontroller steuert die Operationen der Reihen- und Spaltenadressen-Generatorschaltungen 71 und 72. Der Bankwähler 74 erzeugt ebenfalls ein Steuersignal, wie etwa ein Schreibfreigabe-Taktgabesignal (WE).

Fig. 16 (a) ist ein Diagramm, das die Steuertaktgabe des Speichercon trollers 17 für den Speicher 12 darstellt. Die Abschnitte T0, T1, T3, . . . sind feiner detaillierte Operationstaktgaben eines einzelnen Zeitschlitzes (nachfolgend wird ein Abschnitt von T0, T1, T2, . . . als Bankzugangs schlitz bezeichnet) entsprechend einer Operation für das Decodieren und das Display, dargestellt in den Fig. 11 und 12. Die Speichersteuerung, wie etwa der (a) Displaybilddaten-Lesebefehl; der (b) Bezugsbilddaten- Lesebefehl; (c) der Lesebefehl für codierte Daten; (d) der Speicherauf frischungsbefehl; (e) der Schreibbefehl für codierte Daten; und (f) der Schreibbefehl für decodierte Bilddaten, alle dargestellt in den Fig. 11 und 12, bewirkt den wechselnden Schreib- oder Lesezugriff auf die Bank 0 und die Bank 1 in den Einheiten dieses Bankzugangsschlitzes. Im gleichen Bankzugangsschlitz wird nämlich die Reihenadresse nicht ge ändert. Die Reihenadresse wird während der vorhergehenden Periode eines Bankzugangsschlitzes geändert, wenn auf eine andere Bank zu gegriffen wird. Auf diese Weise wird die den Wechsel der Reihenadresse begleitende Warteperiode ersichtlich überflüssig, so daß die wirksame Speicherbandbreite verbessert wird. Die Bankzugangsschlitze bei den Prozessen (a) bis (f) können eine unterschiedliche Länge aufweisen.

Die Speichersteueroperation für das abwechselnde Zugreifen auf ver schiedene Banken wird sogar mit einem Abschnitt durchgeführt, der sich über unterschiedliche Operationszeiten erstreckt, wie etwa vom (a) Dis playbilddaten-Lesebefehl bis zum (b) Bezugsbilddaten-Lesebefehl; vom (b) Bezugsbilddaten-Lesebefehl bis zum (c) Lesebefehl für codierte Daten; und weiter vom (e) Schreibbefehl für codierte Daten bis zum (f) Schreibbefehl für codierte Bilddaten, oder vom (f) Schreibbefehl für decodierte Bilddaten bis zum (a) Lesebefehl für Displaybilddaten. Es ist daher erforderlich, die Anordnung der codierten Daten sowie die deco dierten Bilddaten im Speicher so anzusteuern bzw. zu wählen, daß der Zugang zum Speicher 2 in jedem Prozeß bei der Bank 0 beginnt und bei der Bank 1 endet, oder umgekehrt.

Was den (c) Lesebefehl für codierte Daten, und den (e) Schreibbefehl für codierte Daten anbetrifft, enthält eine einzelne Reihe der Bank 0 und der Bank 1 im Speicher 2 insgesamt 256 Spaltenadressen, und es ist erforderlich, das Ändern der Reihenadresse im Bankzugangsschlitz zu verhindern, so daß die Länge der Bankzugang-Schlitzperiode auf 8 Wör ter (8 Spaltenadressen) eingestellt ist. Jeder Zeitschlitz des (c) Lese befehls für codierte Daten, und des (e) Schreibbefehls für codierte Daten kann den Zugriff von der Bank 0 einleiten und den Zugriff an der Bank 1 beenden, wenn die Bankzugangsschlitze geradzahlig sind. Daher ver gewissert sich die Vorrichtung, wenn codierte Daten aus dem Eingangs pufferspeicher 11 in den Speicher 2 eingeschrieben werden, daß im Eingangspufferspeicher 1 codierte Daten von mindestens 16 Wörtern bestehen. Wenn codierte Daten aus dem Speicher 2 ausgelesen und in den Pufferspeicher 12 für decodierte Daten eingeschrieben werden, vergewissert sich die Vorrichtung im voraus, daß im Pufferspeicher 12 für decodierte Daten ein freier Bereich von mindestens 16 Wörtern besteht.

Fig. 17 ist ein Diagramm, das die Situation der Blockaufteilung eines Ein-Rahmenbildes zeigt. Bei diesem Beispiel ist angenommen, daß das Helligkeitssignal in einem Bild aus 720 Pixeln × 480 Zeilen, und das Farbsignal (in der Zeichnung durch Cb oder Cr ausgedrückt) eine Pixel dichte aufweist, die die Hälfte des Helligkeitssignals (in der Zeichnung durch Y ausgedrückt) in der horizontalen und in der vertikalen Richtung ausmacht. Wie in der Zeichnung dargestellt, ist der Makroblock als ein Satz bestehend aus 6 Blöcken definiert, wobei die Blöcke der Helligkeits signale mit den Blöcken der Farbsignale flächenmäßig fast übereinstim men. Unter Benutzung dieses Makroblockes besteht das Ein-Rahmenbild aus 45 Makroblöcken in horizontaler Richtung, und aus 30 Makroblöcken in vertikaler Richtung, also aus insgesamt aus 45 × 30 = 1350 Makro blöcken.

Fig. 18 ist ein Diagramm, das die Abbildung (mapping) der Bilddaten in Einheiten des vorerwähnten Makroblockes im Bildspeicherbereich des Speichers 2 darstellt. Wie in der Zeichnung dargestellt, werden die Bilddaten eines einzelnen Makroblockes in Übereinstimmung mit der Position einer einzelnen Reihenadresse der einzelnen Bank gespeichert, wenn die Bildsignale und die Farbsignale in verschiedenen Bänken abgebildet sind. Weiter werden die Bilddaten, die dem Makroblock entsprechen, der der horizontalen Position auf dem Bild benachbart ist, in einer anderen Bank gespeichert.

Auf der Basis der vorerwähnten Anordnung kann bezüglich des Speicher zugriffs des (f) Schreibbefehls für decodierte Bilder auf die Bank 0 und die Bank 1 stets abwechselnd zugegriffen werden, wenn ein Bankzugangs schlitz zu den Bilddaten des Helligkeitssignals im Makroblock und ein Bankzugangsschlitz zu den Bilddaten des Farbsignals im Makroblock gehört; und die decodierten Bilddaten werden bei einem geradzahligen Makroblock in der Reihenfolge: Helligkeitssignal zuerst und Farbsignal als nächstes, eingeschrieben; und bei einem ungeradzahligen Makroblock werden die Bilddaten in der Reihenfolge: Farbsignal zuerst und Hellig keitssignal als nächstes, eingeschrieben.

Fig. 19 ist ein Diagramm, das die bestehende Position der auszulesenden Bezugsbilddaten durch den (b) Bezugsbilddaten-Lesebefehl gemäß dem Makroblock darstellt. Der Bereich der auszulesenden Bezugsbilddaten erstreckt sich allgemein über vier Makroblöcke, wie in der Zeichnung dargestellt. In Anbetracht der Tatsache, daß sich die Bänke, in denen die Bilddaten des Helligkeitssignals und die Bilddaten des Farbsignals gespeichert werden, voneinander in Bezug auf die Makroblöcke unter scheiden, und daß sich die Bänke für die benachbarten Makroblöcke ebenfalls voneinander unterscheiden, kann auf die Bänke alternativ zugegriffen werden. Auf der Basis des in Fig. 18 dargestellten Beispiels für die Bilddatenabbildung wird nämlich entschieden, ob die Makroblock zahl oben links, der in Fig. 19 eine Zahl i zugewiesen ist, ungeradzahlig oder geradzahlig ist; und es wird die Bank, in der die Bilddaten des Helligkeitssignals des Makroblockes e gespeichert werden, überprüft. Die Bilddaten des Farbsignals für den gleichen Makroblock werden in einer anderen Bank als der für das Helligkeitssignal gespeichert. Wenn i beispielsweise geradzahlig ist, wird das Helligkeitssignal des Makroblockes in der Bank 0 gespeichert, während das Farbsignal in der Bank 1 gespeichert wird. Wenn die Bilddaten als Bezugsbilddaten in der Reihen folge: Helligkeitssignal des Makroblockes i → Farbsignal des Makroblockes i → Farbsignal des Makroblockes i + 1 → Helligkeitssignal des Makro blockes i + 1 → Helligkeitssignal des Makroblockes i + 46 → Farbsignal des Makroblockes i + 46 → Farbsignal des Makroblockes i + 45 → Helligkeitssignal des Makroblockes i + 45 ausgelesen werden, oder wenn sie in der Reihenfolge: Helligkeitssignal des Makroblockes i → Helligkeits signal des Makroblockes i + 1 → Helligkeitssignal des Makroblockes i + 46 → Helligkeitssignal des Makroblockes i + 45 → Farbsignal des Makro blockes i + 45 → Farbsignal des Makroblockes i + 46 → Farbsignal des Makroblockes i + 1 → Farbsignal des Makroblockes i ausgelesen werden, ist es möglich, den Zugang von der Bank 0 zu beginnen und den Zu gang an der Bank 1 zu beenden.

Selbst für den (a) Displaybilddaten-Lesebefehl ist es möglich, wechselwei se auf die Bank 0 und die Bank 1 zuzugreifen, und zwar aufgrund der Tatsache daß- es erforderlich ist, die Helligkeitssignale und die Farb signale zusammen darzustellen, nämlich durch Zugreifen in der Reihen folge Helligkeitssignal und dann Farbsignal bei jedem geradzahligen Makroblock, und in der Reihenfolge Farbsignal und dann Helligkeits signal bei jedem ungeradzahligen Makroblock.

Bei dem oben erwähnten Speichersteuersystem werden als Zeitschlitze für den (a) Anzeigebilddaten-Lesebefehl, den (b) Bezugsbilddaten-Lesebefehl, den (c) Lesebefehl für codierte Daten, den (e) Schreibbefehl für codierte Daten, und den (f) Schreibbefehl für decodierte Bilddaten feste Zeit schlitze zugeteilt, unabhängig vom Inhalt der codierten Daten. Jeder Zeitschlitz gibt wechselweise Zugang zur Bank 0 und zur Bank 1, und ein bestimmter Zeitschlitz kann eine Zugangsoperation zum vorbestimm ten Zeitpunkt durchführen, ohne Rücksicht auf die Operation des gerade vorherigen Zeitschlitzes. Auf diese Weise kann die Schiedsfunktion zum Entscheiden über das Datenbus-Zugriffsrecht zwischen der Schreibadres sen-Generatoreinheit 174 für codierte Daten, der Leseadressen-Generato reinheit 175 für codierte Daten, der Leseadressen-Generatoreinheit 176 für bewegungskompensierte Bezugsbilddaten, der Schreibadressen-Genera toreinheit 177 für decodierte Bilddaten und der Leseadressen-Generato reinheit 178 für Displaybilddaten vermieden werden, und jede Schaltung kann erheblich vereinfacht werden.

Bei der Erläuterung der Ausführungsformen der vorliegenden Erfindung wird die Entsprechung der codierten Daten, die in Rahmen bzw. Bildein heiten codiert sind, durch Kombinieren der Intra-Bildcodierung, der Inter- Bildcodierung unter Benutzung der Bewegungskompensation und der Bild- Interpolationscodierung verwendet. Doch kann die vorliegende Erfindung auch bei codierten Daten angewandt werden, die beispielsweise nur durch Intra-Bildcodierung codiert werden. Daten können nicht nur in Bildein heiten codiert werden, sondern auch in Halbbildeinheiten; und selbst dann, wenn die beiden codierten Daten gleichzeitig bestehen, kann die vorliegende Erfindung angewandt werden. Darüberhinaus kann als Codier system anstelle des Systems, das die bei den Ausführungs 01783 00070 552 001000280000000200012000285910167200040 0002019521973 00004 01664formen be schriebene DCT anwendet, für die Verarbeitung in Blockeinheiten der vorbestimmten Größe ein anderes System benutzt werden, beispielsweise ein System, daß die Vektorquantisierung anwendet.

Was die in die Vorrichtung zur Bilddecodierung eingegebenen codierten Daten anbetrifft, kann sie nicht nur den Fall, daß codierte Daten kon tinuierlich mit einer fixierten Bitrate eingegeben werden, sondern auch den Fall berücksichtigen, bei dem die codierten Daten mit variabler Bitrate oder aber als Bündel bzw. Burst eingegeben werden. In jedem dieser Fälle kann die vorliegende Erfindung angewandt werden.

Natürlich kann die vorliegende Erfindung auch bei einer Vorrichtung zum Decodieren digitaler Videosignale entsprechend dem HDTV ange wandt werden, das sich hinsichtlich der Auflösung vom üblichen Fern sehverfahren unterscheidet. Die Bilddecodiervorrichtung kann auch zum Schalten der Verarbeitung gemäß einer Vielzahl von Videosignalen des üblichen Fernsehsystems 525/60, des üblichen Fernsehsystems 625/50 und des HDTV-Systems verwendet werden. Weiter kann die vorliegende Erfindung auch bei einer Bilddecodiervorrichtung verwendet werden, die nicht nur die Displayausgabe der Zeilensprungabtastung, sondern auch die Displayausgabe der sequentiellen Abtastung ermöglicht.

Was die Bilddecodiervorrichtung anbetrifft, kann im Falle, daß sie so aufgebaut ist, daß sie sowohl das Codieren als auch das Decodieren sowie das Display und die Ausgabe decodierter Bilddaten ausführt, die Erfindung auch in einer Bilddecodierschaltung angewandt werden, die in die Bilddecodiervorrichtung einbezogen ist.

Claims

1. Vorrichturig zum Decodieren von Bildern, aufweisend: Decodiervor richtungen zum Erhalten decodierter Bilddaten durch Decodieren codierter Daten eines datenkomprimierten Videosignals, komprimiert durch eine Intra-Bildcodierung, die mit demselben Bild endet; eine Inter-Bildcodierung, die sich auf das vorhergehende Bild bezieht; und eine Rahmen-Interpolationscodierung, die sich auf das vorhergehende Bild und das nachfolgende Bild bezieht, in Bildeinheiten, bestehend aus zwei Halbbildern in Blockeinheiten, bestehend aus einer Vielzahl von Pixeln des Bildes; Speichervorrichtungen zum Speichern der decodierten Bilddaten; und Displayvorrichtungen zum Auslesen der decodierten Bilddaten, die in den Speichervorrichtungen in Halbbild einheiten gespeichert sind; und Erhalten von Zeilensprung-Display bilddaten; wobei die kleinste Verzögerungszeit vom Beginn des Decodierens der decodierten Daten eines Bildes bis zum Beginn des Display 1.5 Bilder umfaßt, wenn die Bilder durch Intra-Bildcodierung oder durch Inter-Bildcodierung codiert sind; und wobei sie 0.5 Bilder umfaßt, wenn die Bilder durch Bild-Interpolationscodierung codiert sind.

2. Vorrichtung zum Decodieren von Bildern nach Anspruch 1, bei dem die Speichervorrichtungen zwei Bildspeicher zum Speichern decodier ter Bilddaten umfassen, die durch Decodieren von Daten erhalten werden, die durch Intra-Bildcodierung oder durch Inter-Bildcodierung codiert sind, und wobei die Speichervorrichtungen einen Bildspeicher zum Speichern decodierter Bilddaten umfassen, die durch Decodieren von Daten erhalten werden, die durch Bild-Interpolationscodierung codiert sind.

3. Vorrichtung zum Decodieren von Bildern nach Anspruch 1, wobei die Vorrichtung codierte Daten eines Videosignales mit einer Bild frequenz von 30 Hz und 525 Abtastzeilen, und codierte Daten eines Videosignals mit einer Bildfrequenz von 25 Hz und 625 Abtastzeilen decodiert, und wobei die Speichervorrichtung einen Pufferspeicher zum zeitweiligen Speichern codierter Daten vor dem Decodieren derselben umfaßt, und wobei der Speicher eine Speicherkapazität von höchstens 16, 777 oder 216 Bits aufweist.

4. Vorrichtung zum Decodieren von Bildern, aufweisend: Decodiervor richtungen zum Erhalten decodierter Bilddaten durch Decodieren codierter Daten eines datenkomprimierten Videosignals, komprimiert durch eine Intra-Bildcodierung, die mit demselben Bild endet, und einer Inter-Bildcodierung, die auf das vorhergehende Bild bezug nimmt, in Bildeinheiten, bestehend aus zwei Halbbildern in Block einheiten, die aus einer Vielzahl von Pixeln im Bilde bestehen; Speichervorrichtungen zum Speichern der decodierten Bilddaten; und Displayvorrichtungen zum Auslesen der decodierten Bilddaten, die in den Speichervorrichtungen in Halbbildeinheiten gespeichert sind, und erhalten von Zeilensprung-Anzeigebilddaten; wobei die geringste Verzögerungszeit vom Beginn des Decodierens der codierten Daten eines Bildes bis zum Beginn des Displays 0.5 Bilder beträgt.

5. Vorrichtung zum Decodieren von Bildern, aufweisend: Decodiervor richtungen zum Erhalten decodierter Bilddaten durch Decodieren zweier Arten von codierten Daten; die ersten codierten Daten eines datenkomprimierten Videosignals, komprimiert durch: eine Intra- Bildcodierung, die mit demselben Bild endet; eine Inter-Bildcodie rung, die sich auf das vorhergehende Bild bezieht; und einer Bild- Interpolationscodierung, die sich auf das vorhergehende Bild und das nachfolgende Bild bezieht; und die zweiten codierten Daten des datenkomprimierten Videosignals, komprimiert durch eine Intra- Bildcodierung, die mit demselben Bild endet, und eine Inter-Bildco dierung, die sich auf das vorhergehende Bild bezieht, in Bildein heiten, die aus zwei Halbbildern in Blockeinheiten bestehen, welche aus einer Vielzahl von Pixeln im Bilde bestehen; Speichervorrich tungen zum Speichern der decodierten Bilddaten; und Displayvor richtungen zum Auslesen der decodierten Bilddaten, die in den Speichervorrichtungen in Halbbildeinheiten gespeichert sind; und Erhalten von Zeilensprungdisplaybilddaten; wobei die kleinste Ver zögerungszeit vom Beginn des Decodierens der codierten Daten eines Bildes bis zum Beginn des Displays 1.5 Bilder beträgt, wenn die Bilder durch Intra-Bildcodierung oder durch Inter-Bildcodierung codiert sind, und die 0.5 Bilder umfaßt, wenn die Bilder durch Bild- Interpolationscodierung bei den ersten codierten Daten codiert sind, und die 0.5 Bilder bei den zweiten codierten Daten umfaßt, un abhängig vom Codiertyp.

6. Vorrichtung zum Decodieren von Bildern, aufweisend: Decodiervor richtungen zum Erhalten decodierter Bilddaten durch Decodieren codierter Daten eines datenkomprimierten Videosignals, in Bildein heiten, bestehend aus zwei Halbbildern in Blockeinheiten, bestehend aus einer Vielzahl von Pixeln im Bilde; Speichervorrichtung zum Speichern der decodierten Bilddaten; und Displayvorrichtungen zum Auslesen der decodierten Bilddaten, die in den Speichervorrichtungen in Teilbildeinheiten auf der Basis eines Display-Synchronisations signals gespeichert sind; und Erhalten von Zeilensprung-Displaybild daten; wobei die Decodiervorrichtungen decodierte Daten eines einzelnen Bildes synchron mit dem Display-Synchronisationssignal decodieren.

7. Vorrichtung zum Decodieren von Bildern nach Anspruch 6, bei der die Decodiervorrichtungen decodierter Daten eines einzelnen Bildes während der Ein-Bildperiode synchron mit dem Display-Synchronisa tionssignal decodieren.

8. Vorrichtung zum Decodieren von Bildern nach Anspruch 6, bei der die Decodiervorrichtungen eine Decodieranhalteperiode für den Zeitpunkt einstellen, in welchem das Bild der zu decodierenden codierten Daten geschaltet wird.

9. Vorrichtung zum Decodieren von Bildern nach Anspruch 6, bei der die Zeitschlitze synchron mit dem Display-Synchronisationssignal eingestellt sind, und die Decodiervorrichtungen sowie die Displayvor richtungen einen Speichercontroller zum Zugreifen auf die Speicher vorrichtungen jeweils entsprechend den Zeitschlitzen aufweisen.

10. Vorrichtung zum Decodieren von Bildern nach Anspruch 9, bei der die Zeitschlitze so eingestellt sind, das während einer Horizontal abtastperiode des Display-Synchronisationssignals eine Vielzahl von Blöcken decodiert werden kann.

11. Vorrichtung zum Decodieren von Bildern nach Anspruch 10, bei der die Vorrichtung codierte Daten eines Videosignals mit einer Bild frequenz von 30 Hz und 125 Abtastzeilen, und codierte Daten eines Videosignals mit einer Bildfrequenz von 25 Hz und 625 Abtastzeilen decodiert, und wobei die Zeitschlitze so eingestellt sind, daß die Anzahl der Blöcke, die während einer Horizontalabtastperiode des Display-Synchronisationssignals decodiert werden können, für beide Arten von codierten Daten die gleiche ist.

12. Vorrichtung zum Decodieren von Bildern nach Anspruch 6, bei der die Speichervorrichtungen einen Pufferspeicher zum zeitweiligen Speichern codierter Daten vor dem Decodieren derselben umfassen, und wobei die Decodiervorrichtungen einen Speichercontroller um fassen, der aufweist: Schreibvorrichtungen für codierte Daten; Lese vorrichtungen für codierte Daten; Schreibvorrichtungen für decodierte Bilddaten; Lesevorrichtungen für Bezugsbilddaten zum Auslesen decodierten Bilddaten als Bezugsbilddaten; und wobei die Displayvor richtungen Lesevorrichtungen für Displaybilddaten als Speichercontrol ler umfassen; und wobei die Zeitschlitze entsprechend dem Zugriff durch jede der Schreibvorrichtungen für codierte Daten, der Lese vorrichtungen für codierte Daten, der Schreibvorrichtungen für deco dierte Bilddaten, der Lesevorrichtungen für Bezugsbilddaten und der Lesevorrichtungen für Displaybilddaten eingestellt sind.

13. Vorrichtung zum Decodieren von Bildern, aufweisend: Decodiervor richtungen zum Erhalten decodierter Bilddaten durch Decodieren codierter Daten eines datenkomprimierten Videosignals in Block einheiten, bestehend aus einer Vielzahl von Pixeln im Bilde; Spei chervorrichtungen zum Speichern der decodierten Bilddaten; und Displayvorrichtungen zum Auslesen der decodierten Bilddaten, die in den Speichervorrichtungen in Halbbildeinheiten auf der Basis eines Display-Synchronisationssignals gespeichert sind; und Erhalten von Zeilensprung-Displaybilddaten; wobei die Decodiervorrichtungen einen Speichercontroller umfassen, der Schreibvorrichtungen für decodierte Bilddaten und Lesevorrichtungen für Bezugsbilddaten zum Auslesen der decodierten Bilddaten als Bezugsbilddaten umfaßt; und das die Displayvorrichtungen Lesevorrichtungen für Displaybilddaten als Speichercontroller umfassen; und das die Speichervorrichtungen ein erstes Speicherfeld, ein zweites Speicherfeld und Puffervorrichtungen für ein Speichersteuersignal, wie etwa ein Adreßsignal, umfassen; und daß die Schreibvorrichtungen für decodierte Bilddaten, Lesevorrich tungen für Bezugsbilddaten und die Lesevorrichtungen für Display bilddaten ein Speichersteuersignal an das zweite Speicherfeld liefern, während sie Daten aus dem ersten Speicherfeld lesen oder Daten in das erste Speicherfeld einschreiben; und wobei sie ein Speichersteu ersignal und das erste Speicherfeld liefern, während sie Daten aus dem zweiten Speicherfeld auslesen oder Daten in das zweite Spei cherfeld einschreiben.

14. Vorrichtung zum Decodieren von Bildern nach Anspruch 13, bei der Speichervorrichtungen einen Pufferspeicher zum zeitweiligen Spei chern codierter Daten vor dem Decodieren derselben umfassen; und daß Decodiervorrichtungen Schreibvorrichtungen für codierte Daten und Lesevorrichtungen für codierte Daten als Speichercontroller umfassen; und daß die Schreibvorrichtungen für codierte Daten und die Lesevorrichtungen für codierte Daten ein Speichersteuersignal an das zweite Speicherfeld liefern, während sie Daten aus dem ersten Speicherfeld auslesen, oder Daten in das erste Speicherfeld einschrei ben; und daß sie ein Speichersteuersignal an das erste Speicherfeld liefern, während sie Daten aus dem zweiten Speicherfeld auslesen, oder Daten in das zweite Speicherfeld einschreiben; und daß sie codierte Daten in die Speichervorrichtungen einschreiben oder aus diesen auslesen, und zwar durch Paaren der Zugriffe zum ersten und zum zweiten Speicherfeld.

15. Vorrichtung zum Decodieren von Bildern, aufweisend: Decodiervor richtung zum Erhalten von decodierten Bilddaten durch Decodieren codierter Daten eines datenkomprimierten Videosignals in Block einheiten, bestehend aus einer Vielzahl von Pixeln; Speichervorrich tungen zum Speichern der decodierten Bilddaten; und Displayvor richtungen zum Auslesen der decodierten Bilddaten, die in den Speichervorrichtungen in Halbbildeinheiten auf der Basis eines Dis play-Synchronisationssignals gespeichert sind; und Erhalten von Zei lensprung-Displaybilddaten; wobei die Decodiervorrichtungen einen Speichercontroller umfassen, der Schreibvorrichtungen für decodierte Bilddaten, Lesevorrichtungen für Bezugsbilddaten zum Auslesen der decodierten Bilddaten als Bezugsbilddaten umfaßt; und daß die Displayvorrichtungen Lesevorrichtungen für Displaybilddaten als Speichercontroller umfassen; und das die Speichervorrichtungen ein erstes Speicherfeld, ein zweites Speicherfeld und Puffervorrichtungen für ein Speichersteuersignal, wie etwa ein Adreßsignal, umfassen; und daß die Schreibvorrichtungen für decodierte Bilddaten, die Schreib vorrichtungen für Bezugsbilddaten und die Lesevorrichtungen für Displaybilddaten während der Betriebsperiode der Schreibvorrichtun gen für decodierte Bilddaten, oder der Schreibvorrichtungen für Bezugsbilddaten, oder der Lesevorrichtungen für Displaybilddaten, welche vorher Daten aus den Speichervorrichtungen auslesen oder in diese Einschreiben, ein Speichersteuersignal an das erste Speicherfeld liefern, um mit dem Lesen von Daten aus dem ersten Speicherfeld oder dem Schreiben von Daten in das erste Speicherfeld zubeginnen.

16. Vorrichtung zum Decodieren von Bildern nach Anspruch 15, bei der die Speichervorrichtungen einen Pufferspeicher zum zeitweiligen Speichern codierter Daten vor dem Decodieren derselben aufweisen; und daß Decodiervorrichtungen Schreibvorrichtungen für codierte Daten und Lesevorrichtungen für codierte Daten als Speichercontrol ler umfassen; und daß die Schreibvorrichtungen für decodierte Bild daten, die Lesevorrichtungen für Bezugsbilddaten, die Lesevorrichtun gen für Displaybilddaten, die Schreibvorrichtungen für codierte Da ten, und die Lesevorrichtungen für codierte Daten ein Speichersteu ersignal au das erste Speicherfeld während der Betriebsperiode der Schreibvorrichtungen für decodierte Bilddaten oder der Schreibvor richtungen für Bezugsbilddaten oder der Lesevorrichtungen für Dis playbilddaten oder der Schreibvorrichtungen für codierte Daten oder der Lesevorrichtungen für codierte Daten liefern, wobei das Auslesen der Daten aus den Speichervorrichtungen oder das Einschreiben von Daten in die Speichervorrichtungen vorher stattfindet, um mit dem Auslesen von Daten aus dem ersten Speicherfeld oder dem Ein schreiben von Daten in das erste Speicherfeld zu beginnen.

17. Vorrichtung zum Decodieren von Bildern, aufweisend: Decodiervor richtungen zum Erhalten von decodierten Bilddaten durch Decodie ren codierter Daten eines datenkomprimierten Videosignals in Block einheiten, bestehend aus einer Vielzahl von Pixeln im Bilde; Spei chervorrichtungen zum Speichern der decodierten Bilddaten; und Dis playvorrichtungen zum Auslesen der decodierten Bilddaten, die in den Speichervorrichtungen in Halbbildeinheiten auf der Basis eines Display-Synchronisationssignals gespeichert sind; und Erhalten von Zeilensprung-Displaybilddaten; wobei die Decodiervorrichtungen Schreibvorrichtungen für decodierte Bilddaten, und der Speichercon troller Lesevorrichtungen für Bezugsbilddaten zum Auslesen decodier ter Bilddaten als Bezugsbilddaten umfassen; wobei die Displayvor richtungen Lesevorrichtungen für Displaybilddaten als Bildcontroller umfassen, wobei die Speichervorrichtungen ein erstes Speicherfeld, ein zweites Speicherfeld und Puffervorrichtungen für ein Speicher steuersignal, wie etwa ein Adressignal, umfassen; und wobei die Schreibvorrichtungen für decodierte Bilddaten, die Lesevorrichtungen für Bezugsbilddaten und die Lesevorrichtungen für Displaybilddaten Daten aus den Speichervorrichtungen auslesen oder Daten in die Speichervorrichtungen einschreiben, in Übereinstimmung mit Zeit schlitzen, die synchron mit dem Display-Synchronisationssignal einge stellt sind.

18. Vorrichtung zum Decodieren von Bildern nach Anspruch 17, bei der Speichervorrichtungen einen Pufferspeicher zum zeitweiligen Spei chern decodierter Daten vor dem Decodieren desselben umfassen; wobei die Decodiervorrichtungen Schreibvorrichtungen für codierte Daten und Lesevorrichtungen für codierte Daten als Speichercontrol ler umfassen; und wobei die Schreibevorrichtungen für decodierte Bilddaten die Lesevorrichtungen für Bezugsbilddaten, die Lesevor richtungen für Displaybilddaten, die Schreibvorrichtungen für codierte Daten und die Lesevorrichtung für codierte Daten aus den Speicher vorrichtungen auslesen oder in die Speichervorrichtungen einschrei ben, in Übereinstimmung mit den Zeitschlitzen, die synchron mit dem Display-Synchronisationssignal eingestellt sind.