DE1801620A1 - Verfahren und Anordnung zur Adressierung eines Speichers in einer Datenverarbeitungsanlage - Google Patents
Verfahren und Anordnung zur Adressierung eines Speichers in einer DatenverarbeitungsanlageInfo
- Publication number
- DE1801620A1 DE1801620A1 DE19681801620 DE1801620A DE1801620A1 DE 1801620 A1 DE1801620 A1 DE 1801620A1 DE 19681801620 DE19681801620 DE 19681801620 DE 1801620 A DE1801620 A DE 1801620A DE 1801620 A1 DE1801620 A1 DE 1801620A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- addresses
- computer
- address
- changed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Storage Device Security (AREA)
- Hardware Redundancy (AREA)
- Memory System (AREA)
Description
BURROUGHS0CORPORATIOn, eine Gesellschaft nach den
Gesetzen des Staates Michigan, Detroit, Staat Michigan (V.St.A.)
Verfahren und Anordnung zur Adressierung eines
Speichers in einer Datenverarbeitungsanlage
Die Erfindung betrifft ein Verfahren und eine Anordnung
zur Adressierung der Zellen eines adressierbaren Speichers in einer Datenverarbeitungsanlage, in der
diesen» Speicher mehrere Rechner zugeordnet sind» Unter gewissen Bedingungen ist es erwünscht, eine Datenverarbeitungsanlage
so au organisieren, daß zwei oder mehrere Rechner sich in einen Speicher teilen. Einmal
wird durch eine derartige Organisation die Zuverlässigkeit im Arbeitsablauf dieser Anlage begünstigt,
weil einer der Rechner weiterarbeiten kann, wenn ein
anderer Rechner gestört ist. Zum anderen kann der verfügbare Speicherraum zeitweise dem einen oder anderen
Rechner augeordnet werden ja nach den Befehlen, die
in dem von dem Rechner auszuführenden Programm enthalten
sind. Wenn der Speicherraum einem der Rechner zugeordnet wird, nachdem sein Programm schon aufgestellt
wurde, muß das gesamte Programm für die Neueinstellung der Speicheradreßwerte durchgesehen werden, so daß
909818/0957
— 2 —
diese mit der Speicherzuordnung in Einklang stehenο
diese mit der Speicherzuordnung in Einklang stehenο
Es ergibt sich daher die Aufgabe9 ein Verfahren und eine
Anordnung zur Adressierung eines Speichers mit mehreren Rechnern anzugeben 9 bei dero die Rechner nur den
ihnen zugeordneten Speicherteil adressieren*
Die Erf induing löst diese Aufgabe 0 indem die Speicheradressen
aus mindestens einem Rechner um einen hon·=
stanten Betrag abgeändert und die abgeänderten Speicheradressen
auf" de» Speicher gegeben werden9 in welchem sie die den abgeänderten Speicheradressen augehörigen
Zellen ansprechen <>■ Wenn die Speicheradressen
•aus verschiedenen lechaern mindestens teilweise die
gleichen sindB dasM werden die Speicheradressen aus
einen Rechner s© v& einen konstanten Betrag abgeändert s
daß die afegeisaderteia Speicheradressen und die unge-Snd@"ü
auf d@ß Spsicher gegebenem Speicheradressen
einander wechselseitig ausschließeno Mach einer besonderen
ÄiisfpsfealtOTig des erfindungsgemäßen Verfahrens
werdest di© alagsladerteas von den Speichern ges
Accesses mit einem Schwel!wert verglichen |
mine alsgeledert© Speicheradresse den entsprechendea
Sehi'ielliiert .ilissrsteigt, wird der Informations .■-austausch
mit dem Speicher unterbundeno
In einem Datenirerarlbeiter, in dera sich mehrere Rechner in einen adressierbaren Speicher teilen, ,werden.
erfindungsgeraiß die Speicheradreßwerte aus den Rechnern durch unterschiedliche, konstante Beträge abgeändert» um Adreßwerte für die Rechner zu erzeugen,
die sich wechselseitig ausschließen« Im einzelnen besitzt jeder Rechner einen Vorrat an Speicheradressen,
die dera auszuführenden Programm zugeordnet sind* Während des Arbeitsablaufes in den.Rechnern werden
Speicheradressen auf den Speicher gegebenβ Wenn., die.
Speicheradressen auf den Speicher gegeben werden ,-
909818/0957
werden die Speicheradreßwerfce aus jedem Rechner durch
einen konstanten Betrag abgeändert. Daher greift jeder Rechner in den Teil des Speichers ein, der ihm zugeordnet
ist; dadurch ist es möglich, daß die Rechner bei Bedarf unabhängig voneinander arbeiten·
Ein weiteres erfindungsgemäßes Merkmal besteht in der
Prüfung der abgeänderten Adreßwerte mit einem Schwellwert vor dem Beginn des Lese/Schreibzyklus· in dem
Speicher, bei dem diese Adreßwerte benutzt werden. Vorteilhafterweise
enthält der Speicher mehrere Moduln, von denen jeder genau einem Rechner zugeordnet ist.
Beim Eingeben der Speicheradreßwerte in den Speicher wird vorteilhafterweise nur der Teil der Adresse abgeändert,
der den Modul bezeichnet. Dagegen bleibt der Teil der Adresse, der eine Speicherzelle innerhalb
des Moduls ergibt, stets unverändert.
Die erfindungsgemäßen Merkmale sind anhand einer bevorzugten
Ausführungsform mit bezug auf die beigefügte Zeichnung erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines erfindungsgemäßen digitalen Rechners; und
Fig. 2 das Blockschaltbild eines Adressenwandlers aus Pig.l·
Pig. 1 zeigt einen adressierbaren Speicher 1 mit den Speichermoduln M 1, M 2, M 3, M 4, M 5 und
M 6. Die Übertragung von Information zwischen dem Speicher 1 und dem Speicher Informationsregister
2 wird durch eine Lase/Schreibösteuerschaltung 3 reguliert« Die Rechner 4 und 5 teilen sich in den
Speicher 1 während ihrer Arbeitεablaufe. Für die
Rechner 4 und 5 sind die SpeicherAdreßregister 6 bzw.
7 vorgesehen. Die Speicheradreßwarte für den Speicher
1 enthalten jeweils einen Teil, der einen der Moduln M I ■- H-6 bezeichnet, und einen Teil, der eine Spei-
909818/09 5 7
ORK3INAU
chersselle innerhalb eines Moduls angibt· Der eine Zelle
bezeichnende Teil der Speicheradresse wird von den Spsicheradreßregistern β bzw. 7 direkt auf den Speicher
I gegeben. Der den Modul bezeichnende Teil der Speicheradresse
wird von den Speicheradreßregistern 6 bzw. 7 indirekt,
d.h. Ober die Adreßwandler 8 bzw. 9 auf den
Speieher 1 gegeben« Der den Modul bezeichnende Teil der Speicheradreßwerte aus dem Speicheradreßregister 6
wird in dem Adreßwandler 8 um einen konstanten Betrag abgeändertj der durch einen in einem Indexregister
10 gespeicherten Wert bestimmt ist. Entsprechend wird der den Modul bezeichnende Teil der Speicheradreßwerte
aus dem Speicheradreßregister 7 in dem Adreßwandler um einen anderen konstanten Betrag abgeändert, der
durch einen in einem Indexregister 13 gespeicherten Wert bestimmt ist. Die Register 10 und 13 besitzen die
gleiche. Anzahl von Bitstellen wie der den Modul bezeichnende Teil der Speicheradressen. Die den Modul
bezeichnenden Teile der in den Adreßwandlern 8 und abgeänderten Speicheradressen werden mit Schwellwerten
verglichen, die in den Schwellwertregistern 12 bzw.
II gespeichert sind. Die in den Registern 10 und 13
gespeicherten Indexwerte und die in den Registern und 12 gespeicherten Schwellwerte können über Kippschalter
gewonnen werden, die der Programmierer bei der Eingliederung der Speichermoduln von Hand betä~
tigt. Solange wie die abgeänderten Speicheradressen die ihnen zugeordneten Schwellwerte nicht übersteigen,
übertragen die Adressenwandler 8 und 9 ein Betätigungssignal über ein UND-Tor 14 auf die Lese /Schreibesteuerschaltung
3» Wenn eine abgeänderte Speicheradresse die in dem Register 12 bzw. Register 11 gespeicherte
Schwelle übersteigt, wird von dem entsprechenden Adressenwandler das BetMtigungssignal nicht
länger erzeugt, so daß auf die Steuerschaltung 3 auch kein Betätigungssignal übertragen und der Lese/Schreibe-Zyklus
des Speichers 1 unterbunden wird.
909818/0957
Der Adressenwandler 8 ist im Detail in Pig. 2 geseigtj
der Adressenwandler 9 kann ähnlich gebaut sein* Der den Modul angebende Teil jedes Speicheradreßwertes
und der in dem Register 10 gespeicherte Indexwert gelangenauf einen Addierer 15; die Summe aus beiden
wird auf den Speicher 1 Übertragen, wodurch der . adressierte Modul angegeben wird. In ähnlicher Weise
wird der den Modul angebende Teil jedes Speicheradreßwertes und der in dem Register 12 gespeichert Schwell—
wert auf eine ' Vergleichsschaltung 16 gegeben, die solange einen Ausgang zeigt, wie der Schwellpegel
gleich oder größer als der den Modul bezeichnende Teil des Speicheradreßwertes ist, und die keinen Ausgang
zeigt, wenn der Schwellwert überschritten wird.
Pur die weitere Erklärung der Erfindung werde angenommen,
daß entsprechend den anfänglich aufgestellten Programmen die Rechner 4 und 5 arbeiten müssen
und die Speicheradressen so gebildet sind, als ob der Rechner 4 mit den Moduln Ml, M 2 und M 3 und der
Rechner 5 mit dem Modul M 1 arbeiten müßte. Es werde weiter angenommen, daß später, wenn die Programme laufen,
den Moduln"M 2, H3 und M 4 für das Arbeiten mit dem Rechner 4 und Modul M 5 für das Arbeiten mit
dem Rechner 5 eingeteilt sind und daß die Moduln K 1 und M 6 für die Rechner 4 und 5 nicht verfügbar
sind, da sie Information aus einem anderen Programm speichern. Da also in Wirklichkeit die Moduln M 2,
M 3 und M 4 dem Rechner 4 zugeordnet sind·, wird ein Indexwert von Eins in das Register 10 gesetzt. Und
da in ähnlicher Weise der Modul M 5 dem Rechner 5 zugeordnet ist, wird ein Indexwert von Vier in das Register
13 gesetzt« Wenn der Rechner 4 in das Speicheradreßregister 6 einen Speicheradreßwert überträgt,
dessen modulanzeigender Teil eins ist, wodurch der Modul M 1 bezeichnet ist, dann wird dieser Teil zu
9098 18/0957
dem Indexwert eins in dem Adressenwandler addiert,
so daß die jetzt auf den Speicher 1 gegebene absolute Adresse den Modul M 2 bezeichnet* Gleichzeitig wird
der Teil des Speicheradreßwertes in dem Register δ,
der eine bestimmte Zelle in dem Modul bezeichnet?
direkt auf den Speicher 1 gegeben. In einer Leseoperation wird s.Β» die Information in- der bezeichneten
Zelle des Moduls M 2 unter Steuerung der Schaltung 3 durch das Speicherinformationsregister 2 in
den Rechner 4 übertragen, womit hier gearbeitet wird» Wenn in ähnlicher Weise ein Speicheradreßwert mit
einem modulbezeichnenden Teil von eins aus dem Rechner
5 auf das Speicheradreßregister 7 übertragen
α wird, wird er zu dem Indexwert ■. vier in dem Adressen»
wandler 9 addiert,und die auf den Speicher 1
gegebene absolute Adresse bezeichnet den Modul M
Jeder abgeänderte, einen Modul bezeichnende Teil, der von dem Adressenwandler 8 gebildet wird, wird
mit dem Schwellwert 4 aus dem Register 12 verglichen und jeder modulanzeigende Teil, der von dem
Adressenwandler 9 erzeugt wird, wird alt dem Schwallwert 5 aus dem Register 11 verglichen» Wenn der abgeänderte»
einen Modul anzeigende Teil eines Adres— senwertes diesen Schwellwert übersteigt, wird der '
Arbeitsablauf der Lese/Schreibesteuerschaltung 3 fe unterbunden»
Durch die Zuordnung der Moduln des Speichers 1 zu den Rechnern 4 und 5 auf eine gegenseitig ausschließende
Weise können die Rechner 4 und 5 unabhängig voneinander arbeiten. Die vorliegende Erfindung
kann auch auf solche Fälle angewandt werden, wenn sich die Rechner 4 und 5 in einen oder mehreren
Moduln des Speichers 1 teilen» Dann ist die Arbeitsweise der Rechner unselbständig.
909818/0957
Für die Herstellung einer anderen Zuordnung der Moduln des Speichers 1 zu den Rechnern 4 und 5 ist es
nicht nötig, die aufgestellten Programme zu stören. Die neue Zuordnung gelingt durch das einfacheHilfsmittel:
Man setze unterschiedliche Indexwerte in die Register 10 und 13 unc unterschiedliche Schwellwerte in
die Register 12 und 11.
9098 18/0957
Claims (1)
- s ρ· r u c η eI« Verfahren zur Adressierung der Zellen eines adressier» fosaren Speichers in einer Datenverarbeitungsanlage mit svi-ei Rechnern«, iron denen jeder einen Vorrat an Speicheradressen für den Zugriff auf die Zellen in dem Speicher besitzt, dadurch gekennzeichnet, daß Speicheradressen aus einem Rechner um einen konstanten Betrag abgeändert und die abgeänderten Speicheradressen auf den Speicher 'gegeben werdens in welchem sie die den abgeänderten Speicheradressen zugehörigen Zellen ansprechen«.2» ¥erfahren nach Anspruch 1, bei dein die Speicheradressen auf dem ersten Rechner mindestens teilweise ■ die gleichen sind,, wie die Speicheradressen au.i dem - ■ zweiten Rechner, dadurch gekennzeichnet, daß die abgeänderten Speicheradressen und die anderen Speicheradressen,, die ungeändert auf den Speicher gegeben werden,, einander wechselseitig ausschließen«3 ο Verfahren nach Anspruch 1 oder 2S dadurch gekennzeichnet s daß die abgeändert auf den Speicher gegebenen Adressen mit einem Schwellwert verglichen werden und der Informationsaustausch mit dem Speicher unterbunden wird, falls eine derartige Speicheradresse den entsprechenden Schwellwert übersteigt»4. Verfahren nach einem der Ansprüche 1-3 mit einem mehrere Moduln enthaltenden Speicher und aus mehreren Teilen bestehenden Speicheradressen, wobei ein erster Teil einen Modul und ein zweiter Teil eine Zelle in diesem Modul bezeichnet, dadurch gekennzeichnet, daß nur der erste Teil der Speicheradresse vor der Eingabe in den Speicher um einen konstanten Betrag abgeändert wird«.90981 8/0957■ ^9. ' 18°16205. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Speicheradressen aus dem ersten Rechner um einen konstanten ersten Betrag und die Speicheradressen aus dem zweiten Rechner um einen konstanten zweiten Betrag so abgeändert werden, daß sich gegenüber den abgeänderten Adressen aus dem ersten Rechner wechselseitig ausschließende Adressen ergeben.6- Verfahren nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß nur der erste Teil der Speicheradressen aus dem ersten Rechner um den konstanten ersten Betrag und nur der erste Teil der Speicheradressen aus dem zweiten Rechner um den konstanten zweiten Betrag abgeändert wird.7o Verfahren nach Anspruch 5 oder 6 mit einer Lese/ Sehreibesteuerung für das Auslesen bzw. Einschreiben von Information in den Speicher, dadurch gekennzeichnet, daß die geänderten Adressen aus den ersten Rechner mit einem ersten Schwellwert und die geänderten Adressen aus dem zweiten Rechner mit einem zweiten Schwellwert verglichen werden und daß ein Betätigungssignal für die Lese/Schreibesteuerung solangeerzeugt wird, als die geänderten Adressen nicht ihren entsprechenden Schwellwert übersteigen,8» Verfahren zur Adressierung der Zellen eines adressierbaren Speichers mit einem Rechner, der einen Vorrat an Speicheradressen enthält, dadurch gekennzeichnet, daß der Wert jeder Speicheradresse aus dem Rechner um einen konstanten Betrag abgeändert wird; daß die abgeänderte Adresse auf den Speicher gegeben und mit einem Schwellwert verglichen wird und der Informationsaustausch mit dem von der abgeänderten Adresse bezeichneten Teil des Speichers unterbunden wirdT wenn die abgeänderte Adresse den Schwellwert übersteigt.90981 8/0957. - 10 -9o Verfahren nach Anspruch 8 rait einen mehrere duln enthaltenden Speicher und wobei in jeder Adresse für den Zugriff auf den Speicher ein erster Teil einen Modul und ein zweiter Teil eine Zelle innerhalb eines ■Moduls bezeichnet, dadurch gekennzeichnet,, daß der erste Teil jeder Adresse9 die der Rechner auf den Speicher gibt,» ura einen konstanten Betrag abgeändert wird und der zweite Teil jeder Adresse, die der Rechner auf den Speicher gibt» direkt in den Speicher eingegeben wird.10« Anordnung sur Ausführung des Verfahrens nach einem der Ansprüche 1 ~ 9, dadurch gekennzeichnets daß zwischen Rechner und Speicher mindestens ein Adres- ~senwandler (8) liegt, der die-aus einem Rechner kommenden Adressen um einen konstanten Betrag abänderte11» Anordnung nach Anspruch 10„ dadurch gekennzeichnet, daß der Adressenwandler eine Vergleichsschaltung (16) zum Vergleich der abgeänderten Adressen mit einem Schwellwert und einen Addierer (15) star Abänderung der Adressen um einen konstanten Betrag umfaß to909 818/0957
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67445167A | 1967-10-11 | 1967-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1801620A1 true DE1801620A1 (de) | 1969-04-30 |
DE1801620B2 DE1801620B2 (de) | 1972-12-14 |
Family
ID=24706652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681801620 Pending DE1801620B2 (de) | 1967-10-11 | 1968-10-07 | Einrichtung zum ansteuern von speicherzellen eines rechenspeichers einer datenverarbeitungsanlage |
Country Status (6)
Country | Link |
---|---|
US (1) | US3555513A (de) |
JP (1) | JPS4935574B1 (de) |
BE (1) | BE721962A (de) |
DE (1) | DE1801620B2 (de) |
FR (1) | FR1589018A (de) |
GB (1) | GB1200564A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2914665C2 (de) * | 1979-04-11 | 1986-04-17 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fernmeldesystem, insbesondere Bildschirmtext-System, sowie teilzentraler und dezentraler Schaltungsbaustein für dieses System |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT976393B (it) * | 1972-03-31 | 1974-08-20 | Ibm | Sistema multielaboratore perfezionato |
US3891972A (en) * | 1972-06-09 | 1975-06-24 | Hewlett Packard Co | Synchronous sequential controller for logic outputs |
US4025903A (en) | 1973-09-10 | 1977-05-24 | Computer Automation, Inc. | Automatic modular memory address allocation system |
USRE31318E (en) | 1973-09-10 | 1983-07-19 | Computer Automation, Inc. | Automatic modular memory address allocation system |
JPS586973B2 (ja) * | 1975-02-20 | 1983-02-07 | パナフアコム カブシキガイシヤ | メモリコテイバンチアクセスセイギヨホウシキ |
US4212057A (en) * | 1976-04-22 | 1980-07-08 | General Electric Company | Shared memory multi-microprocessor computer system |
JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
US4228503A (en) * | 1978-10-02 | 1980-10-14 | Sperry Corporation | Multiplexed directory for dedicated cache memory system |
JPS55105763A (en) * | 1979-02-05 | 1980-08-13 | Fanuc Ltd | Address instruction system |
US4325116A (en) * | 1979-08-21 | 1982-04-13 | International Business Machines Corporation | Parallel storage access by multiprocessors |
US4354225A (en) * | 1979-10-11 | 1982-10-12 | Nanodata Computer Corporation | Intelligent main store for data processing systems |
IT1142074B (it) * | 1981-11-24 | 1986-10-08 | Honeywell Inf Systems | Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare |
US4545016A (en) * | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
DE3300699C2 (de) * | 1983-01-11 | 1985-12-19 | Nixdorf Computer Ag, 4790 Paderborn | Schaltungsanordnung zum Adressieren der jeweils ein Adreßvolumen aufweisenden Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozessorsystem mit Systembus |
IT1184013B (it) * | 1985-12-13 | 1987-10-22 | Elsag | Memoria ad elevata capacita accessibile a diverse agenti |
US4882700A (en) * | 1988-06-08 | 1989-11-21 | Micron Technology, Inc. | Switched memory module |
US5123045A (en) * | 1989-08-18 | 1992-06-16 | Massachusetts Institute Of Technology | Comprehensive software protection system |
DE69133251T2 (de) * | 1990-06-07 | 2004-01-15 | Lg Electronics Inc | Verfahren und gerät zur verwaltung von speicherzugriffen auf seite null in einem mehrprozessorsystem |
-
1967
- 1967-10-11 US US674451A patent/US3555513A/en not_active Expired - Lifetime
-
1968
- 1968-10-04 GB GB47156/68A patent/GB1200564A/en not_active Expired
- 1968-10-07 BE BE721962D patent/BE721962A/xx not_active IP Right Cessation
- 1968-10-07 DE DE19681801620 patent/DE1801620B2/de active Pending
- 1968-10-10 FR FR169403A patent/FR1589018A/fr not_active Expired
- 1968-10-11 JP JP43073558A patent/JPS4935574B1/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2914665C2 (de) * | 1979-04-11 | 1986-04-17 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fernmeldesystem, insbesondere Bildschirmtext-System, sowie teilzentraler und dezentraler Schaltungsbaustein für dieses System |
Also Published As
Publication number | Publication date |
---|---|
GB1200564A (en) | 1970-07-29 |
BE721962A (de) | 1969-03-14 |
US3555513A (en) | 1971-01-12 |
DE1801620B2 (de) | 1972-12-14 |
JPS4935574B1 (de) | 1974-09-24 |
FR1589018A (de) | 1970-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1801620A1 (de) | Verfahren und Anordnung zur Adressierung eines Speichers in einer Datenverarbeitungsanlage | |
DE2350884C2 (de) | Adreßumsetzungseinheit | |
DE2455803C2 (de) | Mehrprozessor-Datenverarbeitungsanlage | |
DE3938018C2 (de) | ||
DE2817431C2 (de) | Speichereinrichtung mit auf Durchspeichern(store thru) beruhender Speicherhierarchie mit Teilspeicherung | |
DE2725718A1 (de) | Verarbeitungssystem mit mehreren virtuellen adressenraeumen | |
DE2750721A1 (de) | Ein/ausgabe-system | |
DE2844357A1 (de) | Speichererweiterung | |
DE68929080T2 (de) | Anordnung zum Speichern von Informationen für einen Datenanbieterprozessor | |
DE2054830C3 (de) | Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge | |
DE2641722A1 (de) | Hierarchisch geordnetes speichersystem fuer eine datenverarbeitende anlage mit virtueller adressierung | |
DE2758829A1 (de) | Multiprozessor-datenverarbeitungssystem | |
DE3685844T2 (de) | Elektronische schaltung zur verbindung eines prozessors mit einem leistungsfaehigen speicher. | |
DE1524773C3 (de) | Adressierungssystem für Speichervorrichtungen | |
DE2718551B2 (de) | ||
DE2551741A1 (de) | Datenverarbeitungseinrichtung | |
DE2710477C2 (de) | ||
DE3586789T2 (de) | Mikrocomputer mit wenigstens einer ein-/ausgabeeinheit. | |
CH495584A (de) | Datenverarbeitungsanlage | |
DE2726679A1 (de) | Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb | |
DE2556357A1 (de) | Adressiereinrichtung | |
DE2717700C2 (de) | Speicherzugriffsanordnung | |
DE69132215T2 (de) | Prozessor mit überschreibbarem Mikrokodespeicher | |
DE2000608A1 (de) | Schaltungsanordnung fuer eine Nachrichtenverarbeitungs-,insbesondere fuer eine Nachrichtenvermittlungsanlage | |
DE2355814A1 (de) | Kanalzugriffseinrichtung fuer eine hierarchische speicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 |